JPH02110957A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02110957A
JPH02110957A JP26315788A JP26315788A JPH02110957A JP H02110957 A JPH02110957 A JP H02110957A JP 26315788 A JP26315788 A JP 26315788A JP 26315788 A JP26315788 A JP 26315788A JP H02110957 A JPH02110957 A JP H02110957A
Authority
JP
Japan
Prior art keywords
insulating film
metal wiring
film
interlayer insulating
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26315788A
Other languages
English (en)
Inventor
Hisafumi Kaneko
尚史 金子
Masahiko Hasunuma
正彦 蓮沼
Takashi Kawanoue
川ノ上 孝
Atsuhito Sawabe
厚仁 澤邊
Shuichi Komatsu
小松 周一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26315788A priority Critical patent/JPH02110957A/ja
Publication of JPH02110957A publication Critical patent/JPH02110957A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置に関し、特に金属配線とこれを覆
う層間絶縁膜又はパッシベーション膜の間の構造を改良
した半導体装置に係わる。
(従来の技術) 半導体装置においては、半導体基板上にAノしくはAI
!合金からなる金属配線が設けられ、かつ該金属配線上
にはその上の金属配線との絶縁をとるためのS10□、
SiN等からなる層間絶縁膜や該配線を外部から保護す
るための8102やSIN等からなるパッシベーション
膜が被覆された構造になっている。
しかしながら、上記A、11’もしくはA1合金の金属
配線はSi 02、SI Nなどからなる層間絶縁膜や
パッシベーション膜との密告性が高く、かつ該層間絶縁
膜等により上面及び側面が三次元的包み込まれているた
め、該層間絶縁膜等を金属配線上に被覆する過程におい
て、それらの熱膨張差による応力が発生すると、金属配
線に非常に大きな引張り応力が生じる。この引張り応力
は、金属配線内の空孔の移動を活発化させ、金属配線の
粒界にノツチ又はスリット状のボイドを形成して断線不
良の原因となる。これは、ストレスマイグレーションと
呼ばれている現象である。このストレスマイグレーショ
ンによる金属配線の不良は、半導体装置にとって致命的
である。特に、半導体装置の高集積化により微細化が進
むに伴って金属配線に加わる応力は更に増大するため、
半導体装置の信頼性を確保する上で重大な問題となる。
(発明が解決しようとする課題) 本発明は、上記従来の課題を解決するためになされたも
ので、層間絶縁膜又はパッシベーション膜を被覆した際
の金属配線へのストレスマイグレーションによる断線を
防止した半導体装置を提供しよとするものである。
[発明の構成コ (課題を解決するための手段) 本発明は、層間絶縁膜又はパッシベーション膜で覆われ
た金属配線を篩えた半導体装置において、前記金属配線
と前記層間絶縁膜又はパッシベーション膜の間に空隙を
設けたことを特徴とする゛I屯導体装置である。
上記層間絶縁膜やパッシベーション膜としては、例えば
CVD法やスパッタ蒸希法で成膜される5L02膜やS
iN膜等を挙げることができる。
上記金属配線としては、例えばA、e又はA 、e−8
I  A、I!−Cu、A、e−5i−CuなどのA、
7?合金等により形成される。
上記金属配線と前記層間絶縁膜又はパッシベーション膜
の間に空隙を形成するには、次のような方法を採用し得
る。但し、以下の方法では説明を簡便化するために層間
絶縁膜のみを例示するが、パッシベーション膜の場合で
も同様である。
■、金属配線上に形成すべき層間絶縁膜との密着性の低
い物質よりなる数人〜数十人の層を形成し、この層を含
む全面に層間絶縁膜を堆積し、層間絶縁膜形成後の冷却
過程により両者の間の層に亀裂を生じさせて空隙を形成
する。ここに用いる物質としては、例えばBN、Cu等
を挙げることができる。このような方法で金属配線と層
間絶縁膜の間に形成された空隙の厚さは、比較的薄くな
る。
■、金属配線中に予め多量のガス元素を注入し、層間絶
縁膜を形成した後に熱処理を施すことにより該金属配線
中に注入7されたガス元素を放出させて金属配線と層間
絶縁膜の間に空隙を形成する。
この方法では、金属配線と層間絶縁膜の間に前記■で使
用した密告性の低い物質の層を形成することが望ましい
。ここに用いるガス元素としては、例えばAr、Neな
どの不活性ガス、N2等を挙げることができる。このよ
うな方法によれば金属配線と層間絶縁膜の間に比較的厚
い空隙か形成される。
■、金属配線上に中間層を形成し、層間絶縁膜を形成し
た後、前記中間層を除去することにより金属配線と層間
絶縁膜の間に空隙を形成する。ここに用いる中間層とし
ては、層間絶縁膜の形成後の熱処理により容易にガス化
するものが望ましく、例えば酸素中の熱処理によりガス
化するCやHよりなる有機物等を挙げることができる。
具体的には、金属配線のバターニング時のマスクとして
使用したレジストパターンを用いることができる。
このような方法によれば金属配線と層間絶縁膜の間に厚
い空隙が形成される。
(作用) 前述したように金属配線に誘起される非常に大きな引張
り応力は、金属配線と層間絶縁膜やパッシベーション膜
との密着性が高く、かつ該層間絶縁膜等により上面及び
側面が3次元的に包み込まれるでいるため、それらの間
の熱膨張差による応力が発生すると、金属配線が塑性変
形できずに高応力状態となることに起因する。このよう
なことから、本発明では金属配線と層間絶縁膜又はパッ
シベーション膜の間に空隙を設けた構造とすることによ
って、金属配線と層間絶縁膜等との密着性を減少させて
金属配線に誘起される引張り応力を緩和できるため、ス
トレスマイグレーションによる金属配線の断線を防止し
た高信頼性の半導体装置を得ることができる。なお、金
属配線か形成される下層(例えば薄い酸化膜やフィール
ド絶縁膜等)との関係において該金属配線への引張り応
力の発生要因となることが考えられるが、この場合、金
属配線が平面に密着されているのみで層間絶縁膜のよう
に3次元的に包み込まれていないため、該金属配線への
引張り応力は層間絶縁膜に比べて2桁以上小さく、スト
レスマイグレーションとの関係では殆ど問題とならない
また、金属配線と層間絶縁膜の間に空隙を設けた構造と
することによって、多層配線化した場合でのコンデンサ
容量(配線間容量)を減少させることができる。即ち、
配線間容量は金属配線で挟まれた層m1絶縁膜の比誘電
率で決定され、この比誘電率が小さいほど配線間容量を
減少できる。しかしながら、層間絶縁膜として現在使用
されている5IO2やSINに比べて比誘電率が小さく
、かつプロセスとして使い易い材料は実際にはない。
このようなことから、金属配線と層間絶縁膜の間に空気
や不活性ガスで満たされた空隙を設けることによって、
前記配線間容量を減少できる。この場合、金属配線で挟
まれた層間絶縁膜と空隙を含めた全体の厚さのうち空隙
の厚さに占める割合が大きい程、配線間容量を減少させ
ることができる。
また、空隙に満たされた空気又は不活性ガスの比誘電率
を1、層間絶縁膜比誘電率を5とした場合、空隙の厚さ
が全体の厚さの1/4であれば、配線間容量を約1/2
まで減少できる。従って、配線間容量の減少によって信
号遅延の低減による高速化や信号間の混線防IFによる
i[E確なデータのやりとりを行なうことか可能な半導
体装置を得ることができる。
(実施例) 以下、本発明の実施例を詳細に説明する。
実施例1 シリコン基板上に熱酸化膜を形成し、この熱酸化膜上に
通常のスパッタリング法によりA、ff膜を堆積した後
、該A7膜表面に厚さ50人のBN層を形成した。つづ
いて、これらBN層及びAノ膜をフォトエツチング技術
によりパターニングして上面がBNパターンで被覆され
たAI配線を形成した。次いで、前記A、11’配線を
含む熱酸化膜上にプラズマCVD法によりSINからな
る厚さ10000人の層間絶縁膜を形成した。
しかして、本実施例1において層間絶縁膜の形成後にA
ノ配線と層間絶縁膜の間を観察したところ、該絶縁膜の
冷却過程で前記AI配線と層間絶縁膜の熱膨張差の応力
によるものと考えられる亀裂が生じていることが確認さ
れた。この亀裂により生じた空隙の厚さは、約11)0
λであった。また、層間絶縁膜形成後におけるAI!配
線の応力をX線回折により測定したところ、引張り応力
は空隙のないものに比べて約1桁減少していた。更に、
前記層間絶縁膜上にその下のAI!配線と交差するよう
に第2層目のAI配線を形成し、配線間の容量を測定し
たところ、空隙のない場合と殆ど変わらなかった。
実施例2・ シリコン基板上に熱酸化膜を形成し、この熱酸化膜上に
通常のスパッタリング法によりAノ膜を堆積した後、A
「を加速電圧30k e Vの条件でイオン注入して該
A、e膜にA「を1Oat%ドーピングし、更に前記A
ノ膜表面に厚さ50人のBN層を形成した。つづいて、
これらBN層及びlj?膜をフすトエッチング技術によ
りパターニングして上面がBNパターンで被覆されたl
j?配線を形成した。
次いで、前記A、11’配線を含む熱酸化股上にプラズ
マCVD法によりSiNからなる厚さ10000人の層
間絶縁膜を形成した。この層間絶縁膜の形成後にA、l
?配線と層間絶縁膜の間を観察したところ、該絶縁膜の
冷却過程で前記Aノ配線と層間絶縁膜の熱膨張差の応力
によるものと考えられる亀裂が生じていることが確認さ
れた。この後、A、ffの融点近くで長時間熱処理を施
すことにより、A、f?配線にドーピングしたA「をガ
スとして放出して前記亀裂により形成された厚さ100
0人の空隙をArガスで満たした。
しかして、本実施例2において層間絶縁膜形成後のAI
配線の応力をX線回折により測定したところ、空隙中へ
のArガスの有無に関係なく引張り応力は空隙のないも
のに比べて約1桁減少していた。更に、前記層間絶縁膜
上にその下のA、11’配線と交差するように第2層目
のAI配線を形成し、配線間の容量をIp1定したとこ
ろ、厚さ1000人の空隙の形成により空隙のない場合
に比べて配線間容量が約2/3に減少していることが確
認された。
実施例3 第1図に示すようにシリコン基板l上に熱酸化膜2を形
成し、この熱酸化膜2上に通常のスパッタリング法によ
りA、1?膜を堆積した後、写真蝕刻法により該Aノ膜
上に厚さ3000人のレジストパターン3を形成し、該
レジストパターン3をマスクとして該Ar膜を選択的に
エツチングしてAI配線4を形成した。次いて、レジス
トパターン3を残置させた状態で該レジストパターン3
を含む熱酸化膜2上にプラズマCVD法によりSiNか
らなる厚さ1oooo人の層間絶縁膜5を形成した。こ
の後、層間絶縁膜5にガス放出用の微細な穴を開孔し、
酸素雰囲気中、500℃の温度で熱処理を行なってA、
e配線上のレジストパターンを消失、除去した。
しかして、本実施例3において酸素雰囲気中での熱処理
後にAノ配線と層間絶縁膜の間を観察したところ、厚さ
3000人の空隙か形成されていることか確認された。
また、同熱処理後におけるA、e配線の応力をX線回折
により測定したところ、空隙のないものに比べて約1桁
減少していた。更に、前記層間絶縁膜上にその下のA、
f?配線と交差するように第2層目のA、f?配線を形
成し、配線間の容量を測定したところ、空隙の形成によ
り空隙のない場合に比べて配線間容量か約1/2に減少
していることが確認された。
[発明の効果] 以上詳述した如く、本発明によればストレスマイグレー
ションによる金属配線の断線を防止でき、更に配線間容
量を減少でき、ひいては信頼性が高く、かつ高速動作、
正確なデータのやりとりが可能な半導体装置を提供でき
る。
【図面の簡単な説明】
第1図は、本発明の実施例3で製造された半導体装置を
示す断面図である。 ■・・・シリコンl板、3−・・レジストパターン、4
・・・配線、5・・・層間絶縁膜。 出願人代理人 弁理士 鈴江武彦

Claims (1)

    【特許請求の範囲】
  1. 層間絶縁膜又はパッシベーション膜で覆われた金属配線
    を篩えた半導体装置において、前記金属配線と前記層間
    絶縁膜又はパッシベーション膜の間に空隙を設けたこと
    を特徴とする半導体装置。
JP26315788A 1988-10-19 1988-10-19 半導体装置 Pending JPH02110957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26315788A JPH02110957A (ja) 1988-10-19 1988-10-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26315788A JPH02110957A (ja) 1988-10-19 1988-10-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH02110957A true JPH02110957A (ja) 1990-04-24

Family

ID=17385587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26315788A Pending JPH02110957A (ja) 1988-10-19 1988-10-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH02110957A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481990B2 (en) 2010-03-08 2013-07-09 Panasonic Corporation Nonvolatile memory element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481990B2 (en) 2010-03-08 2013-07-09 Panasonic Corporation Nonvolatile memory element

Similar Documents

Publication Publication Date Title
JPH03222426A (ja) 多層配線形成法
JPS59198734A (ja) 多層配線構造
JPH02110957A (ja) 半導体装置
GB2208119A (en) Method and structure for achieving low contact resistance to aluminium and its alloys
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
JPS61289649A (ja) 半導体装置の製造方法
JPS62154643A (ja) 半導体装置の製造方法
JPS62165328A (ja) 酸化後の金属合金化方法
JP2663662B2 (ja) 半導体装置の製造方法
JPH0383340A (ja) 半導体素子のAl多層配線構造
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
JPS615550A (ja) 半導体装置およびその製造方法
JPS62291143A (ja) 半導体装置
JPS63229839A (ja) 半導体装置
JPS60142544A (ja) 半導体装置の製造方法
JPH0736421B2 (ja) 半導体装置
JPH0794508A (ja) 半導体装置およびその製造方法
JPS6194345A (ja) 集積回路の配線方法
Schuster et al. Design-technology-reliability interactions in Al/CVD-SiO 2 multilayer IC's
JPS63257268A (ja) 半導体集積回路
JPH04171825A (ja) 半導体素子の製造方法
JPH06349828A (ja) 集積回路装置の製造方法
Huber A simple two-layer aluminum metal process for VLSI
JPH0338039A (ja) 金属配線層を有する装置とその製造方法
JPH0324784B2 (ja)