KR20140074954A - 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착 - Google Patents

메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착 Download PDF

Info

Publication number
KR20140074954A
KR20140074954A KR1020147010203A KR20147010203A KR20140074954A KR 20140074954 A KR20140074954 A KR 20140074954A KR 1020147010203 A KR1020147010203 A KR 1020147010203A KR 20147010203 A KR20147010203 A KR 20147010203A KR 20140074954 A KR20140074954 A KR 20140074954A
Authority
KR
South Korea
Prior art keywords
metal
metal oxide
layer
oxide
hafnium
Prior art date
Application number
KR1020147010203A
Other languages
English (en)
Other versions
KR101946091B1 (ko
Inventor
윤 왕
비드윳 고팔
임란 하심
디판카르 프라마니크
토니 치앙
Original Assignee
인터몰레큘러 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터몰레큘러 인코퍼레이티드 filed Critical 인터몰레큘러 인코퍼레이티드
Publication of KR20140074954A publication Critical patent/KR20140074954A/ko
Application granted granted Critical
Publication of KR101946091B1 publication Critical patent/KR101946091B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 실시형태들은 일반적으로 비휘발성 메모리 디바이스들 및 그러한 메모리 디바이스들의 제조 방법에 관한 것이다. ReRAM 셀들과 같은 향상된 메모리 디바이스들을 형성하는 방법들은, 금속 산화물 벌크 층에 또는 위에 배치된 금속 산화물 버퍼 층을 갖는 금속 산화물 막 스택을 형성하기 위한 최적의, 원자 층 증착 (ALD) 프로세스들을 제공한다. 금속 산화물 벌크 층은 금속 풍부 산화물 재료를 포함하고 금속 산화물 버퍼 층은 금속 빈약 산화물 재료를 포함한다. 금속 산화물 벌크 층은 금속 산화물 버퍼 층보다 전기 저항이 낮은데, 왜냐하면 금속 산화물 벌크 층은 금속 산화물 버퍼 층보다 덜 산화되거나 또는 더 금속성이기 때문이다. 일 예에서, 금속 산화물 벌크 층은 금속 풍부 하프늄 산화물 재료를 포함하고 금속 산화물 버퍼 층은 금속 빈약 지르코늄 산화물 재료를 포함한다.

Description

메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착{ATOMIC LAYER DEPOSITION OF HAFNIUM AND ZIRCONIUM OXIDES FOR MEMORY APPLICATIONS}
본 발명의 실시형태들은 일반적으로 메모리 디바이스들 및 그러한 메모리 디바이스들의 제조 방법에 관한 것이다.
비휘발성 메모리 소자들은, 영구 저장 (persistent storage) 이 필요한 시스템들에서 사용된다. 예를 들면, 디지털 카메라들은 이미지들을 저장하기 위하여 비휘발성 메모리 카드들을 사용하고 디지털 뮤직 플레이어들은 오디오 데이터를 저장하기 위하여 비휘발성 메모리를 사용한다. 비휘발성 메모리는 또한, 컴퓨터 환경에서 데이터를 영구적으로 저장하기 위하여 사용된다. 비휘발성 메모리는 종종 전기 EPROM (erasable programmable read only memory) 기술을 사용하여 형성된다. 이러한 타입의 비휘발성 메모리는, 플로우팅 게이트 트랜지스터들을 포함하고, 이들은 그들의 단자들에 적합한 전압들의 인가에 의해 선택적으로 프로그램되거나 또는 삭제될 수 있다.
제조 기술이 향상됨에 따라, 더욱더 작은 치수들을 갖는 비휘발성 메모리 소자들을 제조하는 것이 가능해지고 있다. 하지만, 디바이스 치수가 축소됨에 따라, 스케일링 이슈들이 전통적인 비휘발성 메모리 기술에 대해 도전들을 제기하고 있다. 이것은, 저항성 스위칭 비휘발성 메모리를 포함하여, 대안의 비휘발성 메모리 기술들의 연구로 이어졌다.
저항성 스위칭 비휘발성 메모리는, 상이한 저항들을 지닌 2개 이상의 안정한 상태들을 갖는 메모리 소자들을 사용하여 형성된다. 쌍안정 (Bi-stable) 메모리는 2개의 안정한 상태들을 갖는다. 쌍안정 메모리 소자는, 적합한 전압 또는 전류의 인가에 의해 고저항 상태 또는 저저항 상태에 놓일 수 있다. 전압 펄스들은 통상적으로, 하나의 저항 상태로부터 다른 것으로 메모리 소자를 스위칭하기 위하여 사용된다. 비파괴적 판독 동작들이, 메모리 셀에 저장된 데이터 비트의 값을 확인하기 위하여 수행될 수 있다.
금속 산화물 막으로 형성된 천이 금속 산화물 스위칭 소자들에 기초한 저항성 스위칭이 설명된 바 있다. 이들과 같은 금속 산화물 막들은 쌍안정성을 나타내지만, 이들 막들의 저항과 고-대-저 저항 상태들의 비는 종종, 실제 비휘발성 메모리 디바이스 내에서 사용하기에 불충분하다. 가령, 금속 산화물 막의 저항 상태들은 바람직하게는, 저항 상태 변화의 임의의 변화가 인지가능하도록 시스템 (예를 들면, 메모리 디바이스 및 연관 회로) 의 그것에 비교하여 현저해야 한다. 저항 상태들의 차이의 변화는 저항성 스위칭 층의 저항에 관련된다. 그러므로, 저저항 금속 산화물 막은 신뢰성있는 비휘발성 메모리 디바이스를 형성하지 않을 수도 있다. 예를 들면, 텅스텐과 같은 상대적으로 높은 저항으로 형성된 전도 라인들을 갖는 비휘발성 메모리에서, 전도 라인들의 저항은 금속 산화물 저항성 스위칭 소자의 저항을 압도할 수도 있다. 그러므로, 쌍안정 금속 산화물 저항성 스위칭 소자의 상태는 감지하기 어렵거나 또는 불가능할 수도 있다.
유사한 이슈들이, 다이오드 및/또는 저항기와 같은 전류 스티어링 소자 (current steering element) 들과 저항성 스위칭 메모리 소자의 통합으로부터 생길 수 있다. (적어도 고저항 상태에 있는) 저항성 스위칭 메모리 소자의 저항은, 전류 스티어링 소자의 불변 저항이 스위칭 메모리 소자의 저항을 지배하지 않고, 따라서 형성된 메모리 소자의 "온" 과 "오프" 상태들 (예를 들면, 디바이스의 논리 상태들) 사이의 측정가능한 차이를 감소시키도록, 전류 스티어링 소자들의 저항에 비해 현저한 것이 바람직하다. 하지만, 일련의 저항성 스위칭 메모리 소자들 및 전류 스티어링 소자들을 포함하는 회로에 전달될 수 있는 전력은 통상, 대개 종래의 비휘발성 메모리 디바이스들 (예를 들면, CMOS 구동 디바이스들) 에서 제한되므로, 저항성 스위칭 메모리 소자들 및 전류 스티어링 소자들의 각각을 회로에 형성하여, 이들 소자들의 각각을 가로지르는 전압 강하가 작고, 따라서 직렬 접속된 소자들의 저항은, 전류로 하여금 고정 인가 전압 (예를 들면, 약 2-5 볼트) 에 기인하여 바람직하지 않은 레벨로 감소되게 하지 않도록 하는 것이 바람직하다.
비휘발성 메모리 디바이스 크기가 축소됨에 따라, 디바이스의 저항 가열 및 인접 디바이스들 간의 크로스 토크 (cross-talk) 를 최소화하기 위하여 디바이스의 원하는 "온" 및 "오프" 상태들을 신뢰성있게 세트 (set), 리세트 (reset) 및/또는 결정하기 위해 필요한 요구 전류 및 전압들을 감소시키는 것이 중요하다. 또한, 다수의 형성된 메모리 디바이스들이 서로 그리고 다른 회로 소자들에 상호접속되는 경우에, 하나의 디바이스와 다음 것 사이에 디바이스 성능 변화를 최소화하여, 형성된 회로의 성능이 바람직한 방식으로 수행되도록 보장하는 것이 바람직하다.
현재 ReRAM 구조들은, 적절한 전압의 인가에 의해 2개의 다른 안정한 저항 상태들 사이에 스위칭될 수 있는 디바이스를 형성하기 위하여 금속 전극들 사이에 금속 산화물 (예를 들면, 하프늄 산화물) 과 같은 절연체 재료들의 박막 스택들을 사용한다. 하나의 유형의 셀들, 특히 바이폴라 ReRAM들의 경우에, 스위칭은 인가된 전기장의 영향하 전극들 사이의 대전된 산소 베이컨시들의 전후 이동에 의해 가능하다. 셀이 수천번의 사이클 동안 재현가능하게 스위칭할 수 있기 위하여, 금속 산화물 막의 벌크에 충분한 농도의 베이컨시들이 항상 존재할 필요가 있다. 전극과 금속 산화물 벌크 막 사이의 계면은, 베이컨시들이 포획될 수도 있고 결국 금속 산화물 벌크 막으로부터 제거될 수도 있는 영역이다. 이것은 특히, 반응성 금속 표면들 또는 바운더리 영역들이 금속 산화물 벌크 막에 상대적으로 큰 구조적 변화를 가질 때 사실이다.
그러므로, 전극 계면으로부터 분리되어 있지만, 금속 산화물 벌크 막의 스위칭 특성들을 실질적으로 변경하지 않는 효과적인 계면, 그리고 비휘발성 메모리 디바이스를 위한 그러한 금속 산화물 벌크 막을 형성하기 위하여 효율적이고 제어가능한 프로세스가 요망된다.
본 발명의 실시형태들은 일반적으로 비휘발성 메모리 디바이스들 및 그러한 메모리 디바이스들의 제조 방법에 관한 것이다. ReRAM 셀들과 같은 향상된 메모리 디바이스들을 형성하는 방법들은, 금속 산화물 벌크 층 (예를 들면, 금속이 금속 빈약 (metal-poor) 산화물보다 덜 산화되도록, 금속 풍부 (metal-rich) 산화물) 에 또는 위에 배치된 금속 산화물 버퍼 층 (예를 들면, 금속이 완전히 산화되거나 또는 실질적으로 산화되도록, 금속 빈약 산화물) 을 포함하는 금속 산화물 막 스택을 형성하기 위한 최적의, 원자 층 증착 (ALD) 프로세스들을 제공한다. 그러므로, 금속 풍부 산화물 재료를 포함하는 금속 산화물 벌크 층은 금속 빈약 산화물 재료를 포함하는 금속 산화물 버퍼 층보다 전기 저항이 낮은데, 왜냐하면 금속 산화물 벌크 층은 금속 산화물 버퍼 층보다 덜 산화되거나 또는 더 금속성이기 때문이다. 일 예에서, 금속 산화물 벌크 층은 금속 풍부 하프늄 산화물 재료를 포함하고 금속 산화물 버퍼 층은 금속 빈약 지르코늄 산화물 재료를 포함한다. 다른 예에서, 금속 산화물 벌크 층은 금속 풍부 지르코늄 산화물 재료를 포함하고 금속 산화물 버퍼 층은 금속 빈약 하프늄 산화물 재료를 포함한다.
설명된 ALD 프로세스들은, 간단하고 정확한 두께 제어, 탁월한 재현성 및 균일성, 그리고 고 종횡비를 갖는 날카로운 계면 및 트렌치들에서 컨포멀 막 (conformal film) 들을 제조하는 능력을 포함하는 실제적인 이점들에 기인하여 초박형 금속 산화물 막들을 증착하는 기법들이다. 금속 전구체 가스 대 산화제 펄스들의 비를 최적화함으로써, 금속 산화물 재료들이 금속 풍부 또는 금속 빈약 (금속 부족) 하게 만들어질 수 있고, 이는 차례로 산소 결함 함량 및 타입 (베이컨시 vs. 인터스티셜) 을 맞추며, 결함 밀도의 증대 또는 감소를 초래하여 캐리어 수송 (carrier transport) 을 촉진한다.
많은 실시형태에서, 메모리 디바이스와 같은, 저항성 스위칭 메모리 소자를 제조하는 방법이 제공되고, 이는 기판 상에 배치된 하부 전극에 또는 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고, 금속 산화물 막 스택은 금속 산화물 벌크 층에 또는 위에 배치된 금속 산화물 버퍼 층을 포함한다. 그 방법의 일부 실시형태들에서, 금속 산화물 막 스택은, 제 1 ALD 프로세스 동안 하부 전극 위에 금속 산화물 벌크 층을 증착하는 것에 의해 형성될 수도 있고, 금속 산화물 벌크 층은 실질적으로 MOx 를 포함하고, 식중, M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내이다. 그 방법은 또한, 제 2 ALD 프로세스 동안 금속 산화물 벌크 층위에 금속 산화물 버퍼 층을 증착하는 단계를 제공하고, 금속 산화물 버퍼 층은 실질적으로 M'O2를 포함하고, 식중, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
여기에 기재된 일부 예들에서, 금속 산화물 벌크 층은, HfOx의 화학식을 갖는 금속 풍부 하프늄 산화물을 실질적으로 포함하고, 식중, x는 약 1.70 내지 약 1.90의 범위내이고, 금속 산화물 버퍼 층은, ZrO2의 화학식을 갖는 금속 빈약 지르코늄 산화물 재료를 실질적으로 포함한다. 여기에 기재된 다른 예들에서, 금속 산화물 벌크 층은, ZrOx의 화학식을 갖는 금속 풍부 지르코늄 산화물을 실질적으로 포함하고, 식중, x는 약 1.70 내지 약 1.90의 범위내이고, 금속 산화물 버퍼 층은, HfO2의 화학식을 갖는 금속 빈약 하프늄 산화물 재료를 실질적으로 포함한다. 추가 예들에서, 금속 산화물 벌크 층은, HfOx 또는 ZrOx의 화학식을 갖는 금속 풍부 산화물 재료를 포함하고, 식중, x는 약 1.65 내지 약 1.95, 이를테면 약 1.70 내지 약 1.90, 이를테면 약 1.75 내지 약 1.85의 범위내, 예를 들면, 약 1.80 이다. 금속 산화물 벌크 층은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내의 두께를 가질 수도 있다. 금속 산화물 버퍼 층은, 약 2 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 50 Å, 이를테면 약 5 Å 내지 약 15 Å의 범위내의 두께를 가질 수도 있다.
다른 실시형태들에서, 제 1 ALD 프로세스는 금속 풍부 산화 ALD 프로세스 동안 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함한다. 일부 예들에서, 금속 풍부 산화 ALD 프로세스 동안, 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함할 수도 있고 산화제는 물을 함유할 수도 있다. 예를 들면, 테트라키스(디알킬아미도)하프늄 화합물은 테트라키스(디메틸아미도) 하프늄일 수도 있다. 다른 예들에서, 금속 풍부 산화 ALD 프로세스 동안, 금속 소스 가스는 테트라키스(디알킬아미도)지르코늄 화합물을 포함할 수도 있고 산화제는 물을 함유할 수도 있다. 예를 들면, 테트라키스(디알킬아미도)지르코늄 화합물은 테트라키스(디메틸아미도)지르코늄일 수도 있다. 여기에 설명된 일 실시형태에서, 기판은 금속 풍부 산화 ALD 프로세스 동안, 0℃ 초과 내지 약 20℃, 이를테면 0℃ 초과 내지 약 15℃, 이를테면 0℃ 초과 내지 약 10℃, 이를테면 0℃ 초과 내지 약 5℃의 범위 내, 예를 들면 약 1℃의 증착 온도 또는 기판 온도로 유지될 수도 있다.
다른 실시형태들에서, 제 2 ALD 프로세스는 금속 빈약 산화 ALD 프로세스 동안 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함한다. 일부 예들에서, 금속 빈약 산화 ALD 프로세스 동안, 금속 소스 가스는 테트라키스(디알킬아미도)지르코늄 화합물을 포함할 수도 있고 산화제는, 활성 산소제, 이를테면 오존, 원자 산소, 산소 플라즈마, 이의 유도체, 또는 이들의 조합을 포함할 수도 있다. 다른 예들에서, 금속 빈약 산화 ALD 프로세스 동안, 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함할 수도 있고 산화제는 활성 산소제를 함유할 수도 있다.
일부 실시형태들에서, 그 방법은 또한, 하부 전극에 또는 위에 실리콘 산화물 층을 형성하는 단계, 및 후속하여, 실리콘 산화물 층에 또는 위에 금속 산화물 벌크 층을 형성하는 단계를 제공한다. 실리콘 산화물 층은 실리콘 산화물 재료, 이를테면 자연 실리콘 산화물, 실리콘 이산화물, 그의 도펀트 변형물 (variant), 또는 이들의 조합을 포함한다. 실리콘 산화물 층은, 약 2 Å 내지 약 40 Å, 이를테면, 약 2 Å 내지 약 20 Å, 이를테면 약 5 Å 내지 약 10 Å의 범위내의 두께를 가질 수도 있다.
여기에 기재된 다른 실시형태에서, 저항성 스위칭 메모리 소자를 제조하는 방법이 제공되고, 이는 기판 상에 배치된 하부 전극에 또는 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고, 금속 산화물 막 스택은 금속 산화물 벌크 층에 또는 위에 배치된 도핑된 금속 산화물 버퍼 층을 포함할 수도 있다. 그 방법은, 금속 산화물 막 스택이, 제 1 ALD 프로세스 동안 하부 전극 위에 금속 산화물 벌크 층을 증착하는 것에 의해 형성될 수도 있다는 것을 제공하고, 금속 산화물 벌크 층은 실질적으로 MOx 를 포함하고, 식중에서 M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내이다. 그 방법은, 제 2 ALD 프로세스 동안 금속 산화물 벌크 층 위에 도핑된 금속 산화물 버퍼 층을 증착하는 단계를 포함하고, 도핑된 금속 산화물 버퍼 층은 실질적으로 MM'O4, 또는 MO2 와 M'O2 의 혼합물을 포함하고, 식중, M은 금속 산화물 벌크 층에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
많은 예들에서, 도핑된 금속 산화물 버퍼 층은 실질적으로 MO2 및 M'O2 의 혼합물을 포함하고, M 은 하프늄이고 M' 는 지르코늄이다. 도핑된 금속 산화물 버퍼 층은, 약 0.25 at% (원자 퍼센트) 내지 약 25 at%의 범위 내 농도의 지르코늄 산화물 및 약 75 at% 내지 약 99.75 at%의 범위내 농도의 하프늄 산화물을 포함할 수도 있다. 일부 예들에서, 도핑된 금속 산화물 버퍼 층은, 약 0.5 at% 내지 약 20 at%의 범위 내 농도의 지르코늄 산화물 및 약 80 at% 내지 약 99.5 at%의 범위내 농도의 하프늄 산화물을 포함할 수도 있다. 다른 예들에서, 도핑된 금속 산화물 버퍼 층은, 약 1 at% 내지 약 15 at%의 범위 내 농도의 지르코늄 산화물 및 약 85 at% 내지 약 99 at%의 범위내 농도의 하프늄 산화물을 포함할 수도 있다.
다른 예들에서, 도핑된 금속 산화물 버퍼 층은 실질적으로 MO2 및 M'O2 의 혼합물을 포함하고, M 은 지르코늄이고 M' 는 하프늄이다. 도핑된 금속 산화물 버퍼 층은, 약 0.25 at% 내지 약 25 at%의 범위 내 농도의 하프늄 산화물 및 약 75 at% 내지 약 99.75 at%의 범위내 농도의 지르코늄 산화물을 포함할 수도 있다. 일부 예들에서, 도핑된 금속 산화물 버퍼 층은, 약 0.5 at% 내지 약 20 at%의 범위 내 농도의 하프늄 산화물 및 약 80 at% 내지 약 99.5 at%의 범위내 농도의 지르코늄 산화물을 포함할 수도 있다. 다른 예들에서, 도핑된 금속 산화물 버퍼 층은, 약 1 at% 내지 약 15 at%의 범위 내 농도의 하프늄 산화물 및 약 85 at% 내지 약 99 at%의 범위내 농도의 지르코늄 산화물을 포함할 수도 있다.
일부 실시형태들에서, 도핑된 금속 산화물 버퍼 층은, 약 2 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 50 Å, 이를테면 약 5 Å 내지 약 30 Å의 범위내의 두께를 가질 수도 있다. 금속 산화물 벌크 층은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내의 두께를 가질 수도 있다.
다른 실시형태에서, 제 2 ALD 프로세스는, 금속 빈약 산화 ALD 프로세스의 증착 단계 동안, 제 1 금속 소스 가스 및 산화제를 연속적으로 제공하면서 금속 빈약 산화물 층을 형성하는 단계, 및 후속하여, 금속 빈약 산화 ALD 프로세스의 도핑 단계 동안, 금속 빈약 산화물 층을 도핑하면서 도핑된 금속 산화물 버퍼 층을 형성하는 단계를 더 포함한다. 그 방법은, 금속 빈약 산화 ALD 프로세스의 증착 및 도핑 단계들을 반복하면서 도핑된 금속 산화물 버퍼 층을 형성하는 단계를 더 포함할 수도 있다. 금속 빈약 산화물 층은, 금속 빈약 산화 ALD 프로세스의 도핑 단계 동안 제 2 금속 소스 가스 및 산화제에 노출될 수도 있다.
여기에 기재된 다른 실시형태에서, 저항성 스위칭 메모리 소자를 제조하는 방법이 제공되고, 이는 기판 상에 배치된 하부 전극에 또는 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고, 금속 산화물 막 스택은 금속 산화물 벌크 층에 또는 위에 배치된 금속 산화물 버퍼 라미네이트를 포함한다. 그 방법은 또한, 금속 산화물 막 스택이, 제 1 ALD 프로세스 동안 하부 전극 위에 금속 산화물 벌크 층을 증착하는 것에 의해 형성될 수도 있다는 것을 제공하고, 금속 산화물 벌크 층은 실질적으로 MOx 를 포함하고, 식중에서 M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내이다. 그 방법은 또한, 제 2 ALD 프로세스 동안 금속 산화물 벌크 층 위에 금속 산화물 버퍼 라미네이트를 증착하는 단계를 제공하고, 금속 산화물 버퍼 라미네이트는 실질적으로 MO2 와 M'O2 의 복수의 금속 빈약 산화물 층들을 포함하고, 식중, M은 금속 산화물 벌크 층에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
많은 예들에서, 제 2 ALD 프로세스는, 금속 빈약 산화 ALD 프로세스의 제 1 단계 동안, 제 1 금속 소스 가스 및 산화제를 연속적으로 제공하면서 제 1 금속 빈약 산화물 층을 형성하는 단계, 및 후속하여, 금속 빈약 산화 ALD 프로세스의 제 2 단계 동안, 제 2 금속 소스 가스 및 산화제를 연속적으로 제공하면서 제 1 금속 빈약 산화물 층에 제 2 금속 빈약 산화물 층을 형성하는 단계를 더 포함한다. 그 방법은 또한, 금속 빈약 산화 ALD 프로세스의 제 1 및 제 2 단계들을 반복하면서 금속 산화물 버퍼 라미네이트내에 포함된 복수의 제 1 및 제 2 금속 빈약 산화물 층들을 형성하는 단계를 제공한다. 제 1 및 제 2 금속 소스 가스들의 각각은 독립적으로 오가닉 금속 화합물 (organic-metallic compound) 을 포함할 수도 있다. 일부 예들에서, 산화제는, 활성 산소제, 이를테면 오존, 원자 산소, 산소 플라즈마, 이의 유도체, 또는 이들의 조합을 포함할 수도 있다. 금속 빈약 산화물 층들의 각각은 독립적으로, 약 2 Å 내지 약 20 Å, 이를테면, 약 2 Å 내지 약 10 Å, 이를테면 약 3 Å 내지 약 7 Å의 범위내, 예를 들면, 약 5 Å의 두께를 가질 수도 있다. 또한, 금속 산화물 버퍼 라미네이트는, 약 2 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 50 Å, 이를테면 약 5 Å 내지 약 30 Å의 범위내의 두께를 가질 수도 있다. 금속 산화물 벌크 층은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내의 두께를 가질 수도 있다.
여기에 기재된 다른 실시형태들에서, 저항성 스위칭 메모리 소자를 제조하는 방법이 제공되고, 이는 기판 상에 배치된 하부 전극에 또는 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고, 금속 산화물 막 스택은 금속 산화물 벌크 라미네이트에 또는 위에 배치된 금속 산화물 버퍼 라미네이트를 포함할 수도 있다. 그 방법은 또한, 금속 풍부 산화 ALD 프로세스의 제 1 단계 동안 제 1 금속 소스 가스 및 제 1 산화제를 연속적으로 제공하면서 제 1 금속 풍부 산화물 층을 형성하는 것에 의해 금속 산화물 벌크 라미네이트를 형성하는 단계를 포함하고, 제 1 금속 풍부 산화물 층은 실질적으로 MOx 를 포함하고, 식중, M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내이다.
후속하여, 그 방법은 또한, 금속 풍부 산화 ALD 프로세스의 제 2 단계 동안 제 2 금속 소스 가스 및 제 1 산화제를 연속적으로 제공하면서 제 1 금속 풍부 산화물 층 상에 제 2 금속 풍부 산화물 층을 형성하는 단계를 포함하고, 제 2 금속 풍부 산화물 층은 실질적으로 M'O2를 포함하고, 식중, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다. 그 후에, 그 방법은 또한, 금속 풍부 ALD 프로세스의 제 1 및 제 2 단계들을 반복하면서 금속 산화물 벌크 라미네이트내에 포함된 복수의 제 1 및 제 2 금속 풍부 산화물 층들을 형성하는 단계를 포함한다.
추가적으로, 그 방법은 또한, 금속 빈약 산화 ALD 프로세스의 제 1 단계 동안 제 1 금속 소스 가스 및 제 2 산화제를 연속적으로 제공하면서 제 1 금속 빈약 산화물 층을 형성하는 것에 의해 금속 산화물 벌크 라미네이트를 형성하는 단계를 포함하고, 제 1 금속 빈약 산화물 층은 실질적으로 MOx 를 포함하고, 식중, M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내이다. 후속하여, 그 방법은 또한, 금속 빈약 산화 ALD 프로세스의 제 2 단계 동안 제 2 금속 소스 가스 및 제 2 산화제를 연속적으로 제공하면서 제 1 금속 빈약 산화물 층 상에 제 2 금속 빈약 산화물 층을 형성하는 단계를 포함하고, 제 2 금속 빈약 산화물 층은 실질적으로 M'O2를 포함하고, 식중, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다. 그 후에, 그 방법은 또한, 금속 빈약 산화 ALD 프로세스의 제 1 및 제 2 단계들을 반복하면서 금속 산화물 버퍼 라미네이트내에 포함된 복수의 제 1 및 제 2 금속 빈약 산화물 층들을 형성하는 단계를 포함한다.
본 발명의 전술된 특징들이 자세히 이해될 수 있도록, 위에 간단히 요약된 본 발명의 보다 구체적인 설명이, 실시형태들을 참조하여, 이루어질 수도 있고, 그들의 일부는 첨부 도면들에 예시되어 있다. 하지만, 첨부된 도면들은 본 발명의 통상적인 실시형태들만을 예시할 뿐이고, 본 발명은 다른 동일 효과의 실시형태들을 허용할 수도 있으므로, 본 발명의 범위를 제한하는 것으로 고려되서는 안된다는 점에 유의해야 한다.
도 1은 여기의 실시형태들에 의해 설명된 바처럼 메모리 디바이스를 형성하는 방법을 예시하는 플로우차트이고;
도 2a는, 여기의 실시형태들에 의해 설명된 바처럼, 도 1에 예시된 방법에 의해 형성될 수도 있는 메모리 디바이스를 도시하고;
도 2b 내지 도 2e는, 여기의 다른 실시형태들에 의해 설명된 바처럼, 도 2a에 예시된 메모리 디바이스 내에 형성될 수도 있는 다양한 금속 산화물 막 스택들을 도시하고;
도 3은 여기의 다른 실시형태들에 의해 설명된 바처럼 저항성 스위칭 메모리 디바이스들의 메모리 어레이를 도시한다.
이해를 용이하게 하기 위하여, 동일한 도면 부호들이, 가능한 경우, 도면들에 공통되는 동일한 요소들을 표시하기 위하여, 사용되었다. 하나의 실시형태의 요소들 및 특징들은 추가 열거 없이도 다른 실시형태들에 유익하게 포함될 수도 있다고 생각된다.
본 발명의 실시형태들은 일반적으로 비휘발성 메모리 디바이스들 및 그러한 메모리 디바이스들의 제조 방법에 관한 것이다. 본 발명은 향상된 ReRAM 셀을 위한 금속 산화물 막 스택들을 형성하기 위한 신규한 프로세스를 교시한다. 금속 산화물 막 스택들은 금속 산화물 벌크 층에 또는 위에 배치된 금속 산화물 버퍼 층을 포함하여, 금속 산화물 층들 양쪽 모두에서 금속은 상이한 금속 (예를 들면, Hf vs Zr) 이고, 금속 풍부 및 금속 빈약 산화물 재료들과 같이, 상이한 산화 상태들을 갖는다. 금속 산화물 벌크 층 및 금속 산화물 버퍼 층은 상이한 ALD 프로세스들에 의해 형성된다. 일 예에서, 금속 산화물 벌크 층은 금속 풍부 하프늄 산화물 재료를 포함하고 금속 산화물 버퍼 층은 금속 빈약 지르코늄 산화물 재료를 포함한다. 다른 예에서, 금속 산화물 벌크 층은 금속 풍부 지르코늄 산화물 재료를 포함하고 금속 산화물 버퍼 층은 금속 빈약 하프늄 산화물 재료를 포함한다.
도 1은, 도 2a에 도시된 바처럼, 메모리 디바이스 (200) 와 같은 저항성 스위칭 메모리 소자들/디바이스들을 형성하기 위하여 이용될 수도 있는 프로세스 (100) 와 같은, 여기의 실시형태들에 의해 설명되는 바처럼 다양한 메모리 디바이스들을 제조 또는 다른 방법으로 형성하는 방법을 예시하는 플로우차트이다. 일 실시형태에서, 프로세스 (100) 는 메모리 디바이스 (200) 를 형성하기 위해 사용될 수도 있고, 이는 단계 110 동안 기판 (210) 에 또는 위에 하부 전극 (220) 을 형성하는 단계, 선택적으로 단계 120 동안 하부 전극 (220) 에 또는 위에 실리콘 산화물 층 (222) 을 형성하는 단계, 단계 130 동안 ALD 프로세스들에 의해 실리콘 산화물 층 (222) 또는 하부 전극 (220) 에 또는 위에 금속 산화물 막 스택 (230) 을 형성하는 단계, 단계 140 동안 금속 산화물 막 스택 (230) 에 또는 위에 상부 전극 (260) 을 증착하는 단계, 및 선택적으로 단계 145 동안 메모리 디바이스 (200) 를 어닐링하는 단계를 포함한다. 도 2b 내지 도 2e는, 여기의 실시형태들에 의해 설명된 바처럼, 단계 130 동안 상이한 ALD 기법들에 의해 형성된 다양한 금속 산화물 막 스택들 (230) 을 도시한다.
많은 실시형태들에서, 도 2b 내지 도 2e에 도시된 바처럼 다양한 금속 산화물 막 스택들 (230) 이 프로세스 (100) 의 단계 130 동안 상이한 ALD 기법들에 의해 형성될 수도 있고, 도 2a에 도시된 메모리 디바이스 (200) 내에 포함될 수도 있다. 도 2b 내지 도 2e에 도시된 금속 산화물 막 스택들 (230) 의 각각은 메모리 디바이스 (200) 의 하부 전극 (220) 과 상부 전극 (260) 사이에 배치될 수도 있다. 그러므로, 금속 산화물 막 스택들 (230) 의 각각에 도시된 특정 하부 층들의 어느 것이 하부 전극 (220) 에 또는 위에 있을 수도 있다. 마찬가지로, 상부 전극 (260) 은 금속 산화물 막 스택들 (230) 의 각각에 도시된 특정 상부 층들의 어느 것에 또는 위에 있을 수도 있다. 실리콘 산화물 층 (222) 은 하부 전극 (220) 에 또는 위에 증착, 형성 또는 다른 방법에 의해 배치될 수도 있다.
하나의 실시형태에서, 금속 산화물 막 스택 (230) 은 도 2b에 도시된 바처럼, 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 금속 산화물 버퍼 층 (234) 을 포함한다. 금속 산화물 벌크 층 (232) 은, MOx 의 일반 화학식을 갖는 금속 풍부 산화물 재료를 실질적으로 포함할 수도 있고, 식중, M은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위내이다. 또한, 금속 산화물 버퍼 층 (234) 은, M'O2 의 일반 화학식을 갖는 금속 빈약 산화물 재료를 실질적으로 포함하고, 식중, M이 하프늄이면 M' 는 지르코늄이가나 또는 M이 지르코늄이면 M' 는 하프늄이다.
다른 실시형태에서, 금속 산화물 막 스택 (230) 은 도 2c에 도시된 바처럼, 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 도핑된 금속 산화물 버퍼 층 (236) 을 포함한다. 도핑된 금속 산화물 버퍼 층 (236) 은 실질적으로 MM'O4, 또는 MO2 와 M'O2 의 혼합물을 포함하고, 식중, M은 금속 산화물 벌크 층 (232) 에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
다른 실시형태에서, 금속 산화물 막 스택 (230) 은 도 2d에 도시된 바처럼, 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 금속 산화물 버퍼 라미네이트 (240) 를 포함한다. 금속 산화물 버퍼 라미네이트 (240) 는 실질적으로 MO2 와 M'O2 의 복수의 금속 빈약 산화물 층들, 이를테면 금속 빈약 산화물 층들 (242 및 244) 을 포함할 수도 있고, 식중, M은 금속 산화물 벌크 층 (232) 에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
다른 실시형태에서, 금속 산화물 막 스택 (230) 은 도 2e에 도시된 바처럼, 금속 산화물 벌크 라미네이트 (250) 에 또는 위에 배치된 금속 산화물 버퍼 라미네이트 (240) 를 포함한다. 복수의 금속 풍부 산화물 층들 (252 및 254) 이 금속 산화물 벌크 라미네이트 (250) 내에 포함된다. 금속 풍부 산화물 층 (252) 은 실질적으로 MOx 를 포함할 수도 있고, 식중, M은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95의 범위내인 한편, 금속 풍부 산화물 층 (254) 은 실질적으로 M'O2 를 포함하고, 식중, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
다양한 실시형태들에서, 프로세스 (100) 는 또한, 선택적으로 하부 전극 (220) 에 또는 위에 실리콘 산화물 층 (222) 을 형성하는 단계, 및 후속하여, 도 2b 내지 도 2e에 도시된 바처럼, 실리콘 산화물 층 (222) 에 또는 위에 금속 산화물 벌크 층 (232) 을 형성하는 단계를 포함하는 단계 (120) 를 제공한다. 실리콘 산화물 층 (222) 은 실리콘 산화물 재료, 이를테면 자연 실리콘 산화물, 실리콘 이산화물, 그의 도펀트 변형물 (variant), 또는 이들의 조합을 포함한다. 실리콘 산화물 층 (222) 은, 동일하거나 또는 상이한 실리콘 산화물 재료들의 단일 층 또는 다수의 층들을 포함할 수도 있다. 보통, 실리콘 산화물 층 (222) 은 하부 전극 (220) 또는 다른 아래 놓인 표면들에 또는 위에, 연속적으로 형성, 증착, 또는 다른 방법에 의해 배치될 수도 있다. 다르게는, 실리콘 산화물 층 (222) 은 하부 전극 (220) 또는 다른 아래 놓인 표면들에 또는 위에, 불연속적으로 형성, 증착, 또는 다른 방법에 의해 배치될 수도 있다. 실리콘 산화물 층 (222) 은, 약 2 Å 내지 약 40 Å, 이를테면, 약 2 Å 내지 약 20 Å, 이를테면 약 5 Å 내지 약 10 Å의 범위내의 두께를 가질 수도 있다.
많은 실시형태들에서, 메모리 디바이스 (200) 와 같은, 저항성 스위칭 메모리 디바이스 또는 소자를 제조하는 방법이 제공되고, 이는 기판 (210) 상에 배치된 하부 전극 (220) 또는 실리콘 산화물 층 (222) 에 또는 위에 금속 산화물 막 스택 (230) 을 형성하는 단계를 포함하고, 금속 산화물 막 스택 (230) 은 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 금속 산화물 버퍼 층 (234) 을 포함한다. 금속 산화물 벌크 층 (232) 은 금속 산화물 버퍼 층 (234) 보다 전기 저항이 낮은데, 왜냐하면 금속 산화물 벌크 층 (232) 은 금속 산화물 버퍼 층 (234) 보다 덜 산화되거나 또는 더 금속성이기 때문이다. 그러므로, 금속 산화물 벌크 층 (232) 은, 금속 빈약을 갖는 금속 산화물 버퍼 층 (234) 에 상대적으로 금속 풍부하고 더 누설적 (leaky) 이다.
하나의 실시형태에서, 금속 산화물 막 스택 (230) 은 도 2b에 도시된 바처럼, 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 금속 산화물 버퍼 층 (234) 을 포함한다. 금속 산화물 막 스택 (230) 은, 프로세스 (100) 의 단계 130 에서의 금속 풍부 산화 ALD 프로세스와 같은 제 1 ALD 프로세스 동안 하부 전극 (220) 위에 금속 산화물 벌크 층 (232) 을 증착함으로써 형성될 수도 있다. 금속 산화물 벌크 층 (232) 은, MOx 의 일반 화학식을 갖는 금속 풍부 산화물 재료를 실질적으로 포함할 수도 있고, 식중, M은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위내이다. 프로세스 (100) 의 단계 130 는 또한, 금속 빈약 산화 ALD 프로세스와 같은, 제 2 ALD 프로세스 동안 금속 산화물 벌크 층 (232) 위에 금속 산화물 버퍼 층 (234) 을 증착하는 단계를 포함하는 방법을 제공하고, 금속 산화물 버퍼 층 (234) 은 실질적으로 M'O2의 일반 화학식을 갖는 금속 빈약 산화물 재료를 포함할 수도 있고, 식중에서, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
여기에 기재된 일부 예들에서, 금속 산화물 벌크 층 (232) 은, HfOx의 일반 화학식을 갖는 금속 풍부 하프늄 산화물 재료를 실질적으로 포함할 수도 있고, 식중, x는 약 1.70 내지 약 1.90의 범위내이고, 금속 산화물 버퍼 층 (234) 은, ZrO2의 일반 화학식을 갖는 금속 빈약 지르코늄 산화물 재료를 실질적으로 포함할 수도 있다. 여기에 기재된 다른 예들에서, 금속 산화물 벌크 층 (232) 은, ZrOx의 일반 화학식을 갖는 금속 풍부 지르코늄 산화물 재료를 실질적으로 포함할 수도 있고, 식중, x는 약 1.70 내지 약 1.90의 범위내이고, 금속 산화물 버퍼 층 (234) 은, HfO2의 일반 화학식을 갖는 금속 빈약 하프늄 산화물 재료를 실질적으로 포함할 수도 있다. 일부 추가 예들에서, 금속 산화물 벌크 층 (232) 은, HfOx 또는 ZrOx의 일반 화학식을 갖는 금속 풍부 산화물 재료를 실질적으로 포함하고, 식중, x는 약 1.65 내지 약 1.95, 이를테면 약 1.70 내지 약 1.90, 이를테면 약 1.75 내지 약 1.85의 범위내, 예를 들면, 약 1.80 이다.
금속 산화물 벌크 층 (232) 은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내의 두께를 가질 수도 있다. 금속 산화물 버퍼 층 (234) 은, 약 2 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 50 Å, 이를테면 약 5 Å 내지 약 15 Å의 범위내의 두께를 가질 수도 있다.
다른 실시형태들에서, 금속 풍부 산화 ALD 프로세스와 같은 제 1 ALD 프로세스는, 증착 챔버 내로 금속 소스 가스 및 산화제를 연속적으로 제공하면서 화학 시약/전구체들에 기판 또는 디바이스의 표면들을 연속적으로 노출시키는 단계를 포함한다. 일부 예들에서, 금속 풍부 산화 ALD 프로세스 동안, 금속 소스 가스는 하프늄 전구체, 이를테면 테트라키스(디알킬아미도)하프늄 화합물 또는 하프늄 할라이드 화합물을 포함할 수도 있고 산화제는 물을 함유할 수도 있다. 일 예에서, 테트라키스(디알킬아미도)하프늄 화합물은 테트라키스(디메틸아미도)하프늄일 수도 있거나 또는 하프늄 할라이드 화합물은 하프늄 테트라클로라이드일 수도 있다. 다른 예들에서, 금속 풍부 산화 ALD 프로세스 동안, 금속 소스 가스는 지르코늄 전구체, 이를테면 테트라키스(디알킬아미도)지르코늄 화합물 또는 지르코늄 할라이드 화합물을 포함할 수도 있고 산화제는 물을 함유할 수도 있다. 예를 들면, 테트라키스(디알킬아미도)지르코늄 화합물은 테트라키스(디메틸아미도)지르코늄일 수도 있거나 또는 지르코늄 할라이드 화합물은 지르코늄 테트라클로라이드일 수도 있다.
여기에 설명된 일 실시형태에서, 기판 (210) 및/또는 메모리 디바이스 (200) 는, 금속 풍부 산화 ALD 프로세스 동안, 0℃ 초과 내지 약 20℃, 이를테면 0℃ 초과 내지 약 15℃, 이를테면 0℃ 초과 내지 약 10℃, 이를테면 0℃ 초과 내지 약 5℃의 범위 내, 예를 들면 약 1℃의 증착 온도 또는 기판 온도로 유지될 수도 있다.
다른 실시형태들에서, 금속 빈약 산화 ALD 프로세스와 같은 제 2 ALD 프로세스는, 증착 챔버 내로 금속 소스 가스 및 산화제를 연속적으로 제공하면서 화학 시약/전구체들에 기판 또는 디바이스의 표면들을 연속적으로 노출시키는 단계를 포함한다. 일부 예들에서, 금속 빈약 산화 ALD 프로세스 동안, 금속 소스 가스는 테트라키스(디알킬아미도)지르코늄 화합물 또는 지르코늄 할라이드 화합물을 포함할 수도 있고 산화제는, 활성 산소제, 이를테면 오존, 원자 산소, 산소 플라즈마, 이의 유도체, 또는 이들의 조합을 함유할 수도 있다. 다른 예들에서, 금속 빈약 산화 ALD 프로세스 동안, 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함할 수도 있고 산화제는 활성 산소제를 함유할 수도 있다.
다른 실시형태에서, 금속 산화물 막 스택 (230) 은 도 2c에 도시된 바처럼, 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 도핑된 금속 산화물 버퍼 층 (236) 을 포함한다. 도핑된 금속 산화물 버퍼 층 (236) 은 실질적으로 MM'O4, 또는 MO2 와 M'O2 의 혼합물을 포함하고, 식중, M은 금속 산화물 벌크 층 (232) 에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
여기에 기재된 다른 실시형태에서, 메모리 디바이스 (200) 와 같은, 저항성 스위칭 메모리 디바이스 또는 소자를 제조하는 방법이 제공되고, 이는 기판 (210) 상에 배치된 하부 전극 (220) 에 또는 위에 프로세스 (100) 의 단계 130에서 금속 산화물 막 스택 (230) 을 형성하는 단계를 포함하고, 도 2c에 도시된 바처럼, 금속 산화물 막 스택 (230) 은 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 도핑된 금속 산화물 버퍼 층 (236) 을 포함할 수도 있다. 그 방법에 의하면, 금속 산화물 막 스택 (230) 은, 프로세스 (100) 의 단계 130 에서의 금속 풍부 산화 ALD 프로세스와 같은 제 1 ALD 프로세스 동안 하부 전극 (220) 위에 금속 산화물 벌크 층 (232) 을 증착함으로써 형성될 수도 있다.
금속 산화물 벌크 층 (232) 은, MOx 를 실질적으로 포함할 수도 있고, 식중, M은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위내이다. 그 방법은, 제 2 ALD 프로세스 동안 금속 산화물 벌크 층 (232) 위에 도핑된 금속 산화물 버퍼 층 (236) 을 증착하는 단계를 포함하고, 도핑된 금속 산화물 버퍼 층 (236) 은 실질적으로 MM'O4, 또는 MO2 와 M'O2 의 혼합물을 포함할 수도 있고, 식중, M은 금속 산화물 벌크 층 (232) 에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
많은 예들에서, 도핑된 금속 산화물 버퍼 층 (236) 은 실질적으로 MO2 및 M'O2 의 혼합물을 포함할 수도 있고, M 은 하프늄이고 M' 는 지르코늄이다. 도핑된 금속 산화물 버퍼 층 (236) 은, 약 0.25 at% (원자 퍼센트) 내지 약 25 at%의 범위 내 농도의 지르코늄 산화물 및 약 75 at% 내지 약 99.75 at%의 범위내 농도의 하프늄 산화물을 포함할 수도 있다. 일부 예들에서, 도핑된 금속 산화물 버퍼 층 (236) 은, 약 0.5 at% 내지 약 20 at%의 범위 내 농도의 지르코늄 산화물 및 약 80 at% 내지 약 99.5 at%의 범위내 농도의 하프늄 산화물을 포함할 수도 있다. 다른 예들에서, 도핑된 금속 산화물 버퍼 층 (236) 은, 약 1 at% 내지 약 15 at%의 범위 내 농도의 지르코늄 산화물 및 약 85 at% 내지 약 99 at%의 범위내 농도의 하프늄 산화물을 포함할 수도 있다.
다른 예들에서, 도핑된 금속 산화물 버퍼 층 (236) 은 실질적으로 MO2 및 M'O2 의 혼합물을 포함할 수도 있고, M 은 지르코늄이고 M' 는 하프늄이다. 도핑된 금속 산화물 버퍼 층 (236) 은, 약 0.25 at% 내지 약 25 at%의 범위 내 농도의 하프늄 산화물 및 약 75 at% 내지 약 99.75 at%의 범위내 농도의 지르코늄 산화물을 포함할 수도 있다. 일부 예들에서, 도핑된 금속 산화물 버퍼 층 (236) 은, 약 0.5 at% 내지 약 20 at%의 범위 내 농도의 하프늄 산화물 및 약 80 at% 내지 약 99.5 at%의 범위내 농도의 지르코늄 산화물을 포함할 수도 있다. 다른 예들에서, 도핑된 금속 산화물 버퍼 층 (236) 은, 약 1 at% 내지 약 15 at%의 범위 내 농도의 하프늄 산화물 및 약 85 at% 내지 약 99 at%의 범위내 농도의 지르코늄 산화물을 포함할 수도 있다. 일부 실시형태들에서, 도핑된 금속 산화물 버퍼 층 (236) 은, 약 2 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 50 Å, 이를테면 약 5 Å 내지 약 30 Å의 범위내의 두께를 가질 수도 있다. 금속 산화물 벌크 층 (232) 은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내의 두께를 가질 수도 있다.
다른 실시형태에서, 제 2 ALD 프로세스는, 금속 빈약 산화 ALD 프로세스의 증착 단계 동안, 제 1 금속 소스 가스 및 산화제를 연속적으로 제공하면서 금속 빈약 산화물 층을 형성하는 단계, 및 후속하여, 금속 빈약 산화 ALD 프로세스의 도핑 단계 동안, 금속 빈약 산화물 층을 도핑하면서 도핑된 금속 산화물 버퍼 층 (236) 을 형성하는 단계를 더 포함한다. 그 방법은, 금속 빈약 산화 ALD 프로세스의 증착 및 도핑 단계들을 반복하면서 도핑된 금속 산화물 버퍼 층 (236) 을 형성하는 단계를 더 포함할 수도 있다. 금속 빈약 산화물 층은, 금속 빈약 산화 ALD 프로세스의 도핑 단계 동안 제 2 금속 소스 가스 및 산화제에 노출될 수도 있다.
다른 실시형태에서, 금속 산화물 막 스택 (230) 은 도 2d에 도시된 바처럼, 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 금속 산화물 버퍼 라미네이트 (240) 를 포함한다. 금속 산화물 버퍼 라미네이트 (240) 는 실질적으로 MO2 와 M'O2 의 복수의 금속 빈약 산화물 층들, 이를테면 금속 빈약 산화물 층들 (242 및 244) 을 포함할 수도 있고, 식중, M은 금속 산화물 벌크 층 (232) 에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
여기에 기재된 다른 실시형태에서, 메모리 디바이스 (200) 와 같은, 저항성 스위칭 메모리 디바이스 또는 소자를 제조하는 방법이 제공되고, 기판 (210) 상에 배치된 하부 전극 (220) 에 또는 위에 프로세스 (100) 의 단계 130에서 금속 산화물 막 스택 (230) 을 형성하는 단계를 포함하고, 금속 산화물 막 스택 (230) 은 금속 산화물 벌크 층 (232) 에 또는 위에 배치된 금속 산화물 버퍼 라미네이트 (240) 을 포함한다. 프로세스 (100) 는 또한, 제 1 ALD 프로세스 동안 하부 전극 (220) 위에 금속 산화물 벌크 층 (232) 을 증착하는 것에 의해 금속 산화물 막 스택 (230) 을 형성하는 방법을 제공하고, 금속 산화물 벌크 층 (232) 은 실질적으로 MOx 를 포함할 수도 있고, 식중, M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내이다. 프로세스 (100) 의 방법들은 또한, 제 2 ALD 프로세스 동안 금속 산화물 벌크 층 (232) 에 또는 위에 금속 산화물 버퍼 라미네이트 (240) 를 증착하는 단계를 제공하고, 금속 산화물 버퍼 라미네이트 (240) 는 실질적으로, 금속 빈약 산화물 층들 (242 및 244) 와 같은, MO2 와 M'O2 의 복수의 금속 빈약 산화물 층들을 포함할 수도 있고, 식중, M은 금속 산화물 벌크 층 (232) 에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
많은 예들에서, 제 2 ALD 프로세스는, 금속 빈약 산화 ALD 프로세스의 제 1 단계 동안, 제 1 금속 소스 가스 및 산화제를 연속적으로 제공하면서, 금속 빈약 산화물 층 (242) 와 같은 제 1 금속 빈약 산화물 층을 형성하는 단계, 및 후속하여, 금속 빈약 산화 ALD 프로세스의 제 2 단계 동안, 제 2 금속 소스 가스 및 산화제를 연속적으로 제공하면서 제 1 금속 빈약 산화물 층에, 금속 빈약 산화물 층 (244) 과 같은 제 2 금속 빈약 산화물 층을 형성하는 단계를 더 포함한다. 프로세스 (100) 는 또한, 금속 빈약 산화 ALD 프로세스의 제 1 및 제 2 단계들을 반복하면서 금속 산화물 버퍼 라미네이트 (240) 내에 포함된 복수의 금속 빈약 산화물 층들 (242 및 244) 을 형성하는 단계를 포함하는 방법을 제공한다. 제 1 금속 소스 가스 및 제 2 금속 소스 가스는 독립적으로, 오가닉 금속 화합물과 같은 각각의 금속 소스 전구체를 포함한다. 일부 예들에서, 산화제는, 활성 산소제, 이를테면 오존, 원자 산소, 산소 플라즈마, 이의 유도체, 또는 이들의 조합을 포함할 수도 있다.
금속 산화물 버퍼 라미네이트 (240) 는, 금속 산화물 버퍼 라미네이트 (240) 가 금속 빈약 산화물 층 (244) 의 적어도 2개 층들과 연속적으로 적층된 금속 빈약 산화물 층 (242) 의 적어도 2개의 층들을 포함하도록, 복수의 연속적으로 적층된 금속 빈약 산화물 층들 (242 및 244) 을 포함한다. 일부 예들에서, 금속 산화물 버퍼 라미네이트 (240) 는 각각의 금속 빈약 산화물 층 (242 및 244) 의 적어도 2개의 층들을 포함하지만, 각각의 금속 빈약 산화물 층 (242 및 244) 의 3개 층들 내지 약 50개 층들 이상을 포함할 수도 있다. 금속 빈약 산화물 층들 (242 및 244) 의 각각은 독립적으로, 약 2 Å 내지 약 20 Å, 이를테면, 약 2 Å 내지 약 10 Å, 이를테면 약 3 Å 내지 약 7 Å의 범위내, 예를 들면, 약 5 Å의 두께를 가질 수도 있다. 그러므로, 금속 산화물 버퍼 라미네이트 (240) 는, 약 5 Å 내지 약 80 Å, 이를테면, 약 5 Å 내지 약 50 Å, 이를테면 약 5 Å 내지 약 30 Å의 범위내의 전체 최종 두께를 가질 수도 있다. 일반적으로, 금속 산화물 벌크 층 (232) 은, 약 5 Å 내지 약 100 Å, 이를테면, 약 10 Å 내지 약 80 Å, 이를테면 약 15 Å 내지 약 50 Å의 범위내의 두께를 가질 수도 있다.
다른 실시형태에서, 금속 산화물 막 스택 (230) 은 도 2e에 도시된 바처럼, 금속 산화물 벌크 라미네이트 (250) 에 또는 위에 배치된 금속 산화물 버퍼 라미네이트 (240) 를 포함한다. 복수의 금속 풍부 산화물 층들 (252 및 254) 이 금속 산화물 벌크 라미네이트 (250) 내에 포함된다. 금속 풍부 산화물 층 (252) 은 실질적으로 MOx 를 포함할 수도 있고, 식중, M은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95의 범위내인 한편, 금속 풍부 산화물 층 (254) 은 실질적으로 M'O2 를 포함하고, 식중, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다.
여기에 기재된 다른 실시형태들에서, 메모리 디바이스 (200) 와 같은, 저항성 스위칭 메모리 디바이스 또는 소자를 제조하는 방법이 제공되고, 이는 기판 (210) 상에 배치된 하부 전극 (220) 에 또는 위에 프로세스 (100) 의 단계 130에서 금속 산화물 막 스택 (230) 을 형성하는 단계를 포함하고, 금속 산화물 막 스택 (230) 은 금속 산화물 벌크 라미네이트 (250) 에 또는 위에 배치된 금속 산화물 버퍼 라미네이트 (240) 을 포함한다. 그 방법은 또한, 금속 풍부 산화 ALD 프로세스의 제 1 단계 동안, 제 1 금속 소스 가스 및 제 1 산화제를 연속적으로 제공하면서 금속 풍부 산화물 층 (252) 과 같은 제 1 금속 풍부 산화물 층을 형성하는 것에 의해 금속 산화물 벌크 라미네이트 (250) 를 형성하는 단계를 포함하고, 금속 풍부 산화물 층 (252) 은 실질적으로 MOx 를 포함할 수도 있고, 식중, M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내이다.
후속하여, 단계 130 동안, 그 방법은 또한, 금속 풍부 산화 ALD 프로세스의 제 2 단계 동안 제 2 금속 소스 가스 및 제 1 산화제를 연속적으로 제공하면서 금속 풍부 산화물 층 (252) 에 또는 위에 금속 풍부 산화물 층 (254) 과 같은 제 2 금속 풍부 산화물 층을 형성하는 단계를 포함하고, 금속 풍부 산화물 층 (254) 은 실질적으로 M'O2를 포함할 수도 있고, 식중에서, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다. 그 후에, 그 방법은 또한, 금속 풍부 ALD 프로세스의 제 1 및 제 2 단계들을 반복하면서 금속 산화물 벌크 라미네이트 (250) 내에 포함된, 금속 풍부 산화물 층들 (252 및 254) 과 같은 복수의 제 1 및 제 2 금속 풍부 산화물 층들을 형성하는 단계를 포함한다.
추가적으로, 단계 130 동안, 그 방법은 또한, 금속 빈약 산화 ALD 프로세스의 제 1 단계 동안, 제 1 금속 소스 가스 및 제 2 산화제를 연속적으로 제공하면서 금속 빈약 산화물 층 (242) 과 같은 제 1 금속 빈약 산화물 층을 형성하는 것에 의해 금속 산화물 버퍼 라미네이트 (240) 를 형성하는 단계를 포함하고, 금속 빈약 산화물 층 (242) 은 실질적으로 MOx 를 포함할 수도 있고, 식중 M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내이다.
후속하여, 단계 130 동안, 그 방법은 또한, 금속 빈약 산화 ALD 프로세스의 제 2 단계 동안 제 2 금속 소스 가스 및 제 2 산화제를 연속적으로 제공하면서 금속 빈약 산화물 층 (242) 에 또는 위에 금속 빈약 산화물 층 (244) 과 같은 제 2 금속 빈약 산화물 층을 형성하는 단계를 포함하고, 금속 빈약 산화물 층 (244) 은 실질적으로 M'O2를 포함할 수도 있고, 식중에서, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄이다. 그 후에, 단계 130 동안 그 방법은 또한, 금속 빈약 산화 ALD 프로세스의 제 1 및 제 2 단계들을 반복하면서 금속 산화물 버퍼 라미네이트 (240) 내에 포함된, 금속 빈약 산화물 층들 (242 및 244) 과 같은 복수의 제 1 및 제 2 금속 빈약 산화물 층들을 형성하는 단계를 포함한다.
금속 빈약 산화 (제 2) ALD 프로세스는, 금속 소스 가스 및 산화제, 이를테면 오존을 증착 챔버내에 연속적으로 펄싱, 도입, 또는 다른 방법으로 제공하는 단계 및 프로세싱 기판의 노출 표면을 노출시키는 단계를 포함한다. 일부 예들에서, 금속 빈약 산화 (제 2) ALD 프로세스 동안 , 금속 소스 가스 및 산화제가 연속적으로 펄싱, 도입 또는 다른 방법으로 제공될 수도 있다.
금속 빈약 산화 (제 2) ALD 프로세스는, 금속 소스 가스가 테트라키스(디알킬아미노) 금속 화합물을 포함할 수도 있다는 것을 제공하고, 금속은 하프늄 또는 지르코늄이고 산화제는 오존을 포함할 수도 있다. 일부 예들에서, 테트라키스(디알킬아미노)금속 화합물은 테트라키스(디알킬아미노)하프늄 화합물, 이를테면 테트라키스(디메틸아미노)하프늄일 수도 있다. 다른 예들에서, 테트라키스(디알킬아미노)금속 화합물은 테트라키스(디알킬아미노)지르코늄 화합물, 이를테면 테트라키스(디메틸아미노)지르코늄일 수도 있다.
다른 실시형태들에서, 금속 풍부 산화 (제 1) ALD 프로세스는, 금속 소스 가스 및 산화제를 연속적으로 펄싱, 도입, 또는 다른 방법으로 제공하는 단계를 포함하고, 산화제는 금속 빈약 산화 (제 2) ALD 프로세스 동안 이용되는 산화제와는 상이할 수도 있다. 예를 들면, 금속 풍부 산화 (제 1) ALD 프로세스 동안, 산화제는 물을 포함할 수도 있거나 물일 수도 있는 한편, 금속 빈약 산화 (제 2) ALD 프로세스 동안 산화제는 오존을 포함할 수도 있거나 오존일 수도 있다.
금속 산화물 막 스택 (230) 의 재료들 및/또는 층들의 일부는, 다양한 증착 (deposition) 기법들을 사용하여 증착되거나 또는 다른 방법으로 형성될 수도 있지만, 여기에 설명된 많은 실시형태들에서, 금속 산화물 막 스택 (230) 의 재료들 및/또는 층들의 전부는 열적 ALD 프로세스들 및/또는 플라즈마 강화 ALD (PE-ALD) 를 사용하여 증착될 수도 있다. 일 실시형태에서, 금속 풍부 산화물 재료는, 물을 이용하는 금속 풍부 산화 (제 1) ALD 프로세스에 의해 형성될 수도 있고 금속 빈약 산화물 재료는, 활성화된 산소제, 이를테면 오존, 원자 산소, 산소 플라즈마, 이들의 유도체, 또는 이들의 조합을 이용하는 금속 빈약 산화 (제 2) ALD 프로세스에 의해 형성될 수도 있다.
여기에 기재된 ALD 프로세스들은, 약 50℃ 내지 약 500℃, 이를테면 약 200℃ 내지 약 350℃, 이를테면 약 250℃ 내지 약 300℃의 범위내의 증착 온도로 기판, 또는 기판 캐리어/페데스탈을 가열하는 단계를 포함할 수도 있다. 일 예에서, 금속 빈약 산화 (제 2) ALD 프로세스 동안 증착 온도는 약 275℃ 일 수도 있다. 다른 예에서, 금속 풍부 산화 (제 1) ALD 프로세스 동안 증착 온도는 약 250℃ 일 수도 있다.
일 예에서, 기판 (210) 의 표면에 메모리 디바이스 (200) 를 형성하는 프로세스 (100) 의 방법은, 기판 (210) 에 또는 위에 배치된 폴리실리콘을 포함하는 하부 전극 (220) 을 형성하는 단계 (단계 110), 선택적으로 하부 전극 (220) 에 또는 위에 실리콘 산화물 층 (222) 을 형성하는 단계 (단계 120), 실리콘 산화물 층 (222) 및/또는 하부 전극 (220) 에 또는 위에 금속 산화물 막 스택 (230) 을 형성하는 단계 (단계 130), 선택적으로 기판을 어닐링하는 단계, 금속 산화물 막 스택 (230) 에 또는 위에 상부 전극 (260) 을 증착하는 단계 (단계 140), 및 선택적으로 기판을 어닐링하는 단계 (단계 145), 이를테면 포스트 전극 어닐 (post electrode anneal) 을 포함한다. 금속 산화물 막 스택 (230) 은 일반적으로, 적어도 하나의 금속 산화물 버퍼 층 (234) 을 포함하고, 선택적으로, 추가 층들을 포함할 수도 있다. 많은 예들에서, 하부 전극 (220) 은 n 타입 폴리실리콘 재료를 포함하고 상부 전극 (260) 은 티타늄 질화물 또는 이들의 유도체를 포함한다.
도 2a는, 하부 전극 (220) 과 상부 전극 (260) 과 같은 적어도 2개의 전극들 사이에 배치된 금속 산화물 막 스택 (230) 을 포함하는 메모리 디바이스 (200) 를 도시하고, 하부 전극 (220) 이 기판 (210) 상에 배치되거나 또는 다른 방법으로 지지된다. 기판 (210) 은 메모리 디바이스 (200) 내의 층들의 각각을 증착 및 형성하는 동안- 그리고 후속 제조 프로세스들 동안 하부 전극 (220) 을 지지한다. 기판 (210) 은 웨이퍼 또는 다른 기판일 수도 있고 실리콘, 도핑된 실리콘, III-V 족 재료 (예를 들면, GaAs) 또는 이들의 유도체를 포함할 수도 있다. 여기에 설명된 대개의 예들에서, 기판 (210) 은, 도펀트 원소로 도핑될 수도 있는 결정질 실리콘 웨이퍼이다. 하부 전극 (220) 은, 도핑된 실리콘 재료, 예를 들면, p 타입 또는 n 타입 (N+) 도핑된 폴리실리콘을 포함할 수도 있다. 하부 전극 (220) 은 단계 110 동안 기판 (210) 에 또는 위에 증착되거나 또는 다른 방법에 의해 형성될 수도 있다.
하부 전극 (220) 및 상부 전극 (260) 은 독립적으로 하나의 재료 또는 다수의 재료들을 포함하거나 또는 이로부터 형성될 수도 있고 일반적으로 서로에 대해 상이한 전도 재료들을 포함하거나 또는 이로부터 형성될 수도 있다. 하부 전극 (220) 및 상부 전극 (260) 에 유용할 수도 있는 많은 예시적인 전극 재료들이 여기에 작성된 설명에 제공된다. 이들 전극 재료들은 단지 예시적일 뿐이고, 하부 전극 (220) 및 상부 전극 (260) 내에 독립적으로 포함될 수도 있는 다양한 재료에 대해 범위가 제한되지 않아야 한다. 일부 실시형태들에서, 하부 전극 (220) 및 상부 전극 (260) 은 약 0.1 eV 내지 약 1 eV, 이를테면 약 0.4 eV 내지 약 0.6 eV의 범위내의 에너지 레벨 만큼 차이가 나는 일함수들을 갖는다. 일부 예들에서, 하부 전극 (220) 은, 약 4.1 eV 내지 약 4.15 eV의 범위내의 일함수를 갖는 n 타입 폴리실리콘 재료를 포함할 수도 있고 상부 전극 (260) 은 약 4.5 eV 내지 약 4.6 eV의 범위내의 일함수를 갖는 티타늄 질화물 재료를 포함할 수도 있다. 하부 전극 (220) 및/또는 상부 전극 (260) 내에 포함될 수도 있는 다른 예시적인 전극 재료들은, p 타입 폴리실리콘 (약 4.9 eV 내지 약 5.3 eV), 전이 금속, 전이 금속 합금, 전이 금속 질화물, 전이 금속 탄화물, 텅스텐 (약 4.5 eV 내지 약 4.6 eV), 탄탈륨 질화물 (약 4.7 eV 내지 약 4.8 eV), 몰리브덴 산화물 (약 5.1 eV), 몰리브덴 질화물 (약 4.0 eV 내지 약 5.0 eV), 이리듐 (약 4.6 eV 내지 약 5.3 eV), 이리듐 산화물 (약 4.2 eV), 루테늄 (약 4.7 eV), 및 루테늄 산화물 (약 5.0 eV) 을 포함한다. 하부 전극 (220) 및/또는 상부 전극 (260) 을 위한 다른 예시적인 전극 재료들은, 티타늄/알루미늄 합금 (약 4.1 eV 내지 약 4.3 eV), 니켈 (약 5.0 eV), 텅스텐 질화물 (약 4.3 eV 내지 약 5.0 eV), 텅스텐 산화물 (약 5.5 eV 내지 약 5.7 eV), 알루미늄 (약 4.2 eV 내지 약 4.3 eV), 구리 또는 실리콘 도핑 알루미늄 (약 4.1 eV 내지 약 4.4 eV), 구리 (약 4.5 eV), 하프늄 탄화물 (약 4.8 eV 내지 약 4.9 eV), 하프늄 질화물 (약 4.7 eV 내지 약 4.8 eV), 니오븀 질화물 (약 4.95 eV), 탄탈륨 탄화물 (약 5.1 eV), 탄탈륨 실리콘 질화물 (약 4.4 eV), 티타늄 (약 4.1 eV 내지 약 4.4 eV), 바나듐 탄화물 (약 5.15 eV), 바나듐 질화물 (약 5.15 eV), 및 지르코늄 질화물 (약 4.6 eV) 을 포함한다. 여기에 설명된 일부 실시형태들에 대해, 더 높은 일함수 전극은 리세트 동작 동안 (공통 기준 전위와 비교하여 측정될 때) 포지티브 펄스를 받지만, 다른 재료들 및 구성들도 가능하다.
다른 실시형태들에서, 더 높은 일함수 전극은 리세트 동작 동안 네가티브 펄스를 받는다. 일부 예들에서, 상부 전극 (260) 은, 금속, 금속 탄화물, 금속 산화물 또는 금속 질화물을 포함할 수도 있고, 이들은 예를 들면, 백금, 팔라듐, 루테늄, 루테늄 산화물, 이리듐, 이리듐 산화물, 티타늄, 티타늄 질화물, 텅스텐, 텅스텐 산화물, 텅스텐 질화물, 텅스텐 탄화물, 탄탈륨, 탄탈륨 산화물, 탄탈륨 질화물, 탄탈륨 실리콘 질화물, 탄탈륨 탄화물, 몰리브덴, 몰리브덴 산화물, 몰리브덴 질화물, 티타늄 알루미늄 합금, 니켈, 알루미늄, 도핑된 알루미늄, 알루미늄 산화물, 구리, 하프늄 탄화물, 하프늄 질화물, 니오븀 질화물, 바나듐 탄화물, 바나듐 질화물, 지르코늄 질화물, 이들의 유도체, 또는 이들의 조합을 포함한다. 많은 예들에서, 상부 전극 (260) 은 티타늄, 티타늄 질화물, 이들의 합금, 또는 이들의 조합을 포함한다.
금속 산화물 막 스택 (230) 에 또는 위에 증착, 형성, 또는 다른 방법으로 배치된 상부 전극 (260) 을 포함하는 메모리 디바이스 (200) 는 선택적으로, 프로세스 (100) 의 단계 145 동안 포스트 전극 어닐과 같은 제 2 어닐링 프로세스에 노출될 수도 있다. 포스트 전극 어닐은 상부 전극 (260) 의 형성 다음에 일어난다. 포스트 전극 어닐 동안, 상부 전극 (260) 및 금속 산화물 막 스택 (230) 을 포함하는 메모리 디바이스 (200) 는, 약 400℃ 내지 약 1,200℃, 이를테면 약 500℃ 내지 약 900℃, 또는 약 700℃ 내지 약 800℃의 범위내, 예를 들면, 약 750℃의 어닐링 온도로 가열될 수도 있다. 일반적으로, 메모리 디바이스 (200) 는 단계 145의 포스트 상부 전극 어닐 동안 약 10 초 내지 약 5 분, 이를테면 약 20 초 내지 약 4 분, 또는 약 40 초 내지 약 2 분의 범위 내의 시간 기간 동안 가열될 수도 있다. 포스트 전극 어닐은, 금속 산화물 막 스택 (230) 및 상부 전극 (260) 과 같은 메모리 디바이스 (200) 내에 포함된 층들에 열을 제공하는, 어닐링 챔버, 진공 챔버, 증착 챔버, 또는 다른 프로세싱 챔버 내에서 수행될 수도 있다.
일부 예들에서, 상부 전극 (260) 을 포함하는 메모리 디바이스 (200) 는, 단계 145에서 포스트 상부 전극 어닐 동안 약 40 초 내지 약 2분의 범위 내의 시간 기간 동안 약 700℃ 내지 약 800℃의 범위내의 어닐링 온도로 가열될 수도 있다. 일 예에서, 약 1분간 약 750℃의 어닐링 온도가 어닐링 프로세스 동안 사용된다.
도 3은 여기의 실시형태들에 의해 설명된 바처럼 저항성 스위칭 메모리 디바이스들 (310) 의 메모리 어레이 (300) 를 도시한다. 각 메모리 디바이스 (310) 는 적어도 하나의 스위칭 메모리 소자 (312) 를 포함하고, 다수의 스위칭 메모리 소자들 (312) 을 포함할 수도 있다. 몇몇 실시형태들에서, 메모리 디바이스들 (310) 은, 도 2a에 도시된 바처럼 복수의 메모리 디바이스들 (200) 일 수도 있다. 각 메모리 디바이스 (200) 는 독립적으로, 도 2b 내지 도 2e에 예시된 금속 산화물 막 스택들 (230) 의 어느 것을 포함할 수도 있다. 메모리 어레이 (300) 는, 칩 타입 디바이스 상의 시스템과 같은, 보다 큰 메모리 디바이스 또는 다른 집적 회로 구조의 부분일 수도 있다. 읽기 및 쓰기 회로는, 전극들 (322) 및 전극들 (324) 을 사용하여 스위칭 메모리 디바이스들 (310) 에 접속된다. 상부 전극 (322) 및 하부 전극 (324) 과 같은 전극들은 때때로, 워드 라인 (word line) 및 비트 라인 (bit line) 으로 지칭되고, 스위칭 메모리 디바이스들 (310) 에서 메모리 소자들 (312) 로 데이터를 쓰고 읽는데 사용된다. 개개의 스위칭 메모리 디바이스들 (310) 또는 스위칭 메모리 디바이스들 (310) 의 그룹들은 전극들 (322 및 324) 의 적절한 세트들을 사용하여 어드레스될 수 있다. 스위칭 메모리 디바이스들 (310) 에서 메모리 소자들 (312) 은, 도 3에 개략적으로 나타낸 바처럼, 다양한 재료들을 포함하는 복수의 층들 (314a, 314b, 314c, 및 314d) 로부터 형성될 수도 있다. 또한, 메모리 어레이 (300) 와 같은 메모리 어레이들은 다층 메모리 어레이 구조들을 만들기 위해 수직 방식으로 적층될 수 있다.
여기에 기재된 다양한 실시형태들에 따르면, 저항성 스위칭 메모리 소자들/디바이스들은 일반적으로, 저항성 스위칭 절연 층들이 2개의 전도 전극들에 의해 둘러싸이는 구조를 갖는다. 일부 실시형태들에서, 메모리 소자들은, 저항성 스위칭 층보다 실질적으로 더 얇은 (예를 들면, 저항성 스위칭 층의 두께의 25% 미만인) 커플링 층, 및 약 20 Å 내지 약 100 Å 범위 내의 두께를 갖는 금속 산화물 (예를 들면, 하프늄 산화물) 의 저항성 스위칭 층을 둘러싸는 상이한 재료들의 전극들 (예를 들면, 하나의 전극은 도핑된 실리콘 재료를 포함하고 다른 전극은 티타늄 질화물 재료를 포함한다) 을 가질 수도 있다. 일부 실시형태들에서, 커플링 층은 금속 재료, 이를테면 티타늄일 수도 있다. 커플링 층을 포함하는 메모리 소자들은 향상된 스위칭 특성들 (예를 들면, 보다 낮은 세트, 리세트 및 형성 전압들, 및 더 나은 보존 (retention)) 을 나타냈다. 일부 실시형태들에서, 저항성 스위칭 층은 보다 높은 밴드갭 재료 (예를 들면, 4 eV보다 큰 밴드갭을 갖는 재료, 이를테면 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물, 이트륨 산화물, 지르코늄 산화물, 세륨 산화물, 이들의 합금, 이들의 유도체, 또는 이들의 조합) 을 포함하지만, 다른 저항성 스위칭 층들은 4 eV 보다 낮은 밴드갭을 갖는 재료들 (예를 들면, 티타늄 산화물) 을 포함할 수도 있다.
ALD 프로세스들
금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내에 포함된 다른 재료들 및/또는 층들내에 포함된 금속 산화물 재료들을 증착 또는 다른 방법에 의해 형성하기 위한 예시적인 ALD 프로세스들은 통상적으로, ALD 챔버와 같은 증착 챔버에서 수행된다. 증착 챔버는, 760 Torr 미만, 이를테면 약 10 mTorr 내지 약 10 Torr, 이를테면 약 100 mTorr 내지 약 1 Torr의 범위 내, 예를 들면, 약 350 mTorr의 내부 압력을 유지할 수도 있다. 기판, 또는 기판 캐리어/페데스탈의 온도는 보통, 약 50℃ 내지 약 1,000℃, 이를테면 약 100℃ 내지 약 500℃, 이를테면 200℃ 내지 약 400℃, 또는 이를테면 약 250℃ 내지 약 300℃의 범위내에 유지된다.
금속 소스 가스는, 약 0.1 sccm 내지 약 200 sccm, 이를테면 약 0.5 sccm 내지 약 50 sccm, 이를테면 약 1 sccm 내지 약 30 sccm의 범위 내, 예를 들면, 약 10 sccm의 플로우 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 금속 소스 가스는, 아르곤 또는 질소와 같은 캐리어 가스와 함께 제공될 수도 있다. 캐리어 가스는, 약 1 sccm 내지 약 300 sccm, 이를테면 약 2 sccm 내지 약 80 sccm, 이를테면 약 5 sccm 내지 약 40 sccm의 범위 내, 예를 들면, 약 20 sccm의 플로우 레이트를 가질 수도 있다.
금속 소스 가스는, 증착된 금속 산화물 재료의 특정 프로세스 조건들, 금속 소스 가스 또는 원하는 조성에 따라, 약 0.01 초 내지 약 10 초의 범위 내의 레이트로 증착 챔버내에 펄싱되거나 또는 다른 방법으로 제공될 수도 있다. 금속 빈약 산화물 재료를 형성하기 위한 것 등의 일 실시형태에서, 금속 소스 가스는, 약 1 초 내지 약 10 초, 이를테면 약 1 초 내지 약 5 초의 범위 내, 예를 들면, 약 3 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 금속 풍부 산화물 재료를 형성하기 위한 것 등의 다른 실시형태에서, 금속 소스 가스는, 약 0.05 초 내지 약 2 초, 이를테면 약 0.1 초 내지 약 1 초의 범위내, 예를 들면, 약 0.5 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 많은 예들에서, 금속 소스 가스는, 테트라키스(디알킬아미노)하프늄 화합물, 이를테면 테트라키스(디메틸아미노)하프늄 ((Me2N)4Hf 또는 TDMAH), 테트라키스(디에틸아미노)하프늄 ((Et2N)4Hf 또는 TDEAH), 또는 테트라키스(에틸메틸아미노)하프늄 ((EtMeN)4Hf 또는 TEMAH) 인 하프늄 전구체이다.
금속 소스 가스는 일반적으로, 금속 소스 또는 전구체를 포함하는 앰플을 통해 캐리어 가스를 도입함으로써 증착 챔버내에 디스펜싱된다. 앰플 유닛은, 화학 전구체를 저장, 포함 또는 분산시키는데 사용되는, 앰플, 버블러, 캐니스터, 카트리지, 또는 다른 용기를 포함할 수도 있다. 다른 예에서, 앰플은 액체 전구체 (예를 들면, TDMAH 또는 TDEAH) 를 포함할 수도 있고, 가열된 캐리어 가스로 액체 전구체를 증발시키기 위하여 사용되는 인젝터 밸브 시스템을 포함하는 액체 공급 시스템 (liquid delivery system) 의 부분일 수도 있다. 일반적으로, 앰플은 약 100℃ 이하, 이를테면 약 30℃ 내지 약 90℃의 범위 내, 예를 들면, 약 50℃의 온도로 가열될 수도 있다.
산화제 (예를 들면, O2, O3, H2O) 가, 증착된 금속 산화물 재료의 특정 프로세스 조건들, 산소 소스 가스 또는 산화제 또는 원하는 조성에 따라, 약 0.01 초 내지 약 10 초의 범위 내의 플로우 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 금속 빈약 산화물 재료를 형성하기 위한 것 등의 일 실시형태에서, 산화제는, 약 0.001 초 내지 약 1 초, 이를테면 약 0.001 초 내지 약 0.1 초의 범위 내, 예를 들면, 약 0.05 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 금속 풍부 산화물 재료를 형성하기 위한 것 등의 다른 실시형태에서, 산화제는, 약 0.5 초 내지 약 10 초, 이를테면 약 1 초 내지 약 3 초의 범위 내, 예를 들면, 약 2 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다.
산화제는, 산소 (O2), 원자 산소 (O), 오존 (O3), 아산화질소 (N2O), 산화질소 (NO), 이산화질소 (NO2), 오산화이질소 (N2O5), 과산화수소 (H2O2), 이들의 유도체, 이들의 플라즈마, 또는 이들의 조합을 포함하는 산소 소스를 포함하거나 이로 형성되거나 또는 이로부터 생성될 수도 있다. 오존은, ALD 챔버와 같은 증착 챔버의 내부 또는 외부에 형성될 수도 있다. 일 예에서, 산화제는, 증착 챔버의 내부의 밖에 배치된 오존 생성기에 의해 형성되는 오존을 포함한다. 오존이 발생되고 다음으로 증착 챔버내로 흐르거나 또는 보내지고 기판 표면에 금속 소스 가스와 함께 노출된다. 다른 예에서, 산화제는, 증착 챔버의 내부 안쪽에서 생성된 플라즈마에 의해 형성된 오존을 포함한다. 산소 가스가 증착 챔버내로 흐르거나 보내진 다음, 기판 표면에 금속 소스 가스와 함께 연속적으로 노출되기 전에 오존 및/또는 원자 산소속으로 점화 또는 형성된다.
캐리어 가스 또는 퍼지 가스는, 금속 소스 가스 및/또는 산소 소스와 동시에 제공될 수도 있지만, 또한, 금속 소스 가스 및/또는 산소 소스의 펄스들 사이에 제공된다. 캐리어 가스 또는 퍼지 가스는 ALD 프로세스 동안 연속적으로 흐를 수도 있거나 ALD 동안 개재하여 및/또는 연속하여 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 캐리어 가스 또는 퍼지 가스는, 증착된 금속 산화물 재료의 특정 프로세스 조건들, 소스 가스들 또는 원하는 조성에 따라, 약 1 초 내지 약 30 초의 범위 내의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 일 실시형태에서, 캐리어 가스 또는 퍼지 가스는, 약 1 초 내지 약 30 초, 이를테면 약 2 초 내지 약 20 초의 범위 내, 예를 들면, 약 10 초 또는 약 15 초의 레이트로 증착 챔버내에 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다.
캐리어 가스 또는 퍼지 가스는, 질소, 아르곤, 헬륨, 수소, 형성 가스 (forming gas), 산소, 이들의 혼합물, 또는 이들의 조합을 포함할 수도 있다. 캐리어 가스 또는 퍼지 가스는 ALD 사이클 동안 금속 소스 가스의 각 펄스 및 산화제의 각 펄스 후에 연속적으로 펄싱되거나, 도입되거나 또는 다른 방법으로 제공될 수도 있다. 퍼지 가스 또는 캐리어 가스의 펄스들은 통상, 약 2 slm (standard liters per minute) 내지 약 22 slm의 범위 내, 이를테면 약 10 slm의 플로우 레이트로 펄싱되거나, 도입되거나, 또는 다른 방법으로 제공된다. 특정 퍼지 가스 플로우 레이트 및 프로세스 사이클들의 지속 시간은 실험을 통하여 획득된다. 일 예에서, 300 mm 직경 웨이퍼는, 유사한 스루풋을 유지하기 위하여 200 mm 직경 웨이퍼와 같은 지속 시간 동안 약 2배의 플로우 레이트를 필요로 한다.
많은 전구체들이 여기에 기재된 유전체 재료들을 증착하기 위한 본 발명의 실시형태들의 범위 내에 있다. 하나의 중요한 전구체 특성은 유리한 증기압을 갖는 것이다. 주위 온도 및 압력에서의 전구체들은 가스, 액체 또는 고체일 수도 있다. 하지만, 휘발된 전구체들은 ALD 챔버들 내에서 사용된다. 오가닉 금속 화합물들은 적어도 하나의 금속 원자 및 적어도 하나의 유기 함유 관능기, 이를테면 아미드, 알킬, 알콕실, 알킬아미노, 아닐리드 또는 이들의 유도체를 포함한다. 전구체들은, 오가닉 금속, 오가노 금속 (organometallic), 무기 또는 할라이드 화합물들을 포함할 수도 있다.
일 실시형태에서, 금속 소스 가스는, 테트라키스(디알킬아미노) 금속 화합물, 이를테면 테트라키스(디알킬아미노)하프늄 화합물, 또는 테트라키스(디알킬아미노)지르코늄 화합물로부터 형성되거나 또는 이들을 포함한다. 테트라키스(디알킬아미노)금속 화합물은, ALD 프로세스들 동안 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내의 다른 재료들 및/또는 층들내에 포함된 금속 산화물들을 증착하는데 유용하다.
일부 예들에서, 금속 소스 가스는, 할라이드, 알킬아미노, 시클로펜타디에닐, 알킬, 알콕시드, 이들의 유도체, 또는 이들의 조합 등의 리간드들을 포함하는 하프늄 화합물을 포함하는 예시적인 하프늄 전구체를 포함하거나 이로부터 형성된다. 하프늄 전구체들로서 유용한 하프늄 알킬아미노 화합물들은 테트라키스(디알킬아미노)하프늄 화합물, 이를테면 (RR'N)4Hf 를 포함하고, 식중에서 R 또는 R'는 독립적으로 수소, 메틸, 에틸, 프로필, 또는 부틸이다. 하프늄 전구체들로서 유용한 하프늄 할라이드 화합물들은 HfCl4, HfI4, 및 HfBr4 를 포함할 수도 있다. ALD 프로세스들 동안 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내의 다른 재료들 및/또는 층들 내에 포함되는 하프늄 산화물 및 다른 하프늄 함유 재료를 증착하는데 유용한 예시적인 하프늄 전구체들은, (Et2N)4Hf, (Me2N)4Hf, (MeEtN)4Hf, (tBuC5H4)2HfCl2, (C5H5)2HfCl2, (EtC5H4)2HfCl2, (Me5C5)2HfCl2, (Me5C5)HfCl3, (iPrC5H4)2HfCl2, (iPrC5H4)HfCl3, (tBuC5H4)2HfMe2, (acac)4Hf, (hfac)4Hf, (tfac)4Hf, (thd)4Hf, (NO3)4Hf, (tBuO)4Hf, (iPrO)4Hf, (EtO)4Hf, (MeO)4Hf, 또는 이들의 유도체를 포함한다.
다른 예들에서, 금속 소스 가스는, 할라이드, 알킬아미노, 시클로펜타디에닐, 알킬, 알콕시드, 이들의 유도체, 또는 이들의 조합 등의 리간드들을 포함하는 지르코늄 화합물을 포함하는 예시적인 지르코늄 전구체를 포함하거나 이로부터 형성된다. 지르코늄 전구체들로서 유용한 지르코늄 알킬아미노 화합물들은 테트라키스(디알킬아미노)지르코늄 화합물, 이를테면 (RR'N)4Zr 를 포함하고, 식중에서 R 또는 R'는 독립적으로 수소, 메틸, 에틸, 프로필, 또는 부틸이다. 지르코늄 전구체들로서 유용한 지르코늄 할라이드 화합물들은 ZrCl4, ZrI4, 및 ZrBr4 를 포함할 수도 있다. ALD 프로세스들 동안 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내의 다른 재료들 및/또는 층들 내에 포함되는 지르코늄 산화물 및 다른 지르코늄 함유 재료를 증착하는데 유용한 예시적인 지르코늄 전구체들은, (Et2N)4Zr, (Me2N)4Zr, (MeEtN)4Zr, (tBuC5H4)2ZrCl2, (C5H5)2ZrCl2, (EtC5H4)2ZrCl2, (Me5C5)2ZrCl2, (Me5C5)ZrCl3, (iPrC5H4)2ZrCl2, (iPrC5H4)ZrCl3, (tBuC5H4)2ZrMe2, (acac)4Zr, (hfac)4Zr, (tfac)4Zr, (thd)4Zr, (NO3)4Zr, (tBuO)4Zr, (iPrO)4Zr, (EtO)4Zr, (MeO)4Zr, 또는 이들의 유도체들을 포함한다.
작성된 설명에 의해 여기에 개시된 바처럼, ALD 프로세스들은, 예시적인 ALD 프로세스들로서 제공되고, 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내에 포함되는 다른 재료들 및/또는 층들내에 포함되는 금속 산화물 재료들을 증착하거나 또는 다른 방법으로 형성하는데 유용할 수도 있는 다양한 ALD 프로세스들에 대해 범위가 제한되지 않아야 한다. 화학 전구체, 캐리어 가스, 펄스 시간, 노출 시간, 플로우 레이트, 온도, 압력, 시퀀스 순서, 및 다른 변수들은, 금속 산화물 막 스택 (230) 및 메모리 디바이스 (200) 내에 포함되는 다른 재료들 및/또는 층들내에 포함되는 금속 산화물 재료의 원하는 두께 및 화학양론을 형성하기 위하여 적절히 조정될 수도 있다.
여기서 사용된 "원자 층 증착" 은, 기판 표면 상에 재료의 층을 증착하기 위하여 2개 이상의 반응 화합물들의 연속적인 도입을 지칭한다. 다르게는, 2개, 3개 또는 그 보다 많은 반응 화합물들이, 증착 챔버의 반응 구역내로 도입될 수도 있다. 보통, 각 반응 화합물은, 각 화합물로 하여금 기판 표면 상에 부착 및/또는 반응하게 할 수 있는 시간 지연에 의해 분리된다. 일 양태에서, 제 1 전구체 또는 화합물 A는, 반응 구역내로 펄싱된 다음, 제 1 시간 지연된다. 다음으로, 제 2 전구체 또는 화합물 B는, 반응 구역내로 펄싱된 다음, 제 2 지연된다. 각 시간 지연 동안 퍼지 가스, 이를테면 아르곤 또는 질소는, 증착 챔버내로 펄싱되거나 또는 다른 방법으로 제공되어, 반응 구역을 퍼징하거나 또는 다른 방법으로 반응 구역으로부터 임의의 잔류 반응 화합물 또는 부산물을 제거할 수도 있다. 다르게는, 퍼지 가스는, 반응 화합물들의 펄스들 사이의 시간 지연 동안 퍼지 가스만이 흐르도록 증착 프로세스 전체에 걸쳐 연속적으로 흐를 수도 있다. 다르게는, 반응 화합물들은, 원하는 막 또는 막 두께가 기판 표면 상에 형성될 때까지 펄싱된다. 어느 시나리오든, 화합물 A 펄싱, 퍼지 가스, 화합물 B 펄싱 및 퍼지 가스의 ALD 프로세스가 한 사이클이다. 한 사이클은 화합물 A 또는 화합물 B 중 어느 하나로 시작될 수 있고, 원하는 두께를 갖는 막을 달성할 때까지 사이클의 각각의 순서를 계속할 수 있다.
여기에 사용된 "펄스" 는, 프로세싱 챔버의 반응 구역내에 단속적으로 또는 불연속적으로 도입되는 특정 화합물의 양을 지칭한다. 각 펄스 내의 특정 화합물의 양은, 펄스의 지속 시간에 따라, 경시적으로 변화될 수도 있다. 각 펄스의 지속 시간은, 예를 들면, 채용되는 증착 챔버의 체적 용량, 그에 커플링되는 진공 시스템, 및 특정 화합물 자체의 휘발성/반응도와 같은, 다수의 인자들에 따라 가변적이다. 여기서 사용된 "하프 반응" (half-reaction) 은 전구체의 펄스 단계 다음 퍼지 단계를 지칭하도록 의도된다.
앞서 말한 것들은 본 발명의 실시형태들에 관한 것이지만, 본 발명의 다른 그리고 추가의 실시형태들이 그의 기본 범위를 벗어나지 않고서, 고안될 수도 있고, 그의 범위는 다음의 청구항들에 의해 결정된다.

Claims (20)

  1. 저항성 스위칭 메모리 소자를 제조하는 방법으로서,
    기판 상에 배치된 하부 전극 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고,
    상기 금속 산화물 막 스택은 금속 산화물 벌크 층 위에 배치된 금속 산화물 버퍼 층을 포함하고,
    상기 금속 산화물 막 스택은:
    제 1 원자 층 증착 프로세스 동안 상기 하부 전극 위에 상기 금속 산화물 벌크 층을 증착하는 단계로서, 상기 금속 산화물 벌크 층은 실질적으로 MOx 를 포함하고, 식중 M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내인, 상기 금속 산화물 벌크 층을 증착하는 단계; 및
    제 2 원자 층 증착 프로세스 동안 상기 금속 산화물 벌크 층위에 상기 금속 산화물 버퍼 층을 증착하는 단계로서, 상기 금속 산화물 버퍼 층은 실질적으로 M'O2를 포함하고, 식중 M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄인, 상기 금속 산화물 버퍼 층을 증착하는 단계
    에 의해 형성되는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 금속 산화물 벌크 층은 실질적으로 HfOx를 포함하고, 식중 x는 약 1.70 내지 약 1.90의 범위내이고, 상기 금속 산화물 버퍼 층은 실질적으로 ZrO2를 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  3. 제 2 항에 있어서,
    상기 금속 산화물 벌크 층은, 약 15 Å 내지 약 50 Å의 범위 내의 두께를 갖고, 상기 금속 산화물 버퍼 층은 약 5 Å 내지 약 15 Å의 범위내의 두께를 갖는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  4. 제 1 항에 있어서,
    상기 금속 산화물 벌크 층은 실질적으로 ZrOx를 포함하고, 식중 x는 약 1.70 내지 약 1.90의 범위내이고, 상기 금속 산화물 버퍼 층은 실질적으로 HfO2를 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  5. 제 4 항에 있어서,
    상기 금속 산화물 벌크 층은 약 15 Å 내지 약 50 Å의 범위 내의 두께를 갖고, 상기 금속 산화물 버퍼 층은 약 5 Å 내지 약 15 Å의 범위내의 두께를 갖는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  6. 제 1 항에 있어서,
    상기 제 1 원자 층 증착 프로세스는, 금속 풍부 산화 ALD 프로세스 동안 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함하고, 상기 금속 풍부 산화 ALD 프로세스 동안 상기 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함하고, 상기 산화제는 물을 포함하고, 상기 기판은 0℃ 초과 내지 약 15℃ 의 범위 내의 증착 온도로 유지되는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  7. 제 1 항에 있어서,
    상기 제 1 원자 층 증착 프로세스는, 금속 풍부 산화 ALD 프로세스 동안 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함하고, 상기 금속 풍부 산화 ALD 프로세스 동안 상기 금속 소스 가스는 테트라키스(디알킬아미도)지르코늄 화합물을 포함하고, 상기 산화제는 물을 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  8. 제 7 항에 있어서,
    상기 제 2 원자 층 증착 프로세스는, 금속 빈약 산화 ALD 프로세스 동안 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함하고, 상기 금속 빈약 산화 ALD 프로세스 동안 상기 금속 소스 가스는 테트라키스(디알킬아미도)지르코늄 화합물을 포함하고, 상기 산화제는, 오존, 원자 산소, 산소 플라즈마, 이들의 유도체 및 이들의 조합으로 이루어지는 군으로부터 선택된 활성 산소제를 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  9. 제 7 항에 있어서,
    상기 제 2 원자 층 증착 프로세스는, 금속 빈약 산화 ALD 프로세스 동안 금속 소스 가스 및 산화제를 연속적으로 제공하는 단계를 포함하고, 상기 금속 빈약 산화 ALD 프로세스 동안 상기 금속 소스 가스는 테트라키스(디알킬아미도)하프늄 화합물을 포함하고, 상기 산화제는, 오존, 원자 산소, 산소 플라즈마, 이들의 유도체 및 이들의 조합으로 이루어지는 군으로부터 선택된 활성 산소제를 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  10. 제 1 항에 있어서,
    상기 하부 전극 위에 실리콘 산화물 층을 형성하는 단계, 및 후속하여, 상기 실리콘 산화물 층 위에 상기 금속 산화물 벌크 층을 형성하는 단계를 더 포함하고, 상기 실리콘 산화물 층은 자연 실리콘 산화물 또는 실리콘 이산화물을 포함하고, 상기 실리콘 산화물 층은 약 2 Å 내지 약 20 Å 의 범위 내의 두께를 갖는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  11. 저항성 스위칭 메모리 소자를 제조하는 방법으로서,
    기판 상에 배치된 하부 전극 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고,
    상기 금속 산화물 막 스택은 금속 산화물 벌크 층 위에 배치된 도핑된 금속 산화물 버퍼 층을 포함하고,
    상기 금속 산화물 막 스택은:
    제 1 원자 층 증착 프로세스 동안 상기 하부 전극 위에 상기 금속 산화물 벌크 층을 증착하는 단계로서, 상기 금속 산화물 벌크 층은 실질적으로 MOx 를 포함하고, 식중 M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내인, 상기 금속 산화물 벌크 층을 증착하는 단계; 및
    제 2 원자 층 증착 프로세스 동안 상기 금속 산화물 벌크 층 위에 상기 도핑된 금속 산화물 버퍼 층을 증착하는 단계
    에 의해 형성되고,
    상기 도핑된 금속 산화물 버퍼 층은 실질적으로 MM'O4, 또는 MO2 와 M'O2 의 혼합물을 포함하고, 식중 M은 상기 금속 산화물 벌크 층에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄인, 저항성 스위칭 메모리 소자를 제조하는 방법.
  12. 제 11 항에 있어서,
    상기 도핑된 금속 산화물 버퍼 층은 실질적으로 MO2 및 M'O2 의 혼합물을 포함하고, 식중 M은 하프늄이고 M'는 지르코늄이고 상기 도핑된 금속 산화물 버퍼 층은 약 1 at% 내지 약 15 at%의 범위 내 농도의 지르코늄 산화물 및 약 85 at% 내지 약 99 at%의 범위내 농도의 하프늄 산화물을 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  13. 제 11 항에 있어서,
    상기 도핑된 금속 산화물 버퍼 층은 실질적으로 MO2 및 M'O2 의 혼합물을 포함하고, 식중 M은 지르코늄이고 M'는 하프늄이고 상기 도핑된 금속 산화물 버퍼 층은 약 1 at% 내지 약 15 at%의 범위 내 농도의 하프늄 산화물 및 약 85 at% 내지 약 99 at%의 범위내 농도의 지르코늄 산화물을 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  14. 제 11 항에 있어서,
    상기 제 2 원자 층 증착 프로세스는:
    금속 빈약 산화 ALD 프로세스의 증착 단계 동안 제 1 금속 소스 가스 및 산화제를 연속적으로 제공하면서 금속 빈약 산화물 층을 형성하는 단계; 후속하여
    상기 금속 빈약 산화 ALD 프로세스의 도핑 단계 동안, 상기 금속 빈약 산화물 층을 도핑하면서 상기 도핑된 금속 산화물 버퍼 층을 형성하는 단계, 및
    상기 금속 빈약 산화 ALD 프로세스의 증착 단계 및 도핑 단계를 반복하면서 상기 도핑된 금속 산화물 버퍼 층을 형성하는 단계를 더 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  15. 제 11 항에 있어서,
    상기 제 2 원자 층 증착 프로세스는:
    금속 빈약 산화 ALD 프로세스의 증착 단계 동안 제 1 금속 소스 가스 및 산화제를 연속적으로 제공하면서 금속 빈약 산화물 층을 형성하는 단계; 및 후속하여
    상기 금속 빈약 산화 ALD 프로세스의 도핑 단계 동안 상기 금속 빈약 산화물 층을 도핑하면서 상기 도핑된 금속 산화물 버퍼 층을 형성하는 단계를 더 포함하고,
    상기 금속 빈약 산화물 층은, 상기 금속 빈약 산화 ALD 프로세스의 도핑 단계 동안 제 2 금속 소스 가스 및 상기 산화제에 노출되는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  16. 저항성 스위칭 메모리 소자를 제조하는 방법으로서,
    기판 상에 배치된 하부 전극 위에 금속 산화물 막 스택을 형성하는 단계를 포함하고,
    상기 금속 산화물 막 스택은 금속 산화물 벌크 층 위에 배치된 금속 산화물 버퍼 라미네이트를 포함하고,
    상기 금속 산화물 막 스택은:
    제 1 원자 층 증착 프로세스 동안 상기 하부 전극 위에 상기 금속 산화물 벌크 층을 증착하는 단계로서, 상기 금속 산화물 벌크 층은 실질적으로 MOx 를 포함하고, 식중 M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내인, 상기 금속 산화물 벌크 층을 증착하는 단계; 및
    제 2 원자 층 증착 프로세스 동안 상기 금속 산화물 벌크 층 위에 상기 금속 산화물 버퍼 라미네이트를 증착하는 단계
    에 의해 형성되고,
    상기 금속 산화물 버퍼 라미네이트는 실질적으로 MO2 와 M'O2 의 복수의 금속 빈약 산화물 층들을 포함하고, 식중 M은 상기 금속 산화물 벌크 층에 대해 선택된 동일한 금속이고, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄인, 저항성 스위칭 메모리 소자를 제조하는 방법.
  17. 제 16 항에 있어서,
    상기 제 2 원자 층 증착 프로세스는:
    금속 빈약 산화 ALD 프로세스의 제 1 단계 동안 제 1 금속 소스 가스 및 산화제를 연속적으로 제공하면서 제 1 금속 빈약 산화물 층을 형성하는 단계; 및 후속하여
    상기 금속 빈약 산화 ALD 프로세스의 제 2 단계 동안 제 2 금속 소스 가스 및 상기 산화제를 연속적으로 제공하면서 상기 제 1 금속 빈약 산화물 층에 제 2 금속 빈약 산화물 층을 형성하는 단계; 및
    상기 금속 빈약 산화 ALD 프로세스의 제 1 단계 및 제 2 단계를 반복하면서 상기 금속 산화물 버퍼 라미네이트내에 포함된 복수의 제 1 및 제 2 금속 빈약 산화물 층들을 형성하는 단계
    을 더 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  18. 제 17 항에 있어서,
    상기 제 1 금속 소스 가스 및 제 2 금속 소스 가스의 각각은 독립적으로 오가닉 금속 화합물을 포함하고, 상기 산화제는, 오존, 원자 산소, 산소 플라즈마, 이들의 유도체 및 이들의 조합으로 이루어지는 군으로부터 선택된 활성 산소제를 포함하는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  19. 제 16 항에 있어서,
    상기 금속 산화물 버퍼 라미네이트는 약 5 Å 내지 약 30 Å 의 범위내의 두께를 갖고, 상기 금속 산화물 벌크 층은 약 15 Å 내지 약 50 Å의 범위 내의 두께를 갖고, 상기 금속 빈약 산화물 층들의 각각은 독립적으로 약 2 Å 내지 약 10 Å의 범위내의 두께를 갖는, 저항성 스위칭 메모리 소자를 제조하는 방법.
  20. 저항성 스위칭 메모리 소자를 제조하는 방법으로서,
    기판 상에 배치된 하부 전극 위에 금속 산화물 막 스택을 형성하는 단계로서, 상기 금속 산화물 막 스택은 금속 산화물 벌크 라미네이트 위에 배치된 금속 산화물 버퍼 라미네이트를 포함하는, 상기 금속 산화물 막 스택을 형성하는 단계;
    상기 금속 산화물 벌크 라미네이트를 형성하는 단계; 및
    상기 금속 산화물 벌크 라미네이트를 형성하는 단계를 포함하고,
    상기 금속 산화물 벌크 라미네이트를 형성하는 단계는
    금속 풍부 산화 ALD 프로세스의 제 1 단계 동안 제 1 금속 소스 가스 및 제 1 산화제를 연속적으로 제공하면서 제 1 금속 풍부 산화물 층을 형성하는 단계로서, 상기 제 1 금속 풍부 산화물 층은 실질적으로 MOx 를 포함하고, 식중 M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내인, 상기 제 1 금속 풍부 산화물 층을 형성하는 단계; 및 후속하여
    상기 금속 풍부 산화 ALD 프로세스의 제 2 단계 동안 제 2 금속 소스 가스 및 제 1 산화제를 연속적으로 제공하면서 상기 제 1 금속 풍부 산화물 층 상에 제 2 금속 풍부 산화물 층을 형성하는 단계로서, 상기 제 2 금속 풍부 산화물 층은 실질적으로 M'O2를 포함하고, 식중에서, M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄인, 상기 제 2 금속 풍부 산화물 층을 형성하는 단계; 및
    상기 금속 풍부 산화 ALD 프로세스의 제 1 단계 및 제 2 단계를 반복하면서 상기 금속 산화물 벌크 라미네이트내에 포함된 복수의 제 1 및 제 2 금속 풍부 산화물 층들을 형성하는 단계를 포함하고; 그리고
    상기 금속 산화물 벌크 라미네이트를 형성하는 단계는,
    금속 빈약 산화 ALD 프로세스의 제 1 단계 동안 상기 제 1 금속 소스 가스 및 제 2 산화제를 연속적으로 제공하면서 제 1 금속 빈약 산화물 층을 형성하는 단계로서, 상기 제 1 금속 빈약 산화물 층은 실질적으로 MOx 를 포함하고, 식중 M 은 하프늄 또는 지르코늄이고 x는 약 1.65 내지 약 1.95 범위 내인, 상기 제 1 금속 빈약 산화물 층을 형성하는 단계; 및 후속하여
    상기 금속 빈약 산화 ALD 프로세스의 제 2 단계 동안 상기 제 2 금속 소스 가스 및 제 2 산화제를 연속적으로 제공하면서 상기 제 1 금속 빈약 산화물 층 상에 제 2 금속 빈약 산화물 층을 형성하는 단계로서, 상기 제 2 금속 빈약 산화물 층은 실질적으로 M'O2를 포함하고, 식중 M이 하프늄이면 M'는 지르코늄이거나 또는 M이 지르코늄이면 M'는 하프늄인, 상기 제 2 금속 빈약 산화물 층을 형성하는 단계; 및
    상기 금속 빈약 산화 ALD 프로세스의 제 1 단계 및 제 2 단계를 반복하면서 상기 금속 산화물 버퍼 라미네이트내에 포함된 복수의 제 1 및 제 2 금속 빈약 산화물 층들을 형성하는 단계를 포함하는,
    저항성 스위칭 메모리 소자를 제조하는 방법.
KR1020147010203A 2011-09-19 2012-09-18 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착 KR101946091B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/236,481 US8546275B2 (en) 2011-09-19 2011-09-19 Atomic layer deposition of hafnium and zirconium oxides for memory applications
US13/236,481 2011-09-19
PCT/US2012/055851 WO2013043561A1 (en) 2011-09-19 2012-09-18 Atomic layer deposition of hafnium and zirconium oxides for memory applications

Publications (2)

Publication Number Publication Date
KR20140074954A true KR20140074954A (ko) 2014-06-18
KR101946091B1 KR101946091B1 (ko) 2019-02-08

Family

ID=47881035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147010203A KR101946091B1 (ko) 2011-09-19 2012-09-18 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착

Country Status (4)

Country Link
US (2) US8546275B2 (ko)
JP (1) JP2014528176A (ko)
KR (1) KR101946091B1 (ko)
WO (1) WO2013043561A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180110598A (ko) * 2017-03-29 2018-10-10 에이에스엠 아이피 홀딩 비.브이. 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을 형성하는 방법 및 관련 반도체 소자 구조체
KR20200033980A (ko) * 2017-08-18 2020-03-30 램 리써치 코포레이션 플라즈마 및/또는 열 처리를 사용하여 산화하프늄 기반 강유전체 재료의 성능을 개선하기 위한 방법들

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9001554B2 (en) * 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
EP2793279A1 (en) * 2013-04-19 2014-10-22 ETH Zurich Strained multilayer resistive-switching memory elements
JP2014216647A (ja) * 2013-04-29 2014-11-17 エーエスエムアイピー ホールディング ビー.ブイ. 金属ドープされた抵抗切り替え層を有する抵抗変化型メモリを製造する方法
US20150140838A1 (en) * 2013-11-19 2015-05-21 Intermolecular Inc. Two Step Deposition of High-k Gate Dielectric Materials
US9147840B2 (en) * 2014-03-03 2015-09-29 Infineon Technologies Ag Memory
WO2015141626A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 半導体装置、半導体装置の製造方法、および、強誘電体膜
JP6273184B2 (ja) 2014-09-03 2018-01-31 東芝メモリ株式会社 抵抗変化型記憶装置及びその製造方法
KR101868305B1 (ko) * 2014-12-09 2018-06-15 시메트릭스 메모리, 엘엘씨 도핑된 버퍼 영역을 가진 전이 금속 산화물 저항성 스위칭 장치
TWI703744B (zh) * 2016-04-08 2020-09-01 晶元光電股份有限公司 發光元件
WO2018044330A1 (en) * 2016-09-02 2018-03-08 Intel Corporation Semiconductor material for resistive random access memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083368A (ko) * 2005-01-14 2006-07-20 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR20100078088A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
WO2010118380A2 (en) * 2009-04-10 2010-10-14 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
JP4722236B2 (ja) * 2009-09-14 2011-07-13 パナソニック株式会社 不揮発性記憶装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2791147B1 (fr) * 1999-03-19 2002-08-30 Saint Gobain Vitrage Dispositif electrochimique du type dispositif electrocommandable a proprietes optiques et/ou energetiques variables
WO2006080550A1 (en) * 2005-01-31 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8604547B2 (en) * 2005-02-10 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
US8294219B2 (en) * 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
KR101326077B1 (ko) * 2007-08-24 2013-11-07 삼성전자주식회사 저항성 메모리 소자
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
US8284596B2 (en) * 2008-06-09 2012-10-09 Qimonda Ag Integrated circuit including an array of diodes coupled to a layer of resistance changing material
KR20130007572A (ko) * 2010-03-16 2013-01-18 쌘디스크 3디 엘엘씨 금속 산화물 저항률 전환층과 함께 사용하기 위한 하부 전극
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
WO2012001993A1 (ja) * 2010-07-02 2012-01-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
KR101145332B1 (ko) * 2010-09-17 2012-05-14 에스케이하이닉스 주식회사 스위칭 장치 및 이를 구비한 메모리 장치
US8288297B1 (en) * 2011-09-01 2012-10-16 Intermolecular, Inc. Atomic layer deposition of metal oxide materials for memory applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083368A (ko) * 2005-01-14 2006-07-20 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR20100078088A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
WO2010118380A2 (en) * 2009-04-10 2010-10-14 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
JP4722236B2 (ja) * 2009-09-14 2011-07-13 パナソニック株式会社 不揮発性記憶装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180110598A (ko) * 2017-03-29 2018-10-10 에이에스엠 아이피 홀딩 비.브이. 순환 증착에 의해 기판 상에 도핑된 산화 금속 막을 형성하는 방법 및 관련 반도체 소자 구조체
KR20200033980A (ko) * 2017-08-18 2020-03-30 램 리써치 코포레이션 플라즈마 및/또는 열 처리를 사용하여 산화하프늄 기반 강유전체 재료의 성능을 개선하기 위한 방법들

Also Published As

Publication number Publication date
US8546275B2 (en) 2013-10-01
US20130334484A1 (en) 2013-12-19
WO2013043561A1 (en) 2013-03-28
US20130071984A1 (en) 2013-03-21
JP2014528176A (ja) 2014-10-23
KR101946091B1 (ko) 2019-02-08

Similar Documents

Publication Publication Date Title
KR101935228B1 (ko) 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착
US9246096B2 (en) Atomic layer deposition of metal oxides for memory applications
KR101946091B1 (ko) 메모리 애플리케이션들을 위한 하프늄 및 지르코늄 산화물들의 원자층 증착
US8852996B2 (en) Carbon doped resistive switching layers
US20140264241A1 (en) ZnTe on TiN or Pt Electrodes as a Resistive Switching Element for ReRAM Applications
US9065040B2 (en) Controlling composition of multiple oxides in resistive switching layers using atomic layer deposition
US9276203B2 (en) Resistive switching layers including Hf-Al-O
US8980766B2 (en) Sequential atomic layer deposition of electrodes and resistive switching components
US8679988B2 (en) Plasma processing of metal oxide films for resistive memory device applications
US9425394B2 (en) Doped oxide dielectrics for resistive random access memory cells
US20140175367A1 (en) Materials for Thin Resisive Switching Layers of Re-RAM Cells
US8741698B2 (en) Atomic layer deposition of zirconium oxide for forming resistive-switching materials
US20210066592A1 (en) Deposition Of Metal-Organic Oxide Films

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant