JPWO2014076869A1 - 不揮発性記憶素子及びその製造方法 - Google Patents

不揮発性記憶素子及びその製造方法 Download PDF

Info

Publication number
JPWO2014076869A1
JPWO2014076869A1 JP2014504097A JP2014504097A JPWO2014076869A1 JP WO2014076869 A1 JPWO2014076869 A1 JP WO2014076869A1 JP 2014504097 A JP2014504097 A JP 2014504097A JP 2014504097 A JP2014504097 A JP 2014504097A JP WO2014076869 A1 JPWO2014076869 A1 JP WO2014076869A1
Authority
JP
Japan
Prior art keywords
layer
electrode
memory element
nonvolatile memory
variable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014504097A
Other languages
English (en)
Other versions
JP5555821B1 (ja
Inventor
早川　幸夫
幸夫 早川
三河　巧
巧 三河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2014504097A priority Critical patent/JP5555821B1/ja
Application granted granted Critical
Publication of JP5555821B1 publication Critical patent/JP5555821B1/ja
Publication of JPWO2014076869A1 publication Critical patent/JPWO2014076869A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

第１電極（１０５）と第２電極（１０７）との間に介在する抵抗変化層（１０６）は、第１電極（１０５）に接する第１の抵抗変化層（１０６ａ）と、第２電極（１０７）に接して酸素不足度が第１の抵抗変化層（１０６ａ）よりも小さい第２の抵抗変化層（１０６ｂ）とを有し、第１の抵抗変化層（１０６ａ）の第２の抵抗変化層（１０６ｂ）に近い主面は平坦であり、第２の抵抗変化層（１０６ｂ）は、抵抗変化層（１０６）の主面に垂直な方向に見て抵抗変化層（１０６）の輪郭の内部に位置する頂点（１７０）と輪郭上に位置する複数の頂点（１７１）とを有する多角形の領域（１６０）において第１の抵抗変化層（１０６ａ）及び第２電極（１０７）の双方と接し、かつ前記多角形の前記内部領域外の領域において第１の抵抗変化層（１０６ａ）及び第２電極（１０７）の少なくとも一方と接していない。

Description

本発明は、高集積化と高速化に適した不揮発性記憶素子及びその製造方法に関する。特に、極性の異なる電気パルスを印加してデータを書き込む抵抗変化型の不揮発性記憶素子に関するものである。
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される不揮発性記憶装置の大規模化、高集積化、高速化が急速に進んでおり、またその用途も急速に拡大している。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。そして、このフラッシュメモリに置き換わる次世代の不揮発性メモリとして、抵抗変化型の不揮発性記憶素子（抵抗変化素子とも言う）を用いた不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、この抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。
この抵抗変化素子の一例として、酸素含有率の異なる遷移金属酸化物を積層して抵抗変化層に用いた不揮発性記憶装置が提案されている。例えば、特許文献１においては、酸素含有率の高い抵抗変化層と接触する電極界面に酸化・還元反応を選択的に発生させ、抵抗変化を安定化することが開示されている。
上記した従来の抵抗変化素子は、下部電極と抵抗変化層と上部電極とを有して構成され、この抵抗変化素子が二次元状もしくは三次元状に配置されて、メモリアレイを構成している。各々の抵抗変化素子においては、抵抗変化層は第１の抵抗変化層と第２の抵抗変化層の積層構造からなり、かつ第１及び第２の抵抗変化層は同種の遷移金属酸化物からなる。第２の抵抗変化層を形成する遷移金属酸化物の酸素含有率は、第１の抵抗変化層を形成する遷移金属酸化物の酸素含有率より高い。
このような構造とすることで、抵抗変化素子に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化層にほとんどの電圧が印加されることになる。また、この界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極と第２の抵抗変化層との界面で、選択的に酸化・還元の反応が起こり、安定に抵抗変化を実現することができる。
また、上述した従来の抵抗変化素子においては、抵抗変化が開始される状態へ遷移させるため、初期に抵抗変化素子に電圧を印加し、第２の抵抗変化層にフィラメントを形成する必要がある（このフィラメント形成をブレイクといい、その時に抵抗変化素子に印加する電圧を初期ブレイク電圧という）。そこで、抵抗変化素子内に段差を形成し、初期フィラメントを容易に形成できる不揮発性記憶装置が提案されている。例えば、特許文献２においては、第１の抵抗変化層と第２の抵抗変化層との界面に段差を形成し、第２の抵抗変化層は、段差の屈曲部を被覆するように形成する。このような構造とすることにより、第１の抵抗変化層の段差形状を反映して、その段差上の第２の抵抗変化層に屈曲部が形成されるので、その屈曲部を起点に、電界集中によって低い電圧でもブレイク現象を生じることができる。
特許第４２５３０３８号公報 特許第４７２２２３６号公報
しかしながら、前述した従来の不揮発性記憶素子には、微細化した場合に段差形状のばらつきに起因する不揮発性記憶素子の特性変動が顕在化する問題がある。
本発明は、このように問題に鑑みてなされたものであり、微細化した場合に生じる初期ブレイク電圧の増加および特性ばらつきを解決し、低電圧で動作可能な不揮発性記憶素子およびその製造方法を提供することを目的とする。
上記目的を達成するために、開示される不揮発性記憶素子の１つの態様は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、を備え、前記抵抗変化層は、第１の金属酸化物で構成され前記第１電極に接する第１の抵抗変化層と、酸素不足度が前記第１の金属酸化物の酸素不足度よりも小さい第２の金属酸化物で構成され前記第２電極に接する第２の抵抗変化層とを有し、前記第１の抵抗変化層の前記第２の抵抗変化層に近い主面は平坦であり、前記第２の抵抗変化層は、前記抵抗変化層の主面に垂直な方向に見て前記抵抗変化層の輪郭の内部に位置する１つの第１頂点と前記抵抗変化層の輪郭上に位置する複数の第２頂点とを有する多角形の内部領域において前記第１の抵抗変化層及び前記第２電極の双方と接し、かつ前記多角形の前記内部領域外の領域において前記第１の抵抗変化層及び前記第２電極の少なくとも一方と接していない。
前記不揮発性記憶素子によれば、微細化しても、特性ばらつきを増やさずに初期ブレイク電圧が低減できることから、安定した低電圧動作を実現できる。
図１（ａ）は、実施の形態１の不揮発性記憶素子の一例を示す垂直断面図、図１（ｂ）は、Ａ−Ａ線の断面を矢印方向に見た水平断面図である。 図２は、実施の形態１の不揮発性記憶素子に初期ブレイク電圧を印加した場合の電界強度分布を示す特性図である。 図３Ａは、実施の形態１の不揮発性記憶素子の頂点の角度と電界強度（頂点の角度が１８０度の場合における電界強度を１として規格化）との関係を示した特性図である。 図３Ｂは、実施の形態１の不揮発性記憶素子の頂点の角度が１３５度の場合における電界強度分布を示す特性図である。 図３Ｃは、実施の形態１の不揮発性記憶素子の頂点の角度が４５度の場合における電界強度分布を示す特性図である。 図４（ａ）は、実施の形態１の不揮発性記憶素子の一例を示す垂直断面図、図４（ｂ）は、Ａ−Ａ線の断面を矢印方向に見た水平断面図である。 図５Ａは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図である。 図５Ｂは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図である。 図５Ｃは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図である。 図５Ｄは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図である。 図５Ｅは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図である。 図５Ｆは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図である。 図６Ａは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図６Ｂは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図６Ｃは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図６Ｄは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図６Ｅは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図７Ａは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図である。 図７Ｂは、実施の形態１の不揮発性記憶素子の製造方法を示す断面図である。 図８（ａ）は、実施の形態２の不揮発性記憶素子の一例を示す垂直断面図、図８（ｂ）は、Ａ−Ａ線の断面を矢印方向に見た水平断面図である。 図９（ａ）は、実施の形態２の不揮発性記憶素子の一例を示す垂直断面図、図９（ｂ）は、Ａ−Ａ線の断面を矢印方向に見た水平断面図である。 図１０Ａは、実施の形態２の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１０Ｂは、実施の形態２の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１０Ｃは、実施の形態２の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１０Ｄは、実施の形態２の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１０Ｅは、実施の形態２の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１１（ａ）は、実施の形態３の不揮発性記憶素子の一例を示す垂直断面図、図１１（ｂ）は、Ａ−Ａ線の断面を矢印方向に見た水平断面図である。 図１２（ａ）は、実施の形態３の不揮発性記憶素子の一例を示す垂直断面図、図１２（ｂ）は、Ａ−Ａ線の断面を矢印方向に見た水平断面図である。 図１３Ａは、実施の形態３の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１３Ｂは、実施の形態３の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１３Ｃは、実施の形態３の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１３Ｄは、実施の形態３の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１３Ｅは、実施の形態３の不揮発性記憶素子の製造方法を示す断面図および上面図である。 図１４Ａは、従来の不揮発性記憶素子における初期ブレイク特性と段差形状との依存を示す特性図である。 図１４Ｂは、ライン型の段差形状を素子の主面上から見た図である。 図１４Ｃは、角型の段差形状を素子の主面上から見た図である。 図１５は、従来の不揮発性記憶素子における初期ブレイク電圧と段差の深さとの関係を示す特性図である。 図１６は、従来の不揮発性記憶素子における初期ブレイク電圧と段差の屈曲部の角度との関係を示す特性図である。
（本発明の基礎となった知見）
以下、詳細な説明に先立ち、本発明者らが実験によって得た新たな知見について説明する。なお、以下では、図１４Ａ、図１４Ｂ、図１４Ｃ、図１５、図１６を参照しながら当該知見について説明するが、これは後述の実施形態を理解するための一助とするものである。したがって、本発明はこれらの図面やその説明に限定されない。
前述したように、従来の抵抗変化型の不揮発性記憶素子（抵抗変化素子）には、以下のような課題がある。
大容量の不揮発性記憶装置を実現するためには、抵抗変化素子を微細化し、メモリセル面積を縮小する必要がある。そして、抵抗変化素子を微細加工するためには、素子の薄膜化が不可欠である。このため、抵抗変化素子内に段差を形成する従来技術（特許文献２）は、形成する段差の深さを浅くせざるを得ない。
図１５は、段差の深さ（横軸、任意単位）と初期ブレイク電圧（縦軸、任意単位）との関係を表した特性図である。図１６は、段差の屈曲部の角度（横軸、任意単位）と初期ブレイク電圧（縦軸、任意単位）との関係を示した特性図である。図１５及び図１６から明らかなように、段差の深さが浅くなり、屈曲部の角度が小さくなると、屈曲部における電界集中が弱まることから、初期ブレイク電圧の増加が生じる。また、段差の深さ・屈曲部の角度ばらつきの抑制がより困難となる。
従って、抵抗変化素子を微細化した場合、抵抗変化素子内に段差を形成する従来技術では、低電圧ブレイクの効果が減少する。そして、段差の深さが浅くなると、初期ブレイク電圧が増加し、段差形状のばらつきに起因する特性変動が顕在化する。
図１４Ａは、抵抗変化層が第１の抵抗変化層と第２の抵抗変化層の積層構造からなる抵抗変化素子において、第１の抵抗変化層と第２の抵抗変化層との界面に形成した段差と初期ブレイク特性との関係を示す特性図である。図１４Ａにおいて、初期ブレイク特性は、初期ブレイク動作時において抵抗変化素子に印加した電圧（横軸、任意単位）と流れた電流（縦軸、任意単位）との関係を表すグラフによって示されている。グラフ上の白丸はブレイクが生じたポイントであり、白丸のポイントにおける電圧が初期ブレイク電圧である。
図１４Ｂは、第１の抵抗変化層と第２の抵抗変化層との界面に形成したライン型の段差形状を主面上から見た図、図１４Ｃは角型の段差形状を主面上から見た図をそれぞれ示す。ここで用いた主面上から見て形状の異なる２種類の段差は、リソグラフィー技術で形成し、断面方向から見た段差の深さ及び屈曲部の角度は同じである。
図１４Ａより明らかなように、抵抗変化素子の主面上から見た段差形状に伴い、初期ブレイク電圧が異なる。特に、抵抗変化素子の主面上から見た段差形状が角型の場合には、初期ブレイク電圧が最も低い。つまり、第１の抵抗変化層と第２の抵抗変化層との界面に形成された段差における初期ブレイク動作時の電界集中は、断面方向からの屈曲部の形状だけでなく、主面上から見た段差形状にも依存するという現象を新たに見出した。
本発明は、上述した抵抗変化素子の主面上から見た段差形状に応じて電界の集中が異なるという知見と、第１の抵抗変化層と第２の抵抗変化層の積層構造からなる抵抗変化素子の初期ブレイク動作の特性に基づいて着想され、完成されたものである。
本発明は、抵抗変化素子を微細化した場合に生じる初期ブレイク電圧の増加および特性ばらつきを解決し、低電圧で動作可能な不揮発性記憶素子を提供することを目的とする。
上記目的を達成するために、開示される一つの態様に係る不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、を備え、前記抵抗変化層は、第１の金属酸化物で構成され前記第１電極に接する第１の抵抗変化層と、酸素不足度が前記第１の金属酸化物の酸素不足度よりも小さい第２の金属酸化物で構成され前記第２電極に接する第２の抵抗変化層とを有し、前記第１の抵抗変化層の前記第２の抵抗変化層に近い主面は平坦であり、前記第２の抵抗変化層は、前記抵抗変化層の主面に垂直な方向に見て前記抵抗変化層の輪郭の内部に位置する１つの第１頂点と前記抵抗変化層の輪郭上に位置する複数の第２頂点とを有する多角形の内部領域において前記第１の抵抗変化層及び前記第２電極の双方と接し、かつ前記多角形の前記内部領域外の領域において前記第１の抵抗変化層及び前記第２電極の少なくとも一方と接していない。
このような構成によれば、初期化ブレイク動作時において、第２の抵抗変化層と第１電極の双方と接する第１の抵抗変化層を主面上からみた領域で、２つの辺によって形成された抵抗変化層の端部と接していない前記第１頂点に電界が集中する。よって、抵抗変化層に段差を形成せずにブレイク電圧の低減を図ることが可能となり、抵抗変化素子を微細化できる。
また、前記多角形の前記第１頂点における内角は、０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満であってもよい。
このような構成によれば、前記第１頂点で電界強度が強まり、フィラメントの形成箇所を前記第１頂点に誘導できる。よって、素子端部では大きいエッチングダメージの影響を軽減できることから、安定した抵抗変化動作が可能となる。
また、前記多角形の前記内部領域外の領域において前記第１の抵抗変化層と前記第２の抵抗変化層との間に介在して保護層が設けられていてもよく、また、前記多角形の前記内部領域外の領域において前記第２の抵抗変化層と前記第２電極との間に介在して保護層が設けられていてもよく、また、前記多角形の前記内部領域においてのみ前記第２電極が設けられていてもよい。
これらの構成によれば、抵抗変化素子を微細化した場合でも第２の抵抗変化層と第１電極の双方と接する第１の抵抗変化層の領域を保護層で容易に分離でき、前記領域の２つによって形成される頂点の制御性が向上し、ブレイク電圧の低減とばらつき抑制が可能となる。
また、前記第１金属酸化物及び前記第２金属酸化物の各々は、遷移金属酸化物又はアルミニウム酸化物であってもよく、また、前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のいずれかであってもよい。
このような構成によれば、安定した抵抗変化動作が可能となり、高い信頼性を有した不揮発性記憶素子を提供することができる。
開示される一つの態様に係る不揮発性記憶素子の製造方法は、第１電極を形成する工程と、前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に保護層を形成する工程と、前記保護層の一部を除去し、前記第１の抵抗変化層を露出させる工程と、前記保護層と前記露出された第１の抵抗変化層とを被覆する第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に第２電極を形成する工程と、を含む。
このような構成によれば、前記保護層の加工後に前記第２の抵抗変化層を形成することから、前記第２の抵抗変化層がエッチングされることがなく、均一な膜厚を確保できることから、安定した初期ブレイク電圧を得られる。
また、前記保護層の一部を除去する工程において、前記保護層のエッチングレートが前記第１の抵抗変化層のエッチングレートよりも大きい条件で前記保護層をエッチングしてもよい。
このような構成によれば、前記保護層をエッチングする際の選択比が大きく、オーバーエッチングによる前記第１の抵抗変化層の膜減りが抑制でき、抵抗変化動作の安定した不揮発性記憶素子を提供できる。
また、前記不揮発性記憶素子は、積層方向に見てあらかじめ定められた輪郭で囲まれた領域に形成され、前記保護層の一部を除去する工程において、前記積層方向に見て前記輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重なる前記保護層の部分が除去されてもよい。
このような構成によれば、初期化ブレイク動作時において、前記第１頂点に電界が集中する不揮発性記憶素子を提供できる。そのような不揮発性記憶素子は、抵抗変化層に段差を形成せずにブレイク電圧の低減を図ることができるため、微細化に適する。
また、前記多角形の前記第１頂点における内角は、０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満であってもよい。
このような構成によれば、前記第１頂点で電界強度が強まり、フィラメントの形成箇所を前記第１頂点に誘導できる不揮発性記憶素子を提供できる。そのような不揮発性記憶素子は、素子端部では大きいエッチングダメージの影響を軽減できることから、安定した抵抗変化動作が可能となる。
開示される一つの態様に係る不揮発性記憶素子の製造方法は、第１電極を形成する工程と、前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に保護層を形成する工程と、前記保護層の一部を除去し、前記第２の抵抗変化層を露出させる工程と、前記保護層と前記露出された第２の抵抗変化層とを被覆する第２電極を形成する工程と、を含む。
このような構成によれば、前記保護層をエッチングする際に、前記第２の抵抗変化層と前記第１の抵抗変化層との界面がエッチングガスに曝されない。従って、エッチングガスの混入で酸素原子の移動が阻害されることがなく、安定した抵抗変化動作が可能となる。
また、前記保護層の一部を除去する工程において、前記保護層のエッチングレートが前記第２の抵抗変化層のエッチングレートよりも大きい条件で前記保護層をエッチングしてもよい。
このような構成によれば、前記保護層をエッチングする際の選択比が大きく、オーバーエッチングによる前記第２の抵抗変化層の膜減りが抑制でき、抵抗変化動作の安定した不揮発性記憶素子を提供できる。
また、前記不揮発性記憶素子は、積層方向に見てあらかじめ定められた輪郭で囲まれた領域に形成され、前記保護層の一部を除去する工程において、前記積層方向に見て前記輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重なる前記保護層の部分が除去されてもよい。
このような構成によれば、初期化ブレイク動作時において、前記第１頂点に電界が集中する不揮発性記憶素子を提供できる。そのような不揮発性記憶素子は、抵抗変化層に段差を形成せずにブレイク電圧の低減を図ることができるため、微細化に適する。
また、前記多角形の前記第１頂点における内角は、０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満であってもよい。
このような構成によれば、前記第１頂点で電界強度が強まり、フィラメントの形成箇所を前記第１頂点に誘導できる不揮発性記憶素子を提供できる。そのような不揮発性記憶素子は、素子端部では大きいエッチングダメージの影響を軽減できることから、安定した抵抗変化動作が可能となる。
開示される一つの態様に係る不揮発性記憶素子の製造方法は、第１電極を形成する工程と、前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に第２電極を形成する工程と、前記第２電極の一部を除去する工程と、を含む。
このような構成によれば、前記第２電極をエッチングする際に、前記第２の抵抗変化層と前記第１の抵抗変化層との界面がエッチングガスに曝されない。従って、エッチングガスの混入で酸素原子の移動が阻害されることがなく、安定した抵抗変化動作が可能となる。
また、前記不揮発性記憶素子は、積層方向に見てあらかじめ定められた輪郭で囲まれた領域に形成され、前記第２電極の一部を除去する工程において、前記積層方向に見て、前記輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重ならない前記第２電極の部分が除去されてもよい。
このような構成によれば、初期化ブレイク動作時において、前記第１頂点に電界が集中する不揮発性記憶素子を提供できる。そのような不揮発性記憶素子は、抵抗変化層に段差を形成せずにブレイク電圧の低減を図ることができるため、微細化に適する。
また、前記多角形の前記第１頂点における内角は、０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満であってもよい。
このような構成によれば、前記第１頂点で電界強度が強まり、フィラメントの形成箇所を前記第１頂点に誘導できる不揮発性記憶素子を提供できる。そのような不揮発性記憶素子は、素子端部では大きいエッチングダメージの影響を軽減できることから、安定した抵抗変化動作が可能となる。
以下に、実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており説明を省略する場合がある。また、トランジスタや記憶部等の形状については模式的なものであり、その個数等についても図示しやすい個数としている。
以下では、個々の実施の形態を説明する前に、開示される不揮発性記憶素子の基本的な考え方について、不揮発性記憶素子の一例に基づいて説明する。
図１において、（ａ）は不揮発性記憶素子１０の構造の一例を示す垂直断面図であり、（ｂ）は不揮発性記憶素子１０の構造の一例を示す水平断面図である。図１において、（ａ）は（ｂ）のＢ−Ｂ線における断面を矢印方向Ｂに見た断面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面を矢印方向Ａに見た断面図である。ここで、水平という用語は、不揮発性記憶素子１０が形成される基板１００の主面と平行な方向を表し、垂直という用語は不揮発性記憶素子１０を構成する複数の層の積層方向を表す。
図１の（ａ）に示されるように、不揮発性記憶素子１０において、抵抗変化層１０６を構成する第１の抵抗変化層１０６ａ上の一部に保護層１５０を設け、第１の抵抗変化層１０６ａの残りの一部と保護層１５０を第２の抵抗変化層１０６ｂで被覆し、その上に第２電極１０７が形成されている。その結果、第２の抵抗変化層１０６ｂは、第１の抵抗変化層１０６ａと第２電極１０７の双方と接する領域と、保護層１５０と第２電極１０７の双方と接する領域とに分離できる。そして、第１の抵抗変化層１０６ａの第２の抵抗変化層１０６ｂに近い主面（上面）は平坦である。
また、図１の（ｂ）に示されるように、第２の抵抗変化層１０６ｂは、抵抗変化層１０６の主面に垂直な方向に見て抵抗変化層１０６の輪郭の内部に位置する１つの頂点１７０と輪郭上に位置する複数の頂点１７１とを有する多角形１６３の内部の領域１６０において第１の抵抗変化層１０６ａ及び第２電極１０７の双方と接し、かつ多角形１６３の外部の領域において第１の抵抗変化層１０６ａ及び第２電極１０７の少なくとも一方と接していない。ここで、頂点１７０が第１頂点の一例であり、頂点１７１が第２頂点の一例である。
このような構造を有する不揮発性記憶素子１０について、頂点１７０で交わる２つの辺１６１、１６２が成す角度１６４、つまり多角形１６３の頂点１７０における内角が９０度の場合において、初期ブレイク動作時の第２の抵抗変化層１０６ｂの電界強度をシミュレーションで解析した。
図２は、第２の抵抗変化層１０６ｂの電解強度の水平方向の分布を２次元図に示した結果である。解析に使用した静電界シミュレーションは、ＥＥＭ社製ＥＥＭ−ＳＴＦ（Ｖｅｒ．２．２）で３次元任意形状の誘電体、電極、点電荷からなる系の電圧分布を差分法により解析するものである。計算に使用した座標系は、３次元のＸＹＺ座標系を用い、メッシュ数は５０、各方向に均一とした。
図２に示すように、第２の抵抗変化層１０６ｂには、領域１６０において強い電界がかかり、特に、頂点１７０において電界が集中している。
図３Ａは、角度１６４と電界強度との関係を示した特性図である。図３Ａの縦軸は、角度１６４が１８０度の時の電界強度を１として規格化した電界強度値を表し、横軸は角度１６４を表す。
図３Ｂ、図３Ｃは角度１６４がそれぞれ１３５度と４５度の場合における抵抗変化層上面から見た電界強度分布を示す。
図３Ａから明らかなように、角度１６４が０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満であるときの電界強度は、角度１６４がその他の値であるときの電界強度よりも大きい。また、電界強度の角度依存性は、保護層の特性（例えば、膜厚や誘電率）及び抵抗変化層の特性（例えば、酸素含有率、抵抗値、膜厚）には依存しない。
上述したように、第１の抵抗変化層１０６ａと第２電極１０７の双方と接する第２の抵抗変化層１０６ｂを主面上から見た領域１６０において、領域１６０の２つの辺１６１、１６２によって形成された抵抗変化層１０６の端部と接していない頂点１７０を備えた不揮発性記憶素子１０は、初期ブレイク動作時の電界を頂点１７０に集中できることから、初期ブレイク電圧を低減することが可能である。
不揮発性記憶素子１０は、第１の抵抗変化層１０６ａの第２の抵抗変化層１０６ｂに近い主面（上面）が平坦であり、特許文献２に開示されている不揮発性記憶素子とは明らかに構造が異なる。また、特許文献２に開示されているように第１の抵抗変化層１０６ａを加工して段差を形成する必要なく、初期ブレイク電圧の低減が可能である。従って、第１の抵抗変化層１０６ａに段差を形成した場合に生じる加工ばらつきに起因する特性変動も抑制できる。
以上のように、不揮発性記憶素子１０によれば、微細化した場合において、ブレイク電圧を低減でき、かつ特性ばらつきを抑制できることから、安定した低電圧動作を実現できる。
（実施の形態１）
以下、図面を参照しながら、実施の形態１に係る不揮発性記憶素子１０について、より詳しく説明する。
［素子の構成］
上述したように、不揮発性記憶素子１０の構造の一例が、図１において、（ａ）の垂直断面図、および（ｂ）の水平断面図に示されている。
図１の（ａ）および（ｂ）に示すように、不揮発性記憶素子１０は、第１の配線１０１が形成された半導体基板等の基板１００と、基板１００上に第１の配線１０１を覆って形成されたシリコン酸化膜（膜厚５００ｎｍ以上１０００ｎｍ以下）で構成される第１の層間絶縁層１０２と、第１の層間絶縁層１０２を貫通して第１の配線１０１に達する第１のコンタクトホール１０３（直径５０ｎｍ以上３００ｎｍ以下）の内部にタングステン（Ｗ）を主成分として埋め込んで構成された第１のコンタクトプラグ１０４とを有している。
図１の（ａ）には明示されていないが、第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面は連続的ではなく（すなわち、同一平面上にない）、その不連続部にリセス（深さ５ｎｍ以上５０ｎｍ以下）が発生していることがある。
そして、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上には、窒化タンタル（ＴａＮ）で構成される第１電極１０５（膜厚５ｎｍ以上１００ｎｍ以下）、抵抗変化層１０６（２０ｎｍ以上１００ｎｍ以下）、及び貴金属（白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など）で構成される第２電極１０７（膜厚５ｎｍ以上１００ｎｍ以下）を有する抵抗変化素子（５００ｎｍ角）が形成されている。この抵抗変化素子を被覆して、シリコン酸化膜（ＳｉＯ、膜厚５００ｎｍ以上１０００ｎｍ以下）で構成される第２の層間絶縁層１０８が形成され、第２の層間絶縁層１０８を貫通して、第２電極１０７に達する第２のコンタクトホール１０９（直径５０ｎｍ以上３００ｎｍ以下）が形成され、その内部にタングステン（Ｗ）を主成分とした第２のコンタクトプラグ１１０が形成されている。
第２のコンタクトプラグ１１０を被覆して、第２の層間絶縁層１０８上には、第２の配線１１１が形成されている。
なお、第１電極１０５の表面は、第１のコンタクトプラグ１０４上に発生した段差が転写されておらず、第１電極１０５表面全面にわたって、極めて高い平坦度を有し、連続面（平坦面）を維持している。従って、不揮発性記憶素子１０は第１電極１０５の下方に第１のコンタクトプラグ１０４を有するが、第１電極１０５と第１の抵抗変化層１０６ａとの界面は平坦である。
ここで、抵抗変化層１０６は、第１の抵抗変化層１０６ａ（膜厚１８ｎｍ以上９５ｎｍ以下）と第２の抵抗変化層１０６ｂ（膜厚２ｎｍ以上１０ｎｍ以下）と保護層１５０とで構成される。
抵抗変化層１０６は、第１電極１０５と第２電極１０７との間に介在され、第１電極１０５と第２電極１０７との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、第１電極１０５と第２電極１０７との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１０６は、第１電極１０５に接続する第１の抵抗変化層１０６ａと、第２電極１０７に接続する第２の抵抗変化層１０６ｂの少なくとも２層を積層して構成される。
第１の抵抗変化層１０６ａは、酸素不足型の第１の金属酸化物で構成され、第２の抵抗変化層１０６ｂは、第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成されている。第２の抵抗変化層１０６ｂ中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ2Ｏ5であるので、ＴａＯ2.5と表現できる。ＴａＯ2.5の酸素不足度は０％であり、ＴａＯ1.5の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ2Ｏ5の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
抵抗変化層１０６を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
例えば、タンタル酸化物を用いる場合、第１の抵抗変化層１０６ａを構成する第１の金属酸化物の組成をＴａＯxとした場合にｘが０．９以上１．６以下であり、かつ、第２の抵抗変化層１０６ｂを構成する第２の金属酸化物の組成をＴａＯyとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることができる。この場合、第２の抵抗変化層１０６ｂの膜厚は、３〜４ｎｍとしてもよい。
例えば、ハフニウム酸化物を用いる場合、第１の抵抗変化層１０６ａを構成する第１の金属酸化物の組成をＨｆＯxとした場合にｘが０．９以上１．６以下であり、かつ、第２の抵抗変化層１０６ｂを構成する第２の金属酸化物の組成をＨｆＯyとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることができる。この場合、第２の抵抗変化層１０６ｂの膜厚は、３〜４ｎｍとしてもよい。
また、ジルコニウム酸化物を用いる場合、第１の抵抗変化層１０６ａを構成する第１の金属酸化物の組成をＺｒＯxとした場合にｘが０．９以上１．４以下であり、かつ、第２の抵抗変化層１０６ｂを構成する第２の金属酸化物の組成をＺｒＯyとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることができる。この場合、第２の抵抗変化層１０６ｂの膜厚は、１〜５ｎｍとしてもよい。
第１の抵抗変化層１０６ａとなる第１の金属酸化物を構成する第１の金属と、第２の抵抗変化層１０６ｂとなる第２の金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、前記第２の金属酸化物は、前記第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１電極１０５と第２電極１０７との間に印加された電圧は、第２の抵抗変化層１０６ｂに、より多くの電圧が分配され、第２の金属酸化物中で発生する酸化還元反応をより起こしやすくすることができる。
また、前記第１の金属と、前記第２の金属とに、互いに異なる材料を用いる場合、前記第２の金属の標準電極電位は、前記第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い前記第２の金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い前記第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
例えば、第１の抵抗変化層１０６ａを構成する第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯx）を用い、第２の抵抗変化層１０６ｂを構成する第２の金属酸化物にチタン酸化物（ＴｉＯ2）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、前記第２の金属酸化物に前記第１の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の抵抗変化層１０６ｂでより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の抵抗変化層１０６ｂにアルミニウム酸化物（Ａｌ2Ｏ3）を用いることができる。例えば、第１の抵抗変化層１０６ａを酸素不足型のタンタル酸化物（ＴａＯx）で構成し、第２の抵抗変化層１０６ｂをアルミニウム酸化物（Ａｌ2Ｏ3）で構成してもよい。
積層構造の抵抗変化層１０６における抵抗変化現象は、高抵抗化および低抵抗化のいずれの場合も、抵抗が高い第２の抵抗変化層１０６ｂ中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、その抵抗値が変化すると考えられる。
つまり、第２の抵抗変化層１０６ｂに接続する第２電極１０７に、第１電極１０５を基準にして正の電圧を印加したとき、抵抗変化層１０６中の酸素イオンが第２の抵抗変化層１０６ｂ側に引き寄せられる。これによって、第２の抵抗変化層１０６ｂ中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域中のフィラメントが繋がりにくくなり、抵抗値が増大すると考えられる。
逆に、第２の抵抗変化層１０６ｂに接続する第２電極１０７に、第１電極１０５を基準にして負の電圧を印加したとき、第２の抵抗変化層１０６ｂの酸素イオンが第１の抵抗変化層１０６ａ側に押しやられる。これによって、第２の抵抗変化層１０６ｂ中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域中のフィラメントが繋がりやすくなり、抵抗値が減少すると考えられる。
酸素不足度がより小さい前記第２の金属酸化物で構成された第２の抵抗変化層１０６ｂに接続されている第２電極１０７は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の金属酸化物を構成する金属及び第１電極１０５を構成する材料と比べて、標準電極電位がより高い材料で構成する。また、酸素不足度がより高い前記第１の金属酸化物で構成された第１の抵抗変化層１０６ａに接続されている第１電極１０５は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の金属酸化物を構成する金属と比べて、標準電極電位がより低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
すなわち、第２電極１０７を構成する材料の標準電極電位Ｖ２、第２の金属酸化物を構成する金属の標準電極電位Ｖｒ２、第１の金属酸化物を構成する金属の標準電極電位Ｖｒ１、第１電極１０５を構成する材料の標準電極電位Ｖ１とは、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
上記の構成とすることにより、第２電極１０７と第２の抵抗変化層１０６ｂの界面近傍の前記第２の金属酸化物中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。
保護層１５０は、第１の抵抗変化層１０６ａの一部と第２の抵抗変化層１０６ｂの一部と接しており、例えばシリコン酸化膜（膜厚５ｎｍ以上５０ｎｍ以下）で構成されている。保護層１５０は、第１の抵抗変化層１０６ａを構成する第１の金属酸化物、または第２の抵抗変化層１０６ｂを構成する第２の金属酸化物よりエッチングレートが大きくなるエッチング条件が存在する材料で構成される。保護層１５０は、例えば、シリコンを含有した絶縁膜やカーボンを含有した絶縁膜であってもよい。
再び図１を参照して、不揮発性記憶素子１０の抵抗変化層１０６を主面上からみると、第１の抵抗変化層１０６ａの一部を保護層１５０が被覆し、第１の抵抗変化層１０６ａの残りの領域と保護層１５０とを第２の抵抗変化層１０６ｂが被覆している。更に、第２の抵抗変化層１０６ｂを第２電極１０７が被覆している。そして、第１の抵抗変化層１０６ａと第２電極１０７の双方と接する第２の抵抗変化層１０６ｂの一部の領域１６０が形成される。
領域１６０は、抵抗変化層１０６の端部と接していない角、言い換えれば、不揮発性記憶素子１０を積層方向（抵抗変化層１０６の主面に垂直な方向）に見て抵抗変化層１０６の輪郭の内部に位置する頂点１７０、を有している。多角形１６３の頂点１７０における内角の角度１６４は、０度より大きく９０度以下であってもよく、また２７０度以上で３６０度より小さくてもよい。また、抵抗変化層１０６の主面上から見て中心の位置に頂点１７０があってもよい。
図１の（ｂ）に示す不揮発性記憶素子１０では、領域１６０の輪郭を規定する多角形１６３の頂点１７０における内角の角度１６４は、一例として９０度であるが、前記内角の角度１６４は９０度には限られない。例えば、前記内角の角度１６４は２７０度であってもよい。
図４において、（ａ）は不揮発性記憶素子１５の構造の一例を示す垂直断面図であり、（ｂ）は不揮発性記憶素子１５の構造の一例を示す水平断面図である。図４において、（ａ）は（ｂ）のＢ−Ｂ線における断面を矢印方向Ｂに見た断面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面を矢印方向Ａに見た断面図である。垂直、水平という用語は、前述と同様の意味で用いられる。図４において、図１と同じ構成要素については同じ符号を用い、説明を省略する。図４の（ｂ）に示されるように、不揮発性記憶素子１５では、前記内角の角度１６４が２７０度である。
不揮発性記憶素子１０および不揮発性記憶素子１５の構成により、第１の抵抗変化層１０６ａと第２電極１０７の双方と接する第２の抵抗変化層１０６ｂを主面上から見た領域１６０において、領域１６０の２つの辺１６１、１６２によって形成された抵抗変化層の端部と接しない頂点１７０で初期化ブレイク動作時の電界が集中する。従って、第１の抵抗変化層１０６ａに段差を形成せずにブレイク電圧の低減を図ることができ、その結果、抵抗変化素子の微細化が可能となり、大規模メモリを構成するために適した不揮発性記憶素子を提供できる。
図３Ａで説明したように、頂点１７０で電界が集中する効果は、領域１６０の頂点１７０における内角の角度１６４が、０度より大きく９０度以下である場合、及び２７０度以上で３６０度より小さい場合に、顕著である。したがって、領域１６０の頂点１７０における内角の角度１６４が、０度より大きく９０度以下であるか、または２７０度以上で３６０度より小さい抵抗変化素子は、本発明に含まれる。
［製造方法］
図５Ａから図５Ｆ、図６Ａから図６Ｅ、図７Ａ、図７Ｂは、不揮発性記憶素子１０または不揮発性記憶素子１５の要部の製造方法の一例を示す断面図である。図６Ａから図６Ｅには、不揮発性記憶素子１０または不揮発性記憶素子１５を積層方向に上方から見た平面図が付されている。不揮発性記憶素子１０または不揮発性記憶素子１５は、パターニングされることにより最終的には、積層方向に見て図６Ａから図６Ｅの平面図に示される輪郭で囲まれた領域に形成される。
これらの図を用いて、不揮発性記憶素子１０または不揮発性記憶素子１５の要部の製造方法について説明する。以下の説明では、パターニングによって形状が変更される構成要素を、パターニングの前後で同一の符号を付して異なる名称で呼ぶことがある。
まず、図５Ａに示すように、第１の配線１０１を形成する工程において、トランジスタや下層配線などが形成されている基板１００上に、アルミで構成される導電層（膜厚４００ｎｍ以上６００ｎｍ以下）を形成し、これをパターニングすることで第１の配線１０１を形成する。
次に、図５Ｂに示すように、第１の層間絶縁層１０２を形成する工程において、第１の配線１０１を被覆して基板１００上に絶縁層を形成した後に絶縁層の表面（上面）を平坦化することで第１の層間絶縁層１０２（膜厚５００ｎｍ以上１０００ｎｍ以下）を形成する。第１の層間絶縁層１０２については、プラズマＴＥＯＳ膜、並びに配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ）及びｌｏｗ−ｋ材料等が用いられる。
次に、図５Ｃに示すように、第１のコンタクトホール１０３を形成する工程において、所望のマスクを用いて第１の層間絶縁層１０２をパターニングして、第１の層間絶縁層１０２を貫通して第１の配線１０１に達する第１のコンタクトホール１０３（直径５０ｎｍ以上３００ｎｍ以下）を形成する。ここで、第１の配線１０１の幅が第１のコンタクトホール１０３の径より小さい場合には、マスク合わせずれの影響により第１の配線１０１と第１のコンタクトプラグ１０４の接触する面積が変わり、例えばセル電流が変動する。これを防止する観点から、第１の配線１０１の幅は第１のコンタクトホール１０３の径より大きくなるようにしている。
次に、第１のコンタクトプラグ１０４を形成する工程において、まず下層として密着層、および拡散バリアとして機能するＴｉＮ／Ｔｉ層（膜厚５ｎｍ以上３０ｎｍ以下）をスパッタ法で、そしてその上層として主成分となるタングステン（Ｗ、膜厚２００ｎｍ以上４００ｎｍ以下）をＣＶＤ法で成膜する。この結果、図５Ｄに示すように、第１のコンタクトホール１０３は第１のコンタクトプラグ１０４となる積層構造の導電層１０４で充填される。ただし、第１のコンタクトホール１０３上の導電層１０４の上面には、下地の形状が反映され凹み（深さ５ｎｍ以上１００ｎｍ以下）が生じる。
次に、図５Ｅに示すように、第１のコンタクトプラグ１０４を形成する工程において、化学的機械研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、第１の層間絶縁層１０２上の不要な導電層１０４を除去して、第１のコンタクトホール１０３の内部に第１のコンタクトプラグ１０４を形成する。このとき、第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面は連続的ではなく、その不連続部にリセス（深さ５ｎｍ以上５０ｎｍ以下）が発生している。これは、第１の層間絶縁層１０２と第１のコンタクトプラグ１０４を構成する材料が、各々絶縁体と導電体として必ず異なるので、ＣＭＰ法の研磨レートが異なるからである。これは異種材料を用いた場合に必ず発生する不可避の現象である。
次に、図５Ｆに示すように、導電層１０５（第１電極１０５）を形成する工程において、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、後に第１電極１０５となるタンタル窒化物で構成される導電層１０５（膜厚：５０〜２００ｎｍ）をスパッタ法で形成する。導電層１０５が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上方に発生したリセスの部分にも入り込んで形成される。次に、導電層１０５（第１電極１０５）を形成する工程において、ＣＭＰ法を用いてウエハ全面を平坦化研磨し、パターニング後に第１電極１０５となる導電層１０５（膜厚：２０〜１００ｎｍ）を形成する。
次に、図６Ａに示すように、第１の抵抗変化層１０６ａと保護層１５０を形成する工程において、導電層１０５上に、第１の金属酸化物で構成される第１の抵抗変化層１０６ａを形成する。ここでは、タンタルターゲットをアルゴン（Ａｒ）と酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａを形成した。その酸素含有率としては、５０ａｔｍ％以上６５ａｔｍ％以下、その抵抗率は２ｍΩｃｍ以上５０ｍΩｃｍ以下、膜厚は２０ｎｍ以上１００ｎｍ以下である。
続いて、第１の抵抗変化層１０６ａ上に保護層１５０を形成する。ここでは、プラズマＣＶＤ法で形成したシリコン酸化膜（膜厚５ｎｍ以上５０ｎｍ以下）で形成した。保護層１５０は、第１の抵抗変化層１０６ａを構成する第１の金属酸化物、または第２の抵抗変化層１０６ｂを構成する第２の金属酸化物よりエッチングレートが大きくなるエッチング条件が存在する材料で構成される。保護層１５０は、例えば、シリコンを含有した絶縁膜、カーボンを含有した絶縁膜であってもよい。
次に、図６Ｂまたは図６Ｃに示すように、保護層１５０を加工して、第１の抵抗変化層１０６ａを露出する工程において、所望のマスクを用いて保護層１５０の一部をエッチングする。この際には、第１の抵抗変化層１０６ａ中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用してもよい。また、保護層１５０は、第１の抵抗変化層１０６ａに比べエッチングレートが大きく、エッチング選択比を確保できることから、第１の抵抗変化層１０６ａの表面には段差が形成されず、平坦である。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチングしてもよい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
図６Ｂ、図６Ｃの平面図に示されるように、保護層１５０は、積層方向に見て、不揮発性記憶素子１０または不揮発性記憶素子１５が形成される領域を囲む輪郭の内部に位置する１つの頂点１７０と前記輪郭上に位置する複数の頂点１７１とを有する多角形の領域１６０と重なる部分が除去される。保護層１５０が除去された部分は、露出した第１の抵抗変化層１０６ａによって示されている。
図６Ｂでは、平面図で右下に位置する保護層１５０の部分が除去されている。保護層１５０のこのような部分が除去された構成は、図１の不揮発性記憶素子１０に対応するものである。図６Ｃでは、平面図で左下、左上、右上に位置する保護層１５０の部分が除去されている。保護層１５０のこのような部分が除去された構成は、図４の不揮発性記憶素子１５に対応するものである。
次に、図６Ｄに示すように、第２の抵抗変化層１０６ｂを形成する工程において、第１の抵抗変化層１０６ａと保護層１５０を被覆して、酸素不足度が第１の金属酸化物（第１の抵抗変化層１０６ａ）の酸素不足度より小さい第２の金属酸化物で構成される第２の抵抗変化層１０６ｂを形成する。第１の抵抗変化層１０６ａと同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂを形成した。その酸素含有率は、６７ａｔｍ％以上７１ａｔｍ％以下、その抵抗率は１０7ｍΩｃｍ以上、膜厚は２ｎｍ以上１０ｎｍ以下である。以上の工程では、反応性スパッタを用いて抵抗変化層を形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化して抵抗変化層を形成してもよい。
次に、図６Ｅに示すように、導電層１０７（第２電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ上に第２電極１０７となる貴金属（白金、イリジウム、パラジウムなど）で構成される導電層１０７を形成する。
次に、図７Ａに示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図６Ｅに示される導電層１０５、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂ及び導電層１０７をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化層１０６を第１電極１０５、第２電極１０７で挟持した抵抗変化素子を形成する。標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、第２電極１０７に用いた場合に、これをハードマスクにして抵抗変化素子を形成することもできる。本工程では、抵抗変化素子の各層を同じマスクを用いて、一括してパターニングを行ったが、各層ごとにパターニングを行ってもかまわない。
最後に、図７Ｂに示すように、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚５００ｎｍ以上１０００ｎｍ以下）が形成され、図６Ｂ、図６Ｄと同様の製造方法で、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶素子１０が完成する。
以上の製造方法により、保護層１５０のエッチング後に第２の抵抗変化層１０６ｂを形成することから、第２の抵抗変化層１０６ｂにエッチングダメージが生じることがなく、その結果、安定した初期ブレイク電圧を得ることができる。
（実施の形態２）
以下、図面を参照しながら、実施の形態２に係る不揮発性記憶素子２０について説明する。
［素子の構成］
図８において、（ａ）は不揮発性記憶素子２０の構造の一例を示す垂直断面図であり、（ｂ）は不揮発性記憶素子２０の構造の一例を示す水平断面図である。図８において、（ａ）は（ｂ）のＢ−Ｂ線における断面を矢印方向Ｂに見た断面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面を矢印方向Ａに見た断面図である。垂直、水平という用語は、前述と同様の意味で用いられる。図８において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
図８の（ａ）および（ｂ）に示されるように、不揮発性記憶素子２０は、図１の不揮発性記憶素子１０と比べて、保護層１５０と第２の抵抗変化層１０６ｂとの位置関係が異なる。
すなわち、不揮発性記憶素子１０においては、第１の抵抗変化層１０６ａの表面の一部に保護層１５０が形成され、第１の抵抗変化層１０６ａの残りの部分と保護層１５０を第２の抵抗変化層１０６ｂで被覆し、さらに第２電極１０７が第２の抵抗変化層１０６ｂを被覆している。
これに対し、不揮発性記憶素子２０においては、第１の抵抗変化層１０６ａの表面上に第２の抵抗変化層１０６ｂが形成され、第２の抵抗変化層１０６ｂの表面の一部に保護層１５０が形成され、第２の抵抗変化層１０６ｂの残りの部分と保護層１５０を第２電極１０７で被覆している。
上記の構成により、第１の抵抗変化層１０６ａと第２電極１０７の双方と接する第２の抵抗変化層１０６ｂを主面上から見た領域１６０において、領域１６０の２つの辺１６１、１６２によって形成される抵抗変化層１０６の端部と接しない頂点１７０に初期化ブレイク動作時に電界を集中させることができる。さらに、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの界面は、保護層１５０のエッチング時の影響を受けないことから、抵抗変化動作時に酸素原子の移動が阻害されず、抵抗変化動作が安定する。従って、微細素子における低電圧動作と安定動作が可能となり、大規模メモリを構成するために適した不揮発性記憶素子が可能となる。
図８の（ｂ）に示す不揮発性記憶素子２０では、領域１６０の輪郭を規定する多角形１６３の頂点１７０における内角の角度１６４は、一例として９０度であるが、前記内角の角度１６４は９０度には限られない。例えば、前記内角の角度１６４は２７０度であってもよい。
図９において、（ａ）は不揮発性記憶素子２５の構造の一例を示す垂直断面図であり、（ｂ）は不揮発性記憶素子２５の構造の一例を示す水平断面図である。図９において、（ａ）は（ｂ）のＢ−Ｂ線における断面を矢印方向Ｂに見た断面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面を矢印方向Ａに見た断面図である。垂直、水平という用語は、前述と同様の意味で用いられる。図９において、図８と同じ構成要素については同じ符号を用い、説明を省略する。図９の（ｂ）に示されるように、不揮発性記憶素子２５では、前記内角の角度１６４が２７０度である。
［製造方法］
図１０Ａから図１０Ｅは不揮発性記憶素子２０または不揮発性記憶素子２５の要部の製造方法の一例を示す断面図、および不揮発性記憶素子２０または不揮発性記憶素子２５を積層方向に上方から見た平面図である。不揮発性記憶素子２０または不揮発性記憶素子２５は、パターニングされることにより最終的には、積層方向に見て図１０Ａから図１０Ｅの平面図に示される輪郭で囲まれた領域に形成される。
これらの図を用いて、不揮発性記憶素子２０または不揮発性記憶素子２５の要部の製造方法について説明する。また、図１０Ａ以前の工程は、図５Ａ〜図５Ｆと同様であるので、説明を省略する。
図１０Ａに示すように、第１の抵抗変化層１０６ａと第１の抵抗変化層１０６ａより酸素不足度の小さい第２の抵抗変化層１０６ｂを形成する工程において、導電層１０５上に、金属酸化物で構成される第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂを形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａを形成した。その酸素含有率としては、５０ａｔｍ％以上６５ａｔｍ％以下、その抵抗率は２ｍΩｃｍ以上５０ｍΩｃｍ以下、膜厚は２０ｎｍ以上１００ｎｍ以下である。続いて、第１の抵抗変化層１０６ａと同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂを形成した。その酸素含有率は、６７ａｔｍ％以上７１ａｔｍ％以下、その抵抗率は１０7ｍΩｃｍ以上、膜厚は２ｎｍ以上１０ｎｍ以下である。
次に、図１０Ｂに示すように、第２の抵抗変化層１０６ｂ上に保護層１５０を形成する工程において、第２の抵抗変化層１０６ｂ上に保護層１５０を形成する。ここでは、プラズマＣＶＤ法で形成したシリコン酸化膜（膜厚５ｎｍ以上５０ｎｍ以下）で形成した。保護層１５０は、第１の抵抗変化層１０６ａ、または第２の抵抗変化層１０６ｂよりエッチングレートが大きくなるエッチング条件が存在する材料で構成される。保護層１５０は、例えば、シリコンを含有した絶縁膜、カーボンを含有した絶縁膜であってもよい。
次に、図１０Ｃまたは図１０Ｄに示すように、保護層１５０を加工して、第２の抵抗変化層１０６ｂを露出する工程において、所望のマスクを用いて保護層１５０の一部をエッチングする。この際には、第２の抵抗変化層１０６ｂ中にエッチングガスに含まれるフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させるエッチングダメージを発生させないために、Ａｒなどの不活性ガスをエッチングガスとして使用してもよい。また、保護層１５０は、第２の抵抗変化層１０６ｂに比べエッチングレートが早く、エッチング選択比を確保できることから、第２の抵抗変化層１０６ｂの表面はエッチングされず、均一な膜厚を維持できる。また、フッ酸（ＨＦ）等を含有するエッチング液などによるウェットエッチングしてもよい。この場合、エッチング液に含まれるフッ素（Ｆ）は抵抗変化層中には入りこまず、抵抗変化層を劣化させることはない。
図１０Ｃ、図１０Ｄの平面図に示されるように、保護層１５０は、積層方向に見て、不揮発性記憶素子２０または不揮発性記憶素子２５が形成される領域を囲む輪郭の内部に位置する１つの頂点１７０と前記輪郭上に位置する複数の頂点１７１とを有する多角形の領域１６０と重なる部分が除去される。保護層１５０が除去された部分は、露出した第２の抵抗変化層１０６ｂによって示されている。
図１０Ｃでは、平面図で右下に位置する保護層１５０の部分が除去されている。保護層１５０のこのような部分が除去された構成は、図８の不揮発性記憶素子２０に対応するものである。図１０Ｄでは、平面図で左下、左上、右上に位置する保護層１５０の部分が除去されている。保護層１５０のこのような部分が除去された構成は、図９の不揮発性記憶素子２５に対応するものである。
次に、図１０Ｅに示すように、導電層１０７（第２電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ上の露出した一部と保護層１５０を被覆するように、第２電極１０７となる貴金属（白金、イリジウム、パラジウムなど）で構成される導電層１０７を形成する。
図１０Ｅ以降の工程は、図７Ａ、図７Ｂ（ｂ）と同様であるため、説明を省略する。
以上の製造方法により、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂを連続で形成でき、保護層１５０のエッチングダメージの影響を完全に排除できることから、安定した抵抗変化動作が可能となる。
（実施の形態３）
以下、図面を参照しながら、実施の形態３に係る不揮発性記憶素子３０について説明する。
［装置の構成］
図１１において、（ａ）は不揮発性記憶素子３０の構造の一例を示す垂直断面図であり、（ｂ）は不揮発性記憶素子３０の構造の一例を示す水平断面図である。図１１において、（ａ）は（ｂ）のＢ−Ｂ線における断面を矢印方向Ｂに見た断面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面を矢印方向Ａに見た断面図である。垂直、水平という用語は、前述と同様の意味で用いられる。図１１において、図８と同じ構成要素については同じ符号を用い、説明を省略する。
図１１の（ａ）および（ｂ）に示されるように、不揮発性記憶素子３０は、図８の不揮発性記憶素子２０と比べて、保護層１５０が省略され、かつ第２電極１０７の形状が異なる。
すなわち、不揮発性記憶素子２０は、第１の抵抗変化層１０６ａの表面上に第２の抵抗変化層１０６ｂが形成され、第２の抵抗変化層１０６ｂの表面の一部に保護層１５０が形成され、第２の抵抗変化層１０６ｂの残りの部分と保護層１５０を第２電極１０７で被覆している。
これに対し、不揮発性記憶素子３０においては、第１の抵抗変化層１０６ａの表面上に第２の抵抗変化層１０６ｂが形成されている。そして、第２の抵抗変化層１０６ｂの一部の領域を第２電極１０７が被覆し、第２の抵抗変化層１０６ｂの残りの領域を第２の層間絶縁層１０８が被覆する。
上記の構成により、第１の抵抗変化層１０６ａと第２電極１０７の双方と接する第２の抵抗変化層１０６ｂを主面上から見た領域１６０において、領域１６０の２つの辺（例えば、Ｘ方向の辺１６１とＹ方向の辺１６２）によって形成される抵抗変化層１０６の端部と接しない頂点１７０に初期化ブレイク動作時に電界を集中させることができ、低電圧動作が可能な不揮発性記憶素子を提供することができる。
図１１の（ｂ）に示す不揮発性記憶素子３０では、領域１６０の輪郭を規定する多角形１６３の頂点１７０における内角の角度１６４は、一例として９０度であるが、前記内角の角度１６４は９０度には限られない。例えば、前記内角の角度１６４は２７０度であってもよい。
図１２において、（ａ）は不揮発性記憶素子３５の構造の一例を示す垂直断面図であり、（ｂ）は不揮発性記憶素子３５の構造の一例を示す水平断面図である。図１２において、（ａ）は（ｂ）のＢ−Ｂ線における断面を矢印方向Ｂに見た断面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面を矢印方向Ａに見た断面図である。垂直、水平という用語は、前述と同様の意味で用いられる。図１２において、図１１と同じ構成要素については同じ符号を用い、説明を省略する。図１２の（ｂ）に示されるように、不揮発性記憶素子３５では、前記内角の角度１６４が２７０度である。
［製造方法］
図１３Ａから図１３Ｅは不揮発性記憶素子３０または不揮発性記憶素子３５の要部の製造方法を示す断面図、および不揮発性記憶素子３０または不揮発性記憶素子３５を積層方向に上方から見た上面図である。不揮発性記憶素子３０または不揮発性記憶素子３５は、パターニングされることにより最終的には、積層方向に見て図１３Ａから図１３Ｅの平面図に示される輪郭で囲まれた領域に形成される。
これらの図を用いて、不揮発性記憶素子３０または不揮発性記憶素子３５の要部の製造方法について説明する。また、図１３Ａ以前の工程は、図５Ａ〜図５Ｆと同様であるので、説明を省略する。
図１３Ａに示すように、第１の抵抗変化層１０６ａと第１の抵抗変化層１０６ａより酸素含有率の高い第２の抵抗変化層１０６ｂを形成する工程において、導電層１０５上に、金属酸化物で構成される第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂを形成する。ここでは、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で第１の抵抗変化層１０６ａを形成した。その酸素含有率としては、５０ａｔｍ％以上６５ａｔｍ％以下、その抵抗率は２ｍΩｃｍ以上５０ｍΩｃｍ以下、膜厚は２０ｎｍ以上１００ｎｍ以下である。続いて、第１の抵抗変化層１０６ａと同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で第２の抵抗変化層１０６ｂを形成した。その酸素含有率は、６７ａｔｍ％以上７１ａｔｍ％以下、その抵抗率は１０7ｍΩｃｍ以上、膜厚は２ｎｍ以上１０ｎｍ以下である。
次に、図１３Ｂに示すように、導電層１０７（第２電極１０７）を形成する工程において、第２の抵抗変化層１０６ｂ上に第２電極１０７となる貴金属（白金、イリジウム、パラジウムなど）で構成される導電層１０７を形成する。
次に、図１３Ｃまたは図１３Ｄに示すように、導電層１０７（第２電極１０７）を形成する工程において、所望のマスクを用いて、図１３Ｂに示される導電層１０７をパターニングして、第１の抵抗変化層１０６ａと第２電極１０７の双方と接する第２の抵抗変化層１０６ｂが成す領域１６０が形成される。
図１３Ｃ、図１３Ｄの平面図に示されるように、導電層１０７は、積層方向に見て、不揮発性記憶素子３０または不揮発性記憶素子３５が形成される領域を囲む輪郭の内部に位置する１つの頂点１７０と前記輪郭上に位置する複数の頂点１７１とを有する多角形の領域１６０と重ならない部分が除去される。導電層１０７が除去された部分は、露出した第１の抵抗変化層１０６ａによって示されている。
図１３Ｃでは、平面図で左下、左上、右上に位置する導電層１０７の部分が除去されている。導電層１０７のこのような部分が除去された構成は、図１１の不揮発性記憶素子３０に対応するものである。図１３Ｄでは、平面図で右下に位置する導電層１０７の部分が除去されている。導電層１０７のこのような部分が除去された構成は、図１２の不揮発性記憶素子３５に対応するものである。
次に、図１３Ｅに示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図１３Ｃに示される導電層１０５、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂ及び導電層１０７をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの積層で構成される抵抗変化素子を形成する。
最後に、抵抗変化素子を被覆して、第２の層間絶縁層１０８（膜厚５００ｎｍ以上１０００ｎｍ以下）が形成され、図５Ｂ、図５Ｃと同様の製造方法で、第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、不揮発性記憶素子３０が完成する。
以上の製造方法により、第２の抵抗変化層１０６ａと第２電極１０７の双方と接する第２の抵抗変化層１０６ｂの抵抗変化素子の上面から見た領域１６０において、領域１６０の２つの辺１６１、１６２によって形成される抵抗変化層１０６の端部と接しない頂点１７０の成す角度を精度よく形成でき、初期ブレイク電圧の安定した抵抗変化素子が可能となる。
開示される不揮発性記憶素子は、微細化した場合においても素子の特性ばらつきを増やさずに初期ブレイク電圧の低減が可能となり、低電圧で動作する不揮発性記憶装置に適用する上で有用である。
１０、１５、２０、２５、３０、３５ 不揮発性記憶素子
１００ 基板
１０１ 配線
１０２ 第１の層間絶縁層
１０３ コンタクトホール
１０４ コンタクトプラグ、導電層
１０５ 第１電極、導電層
１０６ 抵抗変化層
１０６ａ 第１の抵抗変化層
１０６ｂ 第２の抵抗変化層
１０７ 第２電極、導電層
１０８ 第２の層間絶縁層
１０９ コンタクトホール
１１０ コンタクトプラグ
１１１ 配線
１５０ 保護層
１６０ 領域
１６１、１６２ 辺
１６３ 多角形
１６４ 角度
１７０、１７１ 頂点
上記目的を達成するために、開示される不揮発性記憶素子の１つの態様は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、を備え、前記抵抗変化層は、第１の金属酸化物で構成され前記第１電極に接する第１の抵抗変化層と、酸素不足度が前記第１の金属酸化物の酸素不足度よりも小さい第２の金属酸化物で構成され前記第２電極に接する第２の抵抗変化層とを有し、前記第１の抵抗変化層の前記第２の抵抗変化層に近い主面は平坦であり、前記第２の抵抗変化層は、前記抵抗変化層の主面に垂直な方向に見て前記抵抗変化層の輪郭の内部に位置する１つの第１頂点と前記抵抗変化層の輪郭上に位置する複数の第２頂点とを有する多角形の内部領域において前記第１の抵抗変化層及び前記第２電極の双方と接し、かつ前記多角形の前記内部領域外の領域において前記第１の抵抗変化層及び前記第２電極のいずれか一方と接していない。
上記目的を達成するために、開示される一つの態様に係る不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、を備え、前記抵抗変化層は、第１の金属酸化物で構成され前記第１電極に接する第１の抵抗変化層と、酸素不足度が前記第１の金属酸化物の酸素不足度よりも小さい第２の金属酸化物で構成され前記第２電極に接する第２の抵抗変化層とを有し、前記第１の抵抗変化層の前記第２の抵抗変化層に近い主面は平坦であり、前記第２の抵抗変化層は、前記抵抗変化層の主面に垂直な方向に見て前記抵抗変化層の輪郭の内部に位置する１つの第１頂点と前記抵抗変化層の輪郭上に位置する複数の第２頂点とを有する多角形の内部領域において前記第１の抵抗変化層及び前記第２電極の双方と接し、かつ前記多角形の前記内部領域外の領域において前記第１の抵抗変化層及び前記第２電極のいずれか一方と接していない。
開示される一つの態様に係る不揮発性記憶素子の製造方法は、第１電極を形成する工程と、前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に保護層を形成する工程と、前記保護層の一部を除去し、前記第１の抵抗変化層を露出させる工程であって、前記保護層は、積層方向に見て、不揮発性記憶素子が形成される領域を囲む輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重なる部分が除去される工程と、前記保護層と前記露出された第１の抵抗変化層とを被覆する第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に第２電極を形成する工程と、を含む。
このような構成によれば、前記保護層の加工後に前記第２の抵抗変化層を形成することから、前記第２の抵抗変化層がエッチングされることがなく、均一な膜厚を確保できることから、安定した初期ブレイク電圧を得られる。
また、初期化ブレイク動作時において、前記第１頂点に電界が集中する不揮発性記憶素子を提供できる。そのような不揮発性記憶素子は、抵抗変化層に段差を形成せずにブレイク電圧の低減を図ることができるため、微細化に適する。
開示される一つの態様に係る不揮発性記憶素子の製造方法は、第１電極を形成する工程と、前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に保護層を形成する工程と、前記保護層の一部を除去し、前記第２の抵抗変化層を露出させる工程であって、前記保護層は、積層方向に見て、不揮発性記憶素子が形成される領域を囲む輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重なる部分が除去される工程と、前記保護層と前記露出された第２の抵抗変化層とを被覆する第２電極を形成する工程と、を含む。
このような構成によれば、前記保護層をエッチングする際に、前記第２の抵抗変化層と前記第１の抵抗変化層との界面がエッチングガスに曝されない。従って、エッチングガスの混入で酸素原子の移動が阻害されることがなく、安定した抵抗変化動作が可能となる。
また、初期化ブレイク動作時において、前記第１頂点に電界が集中する不揮発性記憶素子を提供できる。そのような不揮発性記憶素子は、抵抗変化層に段差を形成せずにブレイク電圧の低減を図ることができるため、微細化に適する。
開示される一つの態様に係る不揮発性記憶素子の製造方法は、第１電極を形成する工程と、前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に第２電極を形成する工程と、前記第２電極の一部を除去する工程であって、前記第２電極は、積層方向に見て、不揮発性記憶素子が形成される領域を囲む輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重なる部分が除去される工程と、を含む。
また、図１の（ｂ）に示されるように、第２の抵抗変化層１０６ｂは、抵抗変化層１０６の主面に垂直な方向に見て抵抗変化層１０６の輪郭の内部に位置する１つの頂点１７０と輪郭上に位置する複数の頂点１７１とを有する多角形１６３の内部の領域１６０において第１の抵抗変化層１０６ａ及び第２電極１０７の双方と接し、かつ多角形１６３の外部の領域において第１の抵抗変化層１０６ａ及び第２電極１０７のいずれか一方（図１の（ｂ）の例では、第１の抵抗変化層１０６ａ）と接していない。ここで、頂点１７０が第１頂点の一例であり、頂点１７１が第２頂点の一例である。

Claims (18)

  1. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に介在され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化層と、を備え、
    前記抵抗変化層は、第１の金属酸化物で構成され前記第１電極に接する第１の抵抗変化層と、酸素不足度が前記第１の金属酸化物の酸素不足度よりも小さい第２の金属酸化物で構成され前記第２電極に接する第２の抵抗変化層とを有し、
    前記第１の抵抗変化層の前記第２の抵抗変化層に近い主面は平坦であり、
    前記第２の抵抗変化層は、前記抵抗変化層の主面に垂直な方向に見て前記抵抗変化層の輪郭の内部に位置する１つの第１頂点と前記抵抗変化層の輪郭上に位置する複数の第２頂点とを有する多角形の内部領域において前記第１の抵抗変化層及び前記第２電極の双方と接し、かつ前記多角形の前記内部領域外の領域において前記第１の抵抗変化層及び前記第２電極の少なくとも一方と接していない
    不揮発性記憶素子。
  2. 前記多角形の前記第１頂点における内角は、０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満である
    請求項１に記載の不揮発性記憶素子。
  3. 前記多角形の前記内部領域外の領域において前記第１の抵抗変化層と前記第２の抵抗変化層との間に介在して保護層が設けられている
    請求項１又は２に記載の不揮発性記憶素子。
  4. 前記多角形の前記内部領域外の領域において前記第２の抵抗変化層と前記第２電極との間に介在して保護層が設けられている
    請求項１又は２に記載の不揮発性記憶素子。
  5. 前記多角形の前記内部領域においてのみ前記第２電極が設けられている
    請求項１又は２に記載の不揮発性記憶素子。
  6. 前記第１金属酸化物及び前記第２金属酸化物の各々は、遷移金属酸化物又はアルミニウム酸化物である
    請求項１から５の何れか１項に記載の不揮発性記憶素子。
  7. 前記遷移金属酸化物は、タンタル酸化物、ハフニウム酸化物、及びジルコニウム酸化物のいずれかである
    請求項６に記載の不揮発性記憶素子。
  8. 第１電極を形成する工程と、
    前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、
    前記第１の抵抗変化層上に保護層を形成する工程と、
    前記保護層の一部を除去し、前記第１の抵抗変化層を露出させる工程と、
    前記保護層と前記露出された第１の抵抗変化層とを被覆する第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層上に第２電極を形成する工程と、
    を含む不揮発性記憶素子の製造方法。
  9. 前記保護層の一部を除去する工程において、前記保護層のエッチングレートが前記第１の抵抗変化層のエッチングレートよりも大きい条件で前記保護層をエッチングする
    請求項８に記載の不揮発性記憶素子の製造方法。
  10. 前記不揮発性記憶素子は、積層方向に見てあらかじめ定められた輪郭で囲まれた領域に形成され、
    前記保護層の一部を除去する工程において、前記積層方向に見て前記輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重なる前記保護層の部分が除去される
    請求項８又は９に記載の不揮発性記憶素子の製造方法。
  11. 前記多角形の前記第１頂点における内角は、０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満である
    請求項１０に記載の不揮発性記憶素子の製造方法。
  12. 第１電極を形成する工程と、
    前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、
    前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層上に保護層を形成する工程と、
    前記保護層の一部を除去し、前記第２の抵抗変化層を露出させる工程と、
    前記保護層と前記露出された第２の抵抗変化層とを被覆する第２電極を形成する工程と、
    を含む不揮発性記憶素子の製造方法。
  13. 前記保護層の一部を除去する工程において、前記保護層のエッチングレートが前記第２の抵抗変化層のエッチングレートよりも大きい条件で前記保護層をエッチングする
    請求項１２に記載の不揮発性記憶素子の製造方法。
  14. 前記不揮発性記憶素子は、積層方向に見てあらかじめ定められた輪郭で囲まれた領域に形成され、
    前記保護層の一部を除去する工程において、前記積層方向に見て前記輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重なる前記保護層の部分が除去される
    請求項１２又は１３に記載の不揮発性記憶素子の製造方法。
  15. 前記多角形の前記第１頂点における内角は、０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満である
    請求項１４に記載の不揮発性記憶素子の製造方法。
  16. 第１電極を形成する工程と、
    前記第１電極上に上面が平坦な第１の抵抗変化層を形成する工程と、
    前記第１の抵抗変化層上に第２の抵抗変化層を形成する工程と、
    前記第２の抵抗変化層上に第２電極を形成する工程と、
    前記第２電極の一部を除去する工程と、
    を含む不揮発性記憶素子の製造方法。
  17. 前記不揮発性記憶素子は、積層方向に見てあらかじめ定められた輪郭で囲まれた領域に形成され、
    前記第２電極の一部を除去する工程において、前記積層方向に見て、前記輪郭の内部に位置する１つの第１頂点と前記輪郭上に位置する複数の第２頂点とを有する多角形の内部領域と重ならない前記第２電極の部分が除去される
    請求項１６に記載の不揮発性記憶素子の製造方法。
  18. 前記多角形の前記第１頂点における内角は、０度より大きくかつ９０度以下であるか、または２７０度以上かつ３６０度未満である
    請求項１７に記載の不揮発性記憶素子の製造方法。
JP2014504097A 2012-11-14 2013-10-04 不揮発性記憶素子及びその製造方法 Active JP5555821B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014504097A JP5555821B1 (ja) 2012-11-14 2013-10-04 不揮発性記憶素子及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012250456 2012-11-14
JP2012250456 2012-11-14
PCT/JP2013/005926 WO2014076869A1 (ja) 2012-11-14 2013-10-04 不揮発性記憶素子及びその製造方法
JP2014504097A JP5555821B1 (ja) 2012-11-14 2013-10-04 不揮発性記憶素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP5555821B1 JP5555821B1 (ja) 2014-07-23
JPWO2014076869A1 true JPWO2014076869A1 (ja) 2017-01-05

Family

ID=50730807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014504097A Active JP5555821B1 (ja) 2012-11-14 2013-10-04 不揮発性記憶素子及びその製造方法

Country Status (3)

Country Link
US (1) US9172038B2 (ja)
JP (1) JP5555821B1 (ja)
WO (1) WO2014076869A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102247017B1 (ko) * 2014-03-03 2021-04-30 에스케이하이닉스 주식회사 전자 장치
FR3039702B1 (fr) * 2015-07-31 2018-02-09 Commissariat Energie Atomique Dispositif memoire
US10734576B2 (en) * 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US10957587B2 (en) * 2018-07-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with conductive feature

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955476A (ja) 1995-08-10 1997-02-25 Seiko Epson Corp 半導体装置
US6549447B1 (en) 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
JP4847743B2 (ja) 2005-11-28 2011-12-28 エルピーダメモリ株式会社 不揮発性メモリ素子
JP2008198941A (ja) 2007-02-15 2008-08-28 Fujitsu Ltd 半導体装置および半導体装置の製造方法
WO2008149484A1 (ja) 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010062265A (ja) * 2008-09-02 2010-03-18 Sharp Corp 可変抵抗素子及びその製造方法、並びにその駆動方法
WO2010067585A1 (ja) 2008-12-10 2010-06-17 パナソニック株式会社 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
JP5446238B2 (ja) * 2008-12-15 2014-03-19 日本電気株式会社 抵抗変化素子及びその動作方法
JP4688979B2 (ja) 2009-07-13 2011-05-25 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
CN102217067B (zh) 2009-09-14 2014-07-30 松下电器产业株式会社 非易失性存储装置及其制造方法
CN102696107A (zh) 2009-12-18 2012-09-26 松下电器产业株式会社 电阻变化型元件及其制造方法
JP5120967B2 (ja) * 2009-12-25 2013-01-16 シャープ株式会社 可変抵抗素子
WO2013054506A1 (ja) * 2011-10-11 2013-04-18 パナソニック株式会社 半導体記憶素子の製造方法
WO2013073187A1 (ja) * 2011-11-17 2013-05-23 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
JP5873981B2 (ja) * 2012-01-19 2016-03-01 パナソニックＩｐマネジメント株式会社 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
WO2013145741A1 (ja) * 2012-03-29 2013-10-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JP5838353B2 (ja) * 2013-03-18 2016-01-06 パナソニックＩｐマネジメント株式会社 抵抗変化素子の評価方法、評価装置、検査装置、及び不揮発性記憶装置

Also Published As

Publication number Publication date
WO2014076869A1 (ja) 2014-05-22
US9172038B2 (en) 2015-10-27
US20150041748A1 (en) 2015-02-12
JP5555821B1 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
US8492743B2 (en) Nonvolatile memory device and method of manufacturing the same
US10109793B2 (en) Bottom electrode for RRAM structure
JP5597320B2 (ja) 不揮発性記憶装置の製造方法
JP5236841B1 (ja) 半導体記憶素子の製造方法
JP5242864B1 (ja) 不揮発性記憶素子の製造方法
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
WO2013108593A1 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP5404977B2 (ja) 不揮発性記憶素子、不揮発性記憶装置及びそれらの製造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
US11991938B2 (en) Memory devices and methods of forming memory devices
WO2013140768A1 (ja) 不揮発性記憶装置及びその製造方法
JP2014082279A (ja) 不揮発性記憶装置及びその製造方法
JP2013168454A (ja) 半導体記憶装置及びその製造方法
US20140203234A1 (en) Variable resistance nonvolatile memory element and method of manufacturing the same
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法
CN108134008B (zh) 电阻转换存储器元件及其制造方法
US11233195B2 (en) Memory devices and methods of forming memory devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R151 Written notification of patent or utility model registration

Ref document number: 5555821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250