WO2010067585A1 - 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置 - Google Patents

抵抗変化素子およびそれを用いた不揮発性半導体記憶装置 Download PDF

Info

Publication number
WO2010067585A1
WO2010067585A1 PCT/JP2009/006698 JP2009006698W WO2010067585A1 WO 2010067585 A1 WO2010067585 A1 WO 2010067585A1 JP 2009006698 W JP2009006698 W JP 2009006698W WO 2010067585 A1 WO2010067585 A1 WO 2010067585A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance change
electrode
concentration
resistance
layer
Prior art date
Application number
PCT/JP2009/006698
Other languages
English (en)
French (fr)
Inventor
辻清孝
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/133,809 priority Critical patent/US8350245B2/en
Priority to JP2010542014A priority patent/JP4937413B2/ja
Publication of WO2010067585A1 publication Critical patent/WO2010067585A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Definitions

  • the present invention relates to a resistance change element whose resistance value to be stably maintained is changed by application of a voltage pulse, and a nonvolatile semiconductor memory device using the resistance change element.
  • the memory cell in the case of a nonvolatile semiconductor memory element (resistance change type memory) that uses a resistance change element whose resistance value that is stably maintained by application of a voltage pulse as a memory portion, the memory cell must be configured with a simple structure. Therefore, further miniaturization, higher speed, and lower power consumption are expected.
  • resistance change type memory resistance change type memory
  • a memory cell that performs stable memory operation is configured using one transistor and one memory element, and high integration is performed using this memory cell.
  • Patent Document 1 discloses a structure in which a resistance change region is formed in a portion to form a resistance change element.
  • the resistance change region is formed directly on the lower electrode having a small area as a structure in which the lower electrode and the upper electrode of the variable resistance element have different areas in contact with the variable resistance layer. Therefore, it is possible to obtain a reliable resistance change in the vicinity of an electrode having a small connection size by applying a voltage lower than that in the prior art, so that miniaturization and power consumption can be reduced.
  • Patent Document 2 An example in which a material other than a material having a perovskite structure is used as a material of the resistance change element is disclosed in Patent Document 2 (FIGS. 1 and 2 of Patent Document 2).
  • Patent Document 2 it is assumed that the temperature necessary for manufacturing the variable resistance element can be made 400 ° C. or lower by using iron oxide as the variable resistance layer, and the compatibility with the semiconductor manufacturing process is improved. Yes.
  • the resistance change element has a structure in which a resistance change layer is sandwiched between an upper electrode and a lower electrode. Depending on the resistance change material, the resistance change depends on a voltage having a different polarity applied between the upper electrode and the lower electrode. It is known that this occurs when the resistance of the resistance change layer near the interface between the lower electrode and the resistance change layer changes.
  • the interface where the resistance change occurs is limited to one of the interfaces, and the resistance of the interface does not change from the low resistance state regardless of voltage application at the other interface. is required.
  • FIG. 2 of Patent Document 2 shows a method of forming a layer having a high oxygen concentration between the resistance change layer and the lower electrode as a countermeasure. In this case as well, the interface between the resistance change layer and the upper electrode is shown. It is difficult to keep the circuit in a completely low resistance state, which causes generation of erroneous write bits in a large-scale memory.
  • an object of the present invention is to provide a variable resistance element in which the probability of erroneous writing is suppressed as compared with these conventional elements, and a nonvolatile semiconductor memory device using the variable resistance element.
  • one embodiment of a variable resistance element according to the present invention includes a substrate and a multilayer structure formed on the substrate, and the multilayer structure includes a first electrode and a second electrode.
  • a resistance change film disposed between the electrodes and transitioning between a high resistance state and a low resistance state according to a polarity of a voltage applied between the electrodes, wherein the resistance change film includes the first electrode.
  • the low concentration resistance change layer bonded to the second electrode and the high concentration resistance change layer bonded to the second electrode are stacked, and the oxygen concentration in the low concentration resistance change layer is the same as that in the high concentration resistance change layer.
  • junction area between the first electrode and the low-concentration variable resistance layer is lower than the oxygen concentration, and is larger than the junction area between the second electrode and the high-concentration variable resistance layer.
  • the junction area between the low-concentration resistance change layer and the electrode in contact therewith is larger than the junction area between the high-concentration resistance change layer and the electrode in contact therewith. Resistance change phenomenon is suppressed.
  • the high concentration resistance change layer is patterned so as to completely cover one surface of the second electrode, and the low concentration resistance change layer is connected to the second electrode of the high concentration resistance change layer. It is good also as a structure which has covered the end surface and side surface on the opposite side to the end surface currently made.
  • the high-concentration variable resistance layer other than the vicinity of the upper portion of the second electrode is removed, so that oxygen diffusion from that portion to the low-concentration variable resistance layer is avoided, and the oxygen concentration of the low-concentration variable resistance layer increases accordingly.
  • the probability that high resistance (erroneous writing) occurs at the interface between the low-concentration variable resistance layer and the first electrode is further suppressed.
  • a region of the surface of the high-concentration variable resistance layer that is bonded to the second electrode that is not bonded to the second electrode may be covered with an oxygen barrier.
  • the end face of the second electrode opposite to the end face joined to the high-concentration variable resistance layer may be connected to the surface of the wiring formed above or below the second electrode.
  • the second electrode is a via that fills a via hole provided in an interlayer insulating film disposed between the high-concentration variable resistance layer and the wiring, and the high-concentration variable resistance layer and the It is good also as a structure which electrically connects with wiring.
  • the resistance change element of the present invention is configured such that the via for electrically connecting the drain or source electrode of the transistor and the lower electrode is formed of the same material as the lower electrode.
  • the lower electrode can also be integrated. Thereby, process man-hours can be reduced and miniaturization can be achieved.
  • the second electrode may be made of platinum and iridium or a mixture thereof.
  • the first electrode may include at least one selected from copper, titanium, tungsten, tantalum, and nitrides thereof.
  • the low-concentration resistance change layer and the high-concentration resistance change layer are oxygen in which the oxygen content, which is an atomic ratio, is smaller than that of an oxide having a stoichiometric composition.
  • a deficient metal oxide, wherein the metal oxide is at least selected from tantalum oxide, iron oxide, titanium oxide, vanadium oxide, cobalt oxide, nickel oxide, zinc oxide, niobium oxide, and hafnium oxide.
  • One kind may be included.
  • the plurality of resistance change elements are formed on a substrate on which a plurality of transistors are formed, and the lower electrodes of the resistance change elements are electrically connected to the respective drain electrodes or source electrodes of the transistors and vias. Connected, a gate electrode of the transistor is connected to a word line, and a drain electrode or a source electrode of the transistor that is not electrically connected to the lower electrode of the resistance change element is orthogonal to the word line
  • the 1T1R type memory cell array can be formed by connecting the upper electrode to the common plate line and being connected to the bit line arranged in the direction.
  • a memory block including a plurality of memory cells each including the variable resistance element described above and a transistor having a source or a drain connected to the variable resistance element is provided.
  • the first electrode of the variable resistance element and the low concentration variable resistance layer may be formed in common for a plurality of memory cells constituting the memory block.
  • the high-concentration resistance change layers of the plurality of resistance change elements constituting the memory block may be formed in common for the plurality of memory cells constituting the memory block.
  • the junction area on the upper electrode side of the junction area on the lower electrode side of the resistance change element can be reduced. Since the ratio can be increased, the effect of preventing a resistance change on the upper electrode side can be further enhanced. This leads to more stable resistance change operation of the variable resistance element.
  • the junction area between the upper electrode and the resistance change film is larger than the junction area between the lower electrode and the resistance change film, and the oxygen concentration in the resistance change film on the lower electrode side is larger than that on the upper electrode side.
  • variable resistance element and the nonvolatile semiconductor memory device that perform a resistance change operation more reliably are realized, and electronic devices such as portable information devices and information home appliances have been widely used today.
  • the practical value of the variable resistance element and the nonvolatile semiconductor memory device according to the present invention which is suitable for reduction in power consumption and power consumption, is extremely high.
  • FIG. 1 is a schematic diagram showing an example of a cross-sectional configuration of the variable resistance element according to the first embodiment of the present invention.
  • 2A is a schematic top view showing a process of forming a wiring on a substrate in the variable resistance element manufacturing method according to the first embodiment of the present invention
  • FIG. 2B is a cross-sectional view of FIG. It is a schematic diagram which shows.
  • FIG. 3A is a schematic view from above showing a process until a via is formed in the variable resistance element manufacturing method according to the first embodiment of the present invention
  • FIG. 4A is a schematic view from above showing a step of forming a lower electrode in the variable resistance element manufacturing method according to the first embodiment of the present invention
  • FIG. 5A is a schematic view from the top showing the step of extending the upper surface of the interlayer insulating film to the upper surface of the lower electrode in the variable resistance element manufacturing method according to the first embodiment of the present invention
  • FIG. b) is a schematic diagram showing a cross section of the same figure.
  • FIG. 6A is a schematic view from the top showing the process until the upper electrode is formed in the variable resistance element manufacturing method according to the first embodiment of the present invention
  • FIG. It is a schematic diagram which shows a cross section.
  • FIG. 7A is a schematic view from above showing the configuration of the nonvolatile semiconductor memory device configured using the variable resistance element according to the first embodiment of the present invention
  • FIG. 8 is a schematic diagram of a variable resistance element for explaining the effect of the variable resistance element of the present invention.
  • FIG. 9 is an actual measurement diagram for explaining the influence of the junction area between the lower electrode and the resistance change film and the effect of the junction area between the upper electrode and the resistance change film in the resistance change operation of the resistance change element of the present invention.
  • FIG. 10 is a schematic diagram showing an example of a cross-sectional configuration of the variable resistance element according to the second embodiment of the present invention.
  • FIG. 11A is a schematic top view showing a step of forming a high-concentration variable resistance layer in the method of manufacturing a variable resistance element according to the second embodiment of the present invention, and FIG. It is a schematic diagram which shows a cross section.
  • FIG. 11A is a schematic top view showing a step of forming a high-concentration variable resistance layer in the method of manufacturing a variable resistance element according to the second embodiment of the present invention
  • FIG. It is a schematic diagram which shows a cross section.
  • FIG. 12A is a schematic view from the top showing the steps until the formation of the upper electrode in the variable resistance element manufacturing method according to the second embodiment of the present invention, and FIG. It is a schematic diagram which shows a cross section.
  • FIG. 13 is a schematic diagram illustrating an example of a cross-sectional configuration of a variable resistance element according to the third embodiment of the present invention.
  • FIG. 14A is a schematic top view showing a process until an oxygen barrier film is formed in the variable resistance element manufacturing method according to the third embodiment of the present invention, and FIG. It is a schematic diagram which shows a cross section.
  • FIG. 15A is a schematic top view showing a step of forming a groove for a lower electrode in the variable resistance element manufacturing method according to the third embodiment of the present invention, and FIG.
  • FIG. 16A is a schematic top view showing a step of forming a lower electrode in the variable resistance element manufacturing method according to the third embodiment of the present invention
  • FIG. 17A is a schematic view from the top showing the steps until the formation of the upper electrode in the variable resistance element manufacturing method according to the third embodiment of the present invention
  • FIG. 18 is a schematic diagram showing an example of a cross-sectional configuration of a variable resistance element according to the fourth embodiment of the present invention.
  • the shape of the storage unit and the like is schematic, and the number and the like are easy to show.
  • “to form on a substrate” means to form a structure directly on a substrate and to form on a substrate via another according to a general interpretation. It means both cases.
  • the “interlayer insulating film” means an interlayer insulating film formed in one process in the variable resistance element manufacturing process and a plurality of interlayer insulating films formed in a plurality of processes in the variable resistance element manufacturing process. Refers to both the interlayer insulating film formed by combining the two. Further, “seeing from the thickness direction of the substrate” means “looking through or not through the thickness direction of the substrate”.
  • variable resistance element and the nonvolatile semiconductor memory device according to the first embodiment of the present invention will be described.
  • FIG. 1 is a cross-sectional view showing an example of the configuration of the variable resistance element 100 according to the first embodiment of the present invention in a cross-sectional view.
  • the variable resistance element 100 includes a wiring 110 formed on a substrate 101, an interlayer insulating film 105 formed so as to cover the wiring 110, and an interlayer insulating film 105. Embedded in and electrically connected to the upper surface of the wiring 110, a lower electrode 250 electrically connected to the upper surface of the via 120, an upper surface of the lower electrode 250, and a lower portion The variable resistance film 265 is formed to cover the upper surface of the electrode 250, and the upper electrode 280 is formed on the variable resistance film 265.
  • the resistance change film 265 has a bipolar resistance change characteristic that transitions between a high resistance state and a low resistance state according to the polarity of the voltage applied between the upper electrode 280 and the lower electrode 250, and
  • the oxygen concentration is high on the interface side with the lower electrode 250 (high concentration resistance change layer 260) and low on the interface side with the upper electrode 280 (low concentration resistance change layer 270). That is, the oxygen concentration in the low concentration resistance change layer 270 is lower than the oxygen concentration in the high concentration resistance change layer 260.
  • the upper electrode 280 is an example of a first electrode joined to the low concentration resistance change layer 270
  • the lower electrode 250 is an example of a second electrode joined to the high concentration resistance change layer 260.
  • junction area between the low concentration resistance change layer 270 and the upper electrode 280 is larger than the junction area between the high concentration resistance change layer 260 and the lower electrode 250 (area formed by the contact surface). Further, the side surface of the resistance change film 265 and the side surface of the lower electrode 250 are not continuously connected.
  • the resistance change occurs only at the interface between the high-concentration resistance change layer 260 and the lower electrode 250, and a stable resistance change operation can be realized.
  • variable resistance element 100 is a schematic view showing the upper surface
  • (b) is a cross-sectional view taken along the line X-X 'in each figure (a) as viewed from the direction of the arrow.
  • a wiring 110 is formed by masking and etching using an exposure process (FIG. 2A and FIG. 2). (B)).
  • a material such as Al, Cu, Al—Cu alloy, Ti—Al—N alloy, or the like can be used for the wiring 110.
  • an Al film deposited by a sputtering method is used.
  • the thickness of the wiring 110 is 200 nm or more and 400 nm or less, the width is about 0.6 ⁇ m, and the interval (gap) between the adjacent wirings 110 is about 0.8 ⁇ m.
  • the via 120 is formed so as to be embedded in the interlayer insulating film 105.
  • This can be formed as follows. That is, an interlayer insulating film 105 made of TEOS-SiO is deposited to a thickness of 800 nm on the structure shown in FIGS. 2A and 2B by using, for example, a CVD method and polished to 400 nm by, for example, CMP. To make the surface substantially flat.
  • the interlayer insulating film 105 includes a silicon nitride (SiN) film, a silicon carbonitride (SiCN) film, a silicon carbonation (SiOC) film, or a silicon fluorine oxide (SiF) that is a low dielectric constant material.
  • SiN silicon nitride
  • SiCN silicon carbonitride
  • SiOC silicon carbonation
  • SiF silicon fluorine oxide
  • a SiOF) film or the like may be used. Further, a stacked structure of these materials may be used.
  • a via hole (diameter 260 nm) for connecting to the wiring 110 is formed in the interlayer insulating film 105.
  • These can be easily formed by using a technique used in a general semiconductor process.
  • a conductor film to be the via 120 made of tungsten (W) is formed by using, for example, a CVD method, and then CMP is performed, for example, as shown in FIGS.
  • a simple structure can be formed.
  • copper (Cu) or aluminum (Al) can be used as the via 120 in addition to tungsten (W).
  • the lower electrode 250 is formed on the interlayer insulating film 105 including the via 120.
  • This can be formed as follows. That is, after forming a metal electrode layer using a sputtering method, a CVD method, or the like, the lower electrode 250 having a predetermined size is formed by masking and etching using an exposure process.
  • the lower electrode 250 it is desirable to use a noble metal material such as platinum (Pt), iridium (Ir), or a mixture thereof as an electrode that sufficiently draws out the function of the high-concentration variable resistance layer 260, that is, easily changes resistance. .
  • platinum (Pt) is used.
  • the dimensions of the lower electrode 250 were 0.5 ⁇ m ⁇ 0.5 ⁇ m and the film thickness was 50 nm.
  • the interlayer insulating film 105 is extended to the height of the upper surface of the lower electrode 250.
  • This can be formed as follows. That is, an interlayer insulating film made of TEOS-SiO is deposited on the structure shown in FIGS. 4A and 4B by using, for example, a CVD method, and the surface thereof is made substantially flat by performing, for example, CMP.
  • the interlayer insulating film 105 is expanded toward the upper layer.
  • the surface of the interlayer insulating film 105 is etched back, and the height of the surface of the interlayer insulating film 105 is lowered to the height of the lower electrode 250.
  • FIG. 5B the height of the surface of the interlayer insulating film 105 and the height of the upper surface of the lower electrode 250 are shown to be coincident with each other. It may be exposed from the interlayer insulating film 105.
  • etch back an argon (Ar) milling method or a dry etching method is used.
  • a dry etching method using a chlorine (Cl) -based gas is used.
  • an oxygen-deficient high concentration which is an oxide having a small oxygen content as compared with an oxide having a stoichiometric composition.
  • the resistance change layer 260, the low-concentration resistance change layer 270, and the upper electrode 280 are formed.
  • the preferred range of the low-concentration variable resistance layer 270 is TaO x (0 ⁇ x ⁇ 2.5), and the film thickness is preferably 30 nm to 100 nm.
  • the high-concentration variable resistance layer 260 is preferably TaO y (x ⁇ y ⁇ 2.5) and has a thickness of 1 nm to 8 nm. Note that the value of x in the chemical formula of TaO x can be adjusted by adjusting the ratio of the oxygen gas flow rate to the argon gas flow rate during sputtering.
  • a substrate is placed in a sputtering apparatus, and the inside of the sputtering apparatus is evacuated to about 7 ⁇ 10 ⁇ 4 Pa. Then, using tantalum as a target, the power is 250 W, the total gas pressure of argon gas and oxygen gas is 3.3 Pa, the set temperature of the substrate is 30 ° C., and the structure shown in FIGS. 5A and 5B Sputtering is performed on the substrate.
  • the oxygen content in the tantalum oxide layer (that is, the composition ratio of oxygen atoms to tantalum atoms) is about 40% (TaO 0.66 ) to about 70% (TaO 2.3 ).
  • the composition of the tantalum oxide layer can be measured using Rutherford backscattering method.
  • the oxide having a stoichiometric composition refers to Ta 2 O 5 which is an insulator, and the metal oxide has conductivity by making it an oxygen-deficient type. Become.
  • the upper electrode 280, the low-concentration resistance change layer 270, and the high-concentration resistance change layer 260 having predetermined dimensions are formed by masking and etching using an exposure process.
  • the dimensions of the upper electrode 280, the low-concentration resistance change layer 270, and the high-concentration resistance change layer 260 in plan view need to be larger than the dimensions of the lower electrode 250.
  • the resistance change film 265 is formed as a stack of a low concentration resistance change layer 270 that is a resistance change film having a low oxygen concentration and a high concentration resistance change layer 260 that is a resistance change film having a high oxygen concentration.
  • the interface between the resistance change layer and the high-concentration resistance change layer does not necessarily have to be clearly divided into two layers, and the same effect can be obtained even if it has a continuously changing distribution.
  • the variable resistance film having such an oxygen distribution is formed by, for example, a reactive sputtering method in which a tantalum (Ta) target is sputtered with oxygen (O 2 ) ions and argon (Ar) ions to form a tantalum oxide film. It can be formed by forming a tantalum oxide film while changing the ratio of (O 2 ) ions to argon (Ar) ions (decreasing the ratio of oxygen ions).
  • the resistance change film 265 is similarly an oxide film containing oxygen-deficient iron, and other transition metal oxides such as titanium oxide, vanadium oxide, cobalt oxide, and oxide. At least one transition metal oxide selected from nickel, zinc oxide, niobium oxide film, hafnium oxide film, and the like can be used, and a sputtering method, a CVD method, or the like is used as the film formation method.
  • the upper electrode 280 can be made of the same material as the lower electrode 250. However, the resistance of the interface of the resistance change film 265 on the upper electrode 280 side can be kept low, that is, as an electrode that hardly changes resistance.
  • a metal containing at least one selected from copper (Cu), titanium (Ti), tungsten (W), tantalum (Ta), and nitrides thereof may be used.
  • a sputtering method, a CVD method, or the like is used as a film forming method for these materials.
  • the shape of the lower electrode 250, the resistance change film 265, and the upper electrode 280 in a plan view is shown as a square.
  • the shape is not limited to this, and the shape is not limited to this.
  • the same effect can be obtained by using a polygonal shape. This is the same in the description after the second embodiment described later.
  • FIG. 8 shows the structure of the variable resistance element 800 examined by the present inventors.
  • the junction area between the upper electrode and the resistance change film is the same as the junction area between the lower electrode and the resistance change film.
  • a resistance change element 800 shown in FIG. 8 includes a substrate 101, an oxide layer 1001 formed on the substrate 101, a lower electrode 250 formed on the oxide layer 1001, an upper electrode 280, and a lower electrode. 250 and a resistance change film 265 sandwiched between the upper electrode 280 and the upper electrode 280.
  • the resistance change film 265 is formed on the low-concentration resistance change layer 270 having a low oxygen content and the high-concentration resistance change having a higher oxygen content than the low-concentration resistance change layer 270.
  • layer 260 is formed on the low-concentration resistance change layer 270 having a low oxygen content and the high-concentration resistance change having a higher oxygen content than the low-concentration resistance change layer 270.
  • the metal oxide which is a material used for the resistance change film 265
  • the metal oxide generally has a property of increasing the resistance as the oxygen concentration increases. For this reason, the resistance of the resistance change film 265 on the upper electrode 280 side immediately after being manufactured is higher than that on the lower electrode 250 side.
  • applying a voltage equal to or higher than the high resistance threshold voltage which is a relatively high potential on the electrode (here, the upper electrode 280) side on which the high concentration resistance change layer 260 is formed, ) Is defined as an applied voltage.
  • the application of a voltage equal to or higher than the low resistance threshold voltage at which the electrode side on which the high-concentration variable resistance layer is formed has a relatively low potential is defined as the application of the LR voltage (low resistance voltage).
  • variable resistance element 800 As a result of actually producing and examining the variable resistance element 800 having the structure of FIG. 8, the present inventors have determined that the LR voltage (voltage under the condition that the upper electrode 280 side is relatively negative with respect to the lower electrode 250). If applied, the resistance value of the resistance change element 800 tends to be low, and when the HR voltage (voltage under the condition that the upper electrode 280 side is relatively positive with respect to the lower electrode 250) is applied, the resistance value of the resistance change element 800 becomes smaller. It was confirmed that it would be expensive.
  • the high concentration resistance change layer 260 is made to be in contact with only the upper electrode 280, but the structure made so that the high concentration resistance change layer is in contact only with the lower electrode is also LR.
  • a voltage voltage under the condition that the lower electrode side is relatively negative with respect to the upper electrode
  • the resistance value of the resistance change element tends to be lowered
  • the HR voltage lower electrode side is relatively with respect to the upper electrode
  • the resistance change film changes due to the application of voltage has not been fully elucidated, the resistance change occurs due to oxygen atoms gathering or diffusing near the interface between the electrode and the resistance change film. It is thought that the phenomenon is appearing. That is, when a positive voltage is applied to the electrode, negatively charged oxygen atoms gather in the vicinity of the electrode, forming a high resistance layer and increasing the resistance. Conversely, if a negative voltage is applied, it is considered that oxygen atoms diffuse into the resistance change layer and the resistance decreases.
  • a nonvolatile semiconductor memory device records and reproduces information by associating a high resistance value of the variable resistance element with “1” of the memory cell and a low state of “0” of the memory cell. It is important for the memory cell of the nonvolatile semiconductor memory device that the resistance value of the variable resistance element is appropriately changed by application of the HR voltage. That is, if the resistance change operation can be performed only on the electrode side on which the high-concentration resistance change layer is formed, erroneous writing is reduced.
  • the resistance value of the variable resistance element does not decrease, and a phenomenon of maintaining a high resistance may occur. This is particularly noticeable when the value of
  • the reason why the resistance is increased by the application of the LR voltage is that the resistance change phenomenon occurs predominantly on the electrode side where the resistance should not change, that is, on the electrode side opposite to the electrode on which the high concentration resistance change layer is formed. It is thought that it occurs at. Since this phenomenon is erroneous writing in the memory cell, it must be prevented from occurring.
  • FIGS. 9A to 9F show an example of a resistance change operation of the resistance change element 800.
  • the resistance change film 265 includes a tantalum oxide film (low concentration resistance change layer 270: TaO 1.8 , high concentration resistance change layer 260: TaO 2.4 ), low concentration resistance change layer 270, and high concentration resistance.
  • the change layer 260 has a thickness of 50 nm and 3 nm
  • the upper electrode 280 and the lower electrode 250 have Ir
  • the upper electrode 280 and the lower electrode 250 have a thickness of 30 nm
  • the upper electrode 280, the lower electrode 250, and the resistance change film 265 9A and 9D are 0.5 ⁇ m ⁇ 0.5 ⁇ m
  • FIGS. 9B and 9E are 1.0 ⁇ m ⁇ 1.0 ⁇ m
  • FIGS. 9C and 9F are 2 0.0 ⁇ m ⁇ 2.0 ⁇ m.
  • the voltages displayed in FIGS. 9A to 9F are voltages applied to the upper electrode 280 with respect to the lower electrode 250.
  • 9A to 9C are intended to cause a resistance change phenomenon stably in the vicinity of the electrode (upper electrode 280) on the side where the high concentration resistance change layer 260 is formed.
  • the voltage was applied under the condition of
  • 9 (d) to 9 (f) are intended to cause a resistance change phenomenon on the side of the electrode (lower electrode 250) opposite to the electrode (upper electrode 280) on which the high concentration resistance change layer 260 is formed.
  • the voltage was applied under the condition that the LR voltage
  • the electrode on which the resistance change phenomenon seems to occur predominantly is the electrode (upper electrode 280) side where the high-concentration resistance change layer 260 is formed in FIGS. 9 (a) to 9 (c).
  • the electrode (lower electrode 250) side opposite to the electrode (upper electrode 280) side on which the high concentration resistance change layer 260 is formed is considered.
  • the resistance change in the electrode (lower electrode 250) opposite to the electrode (upper electrode 280) side on which the high concentration resistance change layer 260 is formed is formed.
  • the resistance change film that is, the low concentration resistance change layer 270
  • the electrode on the electrode (lower electrode 250) opposite to the electrode (upper electrode 280) side on which the high concentration resistance change layer 260 is formed
  • the bonding area with the lower electrode 250 should be increased.
  • the resistance in the electrode (upper electrode 280) on which the high-concentration variable resistance layer 260 is formed is slightly increased as the junction area increases. The change phenomenon is suppressed. Therefore, in order to ensure the resistance change phenomenon in the electrode (upper electrode 280) on which the high concentration resistance change layer 260 is formed, it is preferable to reduce the junction area between the high concentration resistance change layer 260 and the upper electrode 280. .
  • the resistance change operation is achieved by setting the junction area between the low-concentration resistance change layer 270 and the lower electrode 250 as large as possible, and reducing the junction area between the high-concentration resistance change layer 260 and the upper electrode 280 as much as possible. It can be seen that is stabilized.
  • variable resistance element of the present invention has been invented by making use of this effect.
  • the variable resistance film 265 having a low oxygen concentration that is, the low concentration variable resistance layer 270
  • the junction area with the electrode (upper electrode 280) is configured to be larger than the junction area between the resistance change film 265 (that is, the high concentration resistance change layer 260) on the higher oxygen concentration side and the electrode (lower electrode 250).
  • the resistance change operation of the resistance change element 100 with respect to the application of the LR voltage and the HR voltage can be stabilized.
  • FIG. 7A is a schematic diagram showing the top surface of the nonvolatile semiconductor memory device 500 using the variable resistance element 100 according to the present embodiment
  • FIG. 7B is a cross-sectional view taken along line XX ′ in FIG. It is sectional drawing which looked at the cross section from the arrow direction.
  • the nonvolatile semiconductor memory device 500 using the variable resistance element 100 includes a substrate 102 on which a transistor (Tr) is formed, and the substrate 102.
  • An interlayer insulating film 105 formed so as to cover, a via 121 formed in the interlayer insulating film 105 and electrically connected to the source / drain (source or drain) electrode 103 of the transistor (Tr), and the interlayer insulating film 105
  • a wiring 110 formed in the interlayer insulating film 105 and electrically connected to the upper surface of the via 121, a via 120 formed in the interlayer insulating film 105 and electrically connected to the upper surface of the wiring 110, and formed in the interlayer insulating film 105.
  • a lower electrode 250 electrically connected to the upper surface of the via 120.
  • the nonvolatile semiconductor memory device 500 using the resistance change element 100 according to the present embodiment is formed in the interlayer insulating film 105 and processed into the same shape in a plan view, a low concentration resistance
  • the high-concentration variable resistance layer 260 is electrically connected to the upper surfaces of at least two adjacent lower electrodes 250 at the lower interface thereof, which has a laminated structure including the change layer 270 and the upper electrode 280.
  • the upper electrode 280 is electrically connected to the common plate line 113 through the via 122 formed in the interlayer insulating film 105.
  • the electrode not connected to the high-concentration variable resistance layer by the via 121 or the like is connected to the bit line 112.
  • the bit line 112 is connected to a read circuit (not shown) composed of a transistor formed on the surface of the substrate 102. Further, as shown in FIG. 7A, the word line 111 connected to the gate electrode 106 of the transistor (Tr) and the bit line 112 formed by the wiring 110 are arranged so as to be orthogonal in a plan view. Yes.
  • a set of one resistance change element 100 and one transistor (Tr) connected in series to it is equivalent to one bit.
  • a memory block composed of a plurality of memory cells is formed.
  • the plurality of transistors (Tr) are separated by an element isolation unit (STI; Shallow Trench. Isolation) 104.
  • STI element isolation unit
  • all the lower electrodes 250 are connected to the same high-concentration variable resistance layer 260, but the high-concentration variable resistance layer 260 is 1 in the nonvolatile semiconductor memory device 500. It is not necessary to be connected to each other, and a plurality (two or more) of lower electrodes 250 may be connected to each of the plurality of high-concentration variable resistance layers 260 and connected to the same high-concentration variable resistance layer 260.
  • One memory block is formed by the plurality of resistance change elements 100 having the lower electrode 250 and the plurality of transistors (Tr) connected to the lower electrode 250 of the resistance change element 100.
  • the upper electrodes 280 and the low-concentration resistance change layers 270 of the plurality of resistance change elements 100 constituting the memory block are commonly used for the plurality of memory cells constituting the memory block.
  • the high-concentration variable resistance layer 260 is not necessarily formed in common for a plurality of memory cells constituting the memory block.
  • the dimension of the lower electrode 250 and the interval between the lower electrodes 250 are set to the minimum dimensions that can be processed. Since the junction area between the upper electrode 280 and the low-concentration variable resistance layer 270 can be sufficiently increased, high integration and stabilization of the resistance change operation of each variable resistance element 100 can be realized. Furthermore, the patterning of the high-concentration variable resistance layer 260, the low-concentration variable resistance layer 270, and the upper electrode 280 does not require local fine processing for each memory cell, and can be easily patterned by reducing patterning accuracy. It becomes.
  • each lower electrode 250 needs to be connected to the source / drain electrode 103 of a separate transistor (Tr) formed on the substrate 102.
  • the upper electrode 280 having a larger size is formed closer to the substrate. For this reason, in the variable resistance element 100 according to the present invention, the high concentration variable resistance layer needs to be formed on the side close to the substrate.
  • variable resistance element 100 illustrated in FIG. 1 the variable resistance element according to the second to fourth embodiments described below is used. Also good.
  • variable resistance element according to the second embodiment of the present invention will be described.
  • FIG. 10 is a cross-sectional view showing an example of the configuration of the variable resistance element 1000 according to the second embodiment of the present invention in a cross-sectional view.
  • the difference between the resistance change element 1000 according to the present embodiment and the resistance change element 100 according to the first embodiment is that the high-concentration resistance change layer 261 is formed only near the upper portion of the lower electrode 250. That is, in the present embodiment, the high-concentration resistance change layer 261 is patterned so as to completely cover one surface (here, the upper surface) of the lower electrode 250, and the low-concentration resistance change layer 271 has a high concentration.
  • the resistance change layer 261 covers the end surface (here, the upper surface) and the side surface opposite to the end surface (here, the lower surface) connected to the lower electrode 250.
  • the manufacturing steps up to the lower electrode 250 are the same as those in the first embodiment, and elements common to the first embodiment and the second embodiment are given the same names and described. Is omitted.
  • variable resistance element 1000 is a schematic view showing the upper surface
  • (b) is a cross-sectional view of the cross section taken along line X-X 'in each figure (a) as seen from the direction of the arrow.
  • the high-concentration variable resistance layer 261 is formed only in the vicinity of the upper portion of the lower electrode 250. This can be formed as follows. On the structure shown in FIGS. 5A and 5B, a tantalum oxide film (TaO 2.4 ) having a high oxygen concentration is formed to a thickness of 3 nm by using, for example, a sputtering method and masked by using an exposure process. By etching, a high-concentration variable resistance layer 261 having a predetermined dimension is formed.
  • the high-concentration variable resistance layer 261 desirably covers the lower electrode 250 completely in plan view, and needs to be larger than the size of the lower electrode 250 in consideration of alignment accuracy by processing.
  • the dimensions are 0.6 ⁇ m ⁇ 0.6 ⁇ m.
  • a low-concentration variable resistance layer 271 and an upper electrode 281 are formed, which can be formed as follows. That is, an oxygen-deficient tantalum oxide film (TaO 1.8 ) is formed to a thickness of 50 nm on the structure shown in FIGS. 11A and 11B by using, for example, a sputtering method, and further, for example, sputtering is performed thereon. A Pt film having a thickness of 50 nm is formed by using this method. Thereafter, the upper electrode 281 and the low-concentration variable resistance layer 271 having predetermined dimensions are formed by masking and etching using an exposure process.
  • the dimensions of the upper electrode 281 and the low-concentration resistance change layer 271 in plan view need to be larger than the dimensions of the high-concentration resistance change layer 261, and the larger the effect, the more the effect of the present invention can be obtained.
  • oxygen-deficient tantalum oxide layer (TaO x) than the oxygen-rich oxygen-deficient tantalum oxide film may be a (TaO y y> x).
  • the same material as that of the first embodiment can be used for the upper electrode 281, the low concentration resistance change layer 271, and the high concentration resistance change layer 261.
  • the high-concentration variable resistance layer 261 only in the vicinity of the upper portion of the lower electrode 250 and removing the other high-concentration variable resistance layers, the following effects can be obtained. That is, in a normal semiconductor element wiring process, heat of about 400 ° C. is applied, and this heat causes diffusion of oxygen from the high concentration resistance change layer to the low concentration resistance change layer, and the oxygen concentration of the low concentration resistance change layer. Becomes higher. However, by removing the high-concentration variable resistance layer other than the vicinity of the upper portion of the lower electrode 250 as shown in the present embodiment, oxygen diffusion from that portion can be eliminated. The increase in oxygen concentration can be prevented.
  • FIG. 13 is a cross-sectional view showing an example of the configuration of the resistance change element 1300 according to the third embodiment of the present invention in a cross-sectional view.
  • variable resistance element 1300 according to the present embodiment differs from variable resistance element 100 according to the first embodiment. That is. That is, in the present embodiment, a region that is not bonded to the lower electrode 250 in the surface bonded to the lower electrode 250 of the high-concentration variable resistance layer 260 is covered with the oxygen barrier 300.
  • the manufacturing process up to the via 120 is the same as that of the first embodiment, and the elements common to the first embodiment and the third embodiment are denoted by the same names and described. Omitted.
  • variable resistance element 1300 of this embodiment is a schematic view showing the upper surface
  • (b) is a cross-sectional view taken along the line X-X 'in each figure (a) as viewed from the direction of the arrow.
  • an interlayer insulating film made of TEOS-SiO is formed on the substrate surface (FIGS. 3A and 3B) on which the via 120 is formed by using, for example, a CVD method.
  • the interlayer insulating film 105 is expanded toward the upper layer by depositing 10 nm.
  • an oxygen barrier film 301 made of Si 3 N 4 is deposited by 20 nm using, for example, a CVD method.
  • the interlayer insulating film 105 includes a silicon nitride (SiN) film, a silicon carbonitride (SiCN) film, a silicon carbonation (SiOC) film, or a silicon fluorine oxide (SiF) that is a low dielectric constant material.
  • SiN silicon nitride
  • SiCN silicon carbonitride
  • SiOC silicon carbonation
  • SiF silicon fluorine oxide
  • a SiOF) film or the like may be used. Further, a stacked structure of these materials may be used.
  • FIGS. 15A and 15B masking is performed using an exposure process, and an unmasked portion is etched using, for example, a dry etching method to form a buried lower electrode.
  • a lower electrode groove 200 is formed.
  • the bottom portion of the lower electrode groove 200 is larger than the upper portion of the via 120 and has the same height. However, it is not always necessary to have such a relationship.
  • the bottom part of 200 and the upper part of via 120 should just overlap at least a part.
  • the height of the bottom portion of the lower electrode trench 200 may be lower than the upper portion of the via 120.
  • the size of the lower electrode groove in plan view is 0.6 ⁇ m ⁇ 0.6 ⁇ m, and the depth is 30 nm.
  • a lower electrode 250 is formed, which can be formed as follows. Platinum (Pt) is deposited to a thickness of 40 nm on the surface of the lower electrode groove 200 shown in FIGS. 15A and 15B by using, for example, a sputtering method, and the surface is exposed until, for example, the surface of the oxygen barrier 300 is exposed. Planarization is performed using CMP.
  • the lower electrode 250 is preferably made of a noble metal material such as platinum (Pt), iridium (Ir) or a mixture thereof. Further, as a deposition method, not only a sputtering method but also a plating method or the like may be used.
  • FIG. 17A and FIG. The variable resistance element 1300 shown in (b) can be formed.
  • variable resistance element Referring to a fourth embodiment of the present invention.
  • FIG. 18 is a cross-sectional view showing an example of a configuration in a sectional view of a resistance change element 1800 according to the fourth embodiment of the present invention.
  • the difference between the resistance change element 1800 according to the present embodiment and the resistance change element 100 according to the first embodiment is that a via 120 and a lower electrode 250 formed so as to be embedded in the interlayer insulating film 105 in FIG. Are integrated into the lower electrode 253 shown in FIG. That is, in this embodiment, the end surface (here, the lower surface) opposite to the end surface (here, the upper surface) joined to the high-concentration variable resistance layer 260 of the lower electrode 253 is above or below the lower electrode 253. It is connected to the surface (here, the upper surface) of the wiring 110 formed (here, below).
  • the lower electrode 253 is a via that fills a via hole provided in the interlayer insulating film 105 disposed between the high concentration resistance change layer 260 and the wiring 110, and electrically connects the high concentration resistance change layer 260 and the wiring 110. Connected.
  • variable resistance element 1800 of this embodiment a lower electrode such as platinum (Pt) or iridium (Ir) is used as a material embedded in the via 120 in the step of forming the via 120 in FIGS.
  • the surface of the interlayer insulating film 105 is planarized using, for example, CMP until the surface of the interlayer insulating film 105 is exposed, and then the high-concentration resistance change layer 260, the low-concentration resistance, as shown in FIGS.
  • the change layer 270 and the upper electrode 280 can be formed (FIG. 18).
  • the via 120 and the lower electrode 250 formed so as to be embedded in the interlayer insulating film 105 are integrated, and FIG.
  • the via 120 and the lower electrode 250 are similarly formed. It is possible to integrate.
  • the third embodiment shows an example in which an oxygen barrier 300 is formed between the interlayer insulating film 105 and the high-concentration variable resistance layer 260 in the structure of the first embodiment (FIG. 1).
  • the present invention is not limited to this, and in the structures of the second and fourth embodiments (FIGS. 10 and 18), oxygen is similarly provided between the interlayer insulating film 105 and the high-concentration variable resistance layer 260.
  • a barrier 300 can be formed.
  • variable resistance element and the nonvolatile semiconductor memory device according to the present invention have been described based on the first to fourth embodiments.
  • present invention is not limited to these embodiments.
  • the form obtained by making various modifications conceived by those skilled in the art in each embodiment and other forms realized by arbitrarily combining the components in each embodiment without departing from the gist of the present invention are also described in this embodiment. Included in the invention.
  • the nonvolatile semiconductor memory device shown in FIG. 7 has a structure in which a plurality of resistance change elements 100 according to the first embodiment are arranged.
  • the nonvolatile semiconductor memory device according to the present invention is like this.
  • the structure is not limited to such a structure, and may have a structure in which a plurality of resistance change elements in the second to fourth embodiments are arranged, or a structure in which each resistance change element is turned upside down (for example,
  • the electrodes common to each memory cell, the low-concentration variable resistance layer 270 and the high-concentration variable resistance layer 260, and the independent electrodes, vias 120, and wirings stacked on each of the memory cells, are stacked from the side closer to the substrate 101. 110).
  • the lower layer of the resistance change film 265 is the high-concentration resistance change layer 260 and the upper layer is the low-concentration resistance change layer 270.
  • the present invention has such a structure.
  • the lower layer of the resistance change film 265 may be the low concentration resistance change layer 270 and the upper layer may be the high concentration resistance change layer 260.
  • the variable resistance element according to the present invention has these two layers as long as the condition that the junction area between the low-concentration variable resistance layer and the electrode in contact therewith is larger than the junction area between the high-concentration variable resistance layer and the electrode in contact therewith There is no restriction on the vertical relationship of.
  • variable resistance element of the present invention and a nonvolatile semiconductor memory device using the variable resistance element have high integration, low power, high speed operation, and stable writing and reading characteristics. It is useful as a nonvolatile semiconductor memory element and a nonvolatile semiconductor memory device used in various electronic devices such as a memory card, a portable phone, and a personal computer.

Abstract

　抵抗変化素子において、抵抗変化させない側の界面抵抗が印加電圧によって高抵抗化すること防ぐことができる抵抗変化素子を提供する。その抵抗変化素子は、第１電極（２８０）と第２電極（２５０）との間に抵抗変化膜（２６５）を配置することで構成され、抵抗変化膜（２６５）の膜中の酸素濃度は、第２電極（２５０）との界面側（高濃度抵抗変化層（２６０））で高く、第１電極（２８０）との界面側（低濃度抵抗変化層（２７０））で低い構成とし、かつ高濃度抵抗変化層（２６０）と第２電極（２５０）との接合面積より、低濃度抵抗変化層（２７０）と第１電極（２８０）との接合面積の方が大きい。

Description

抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
　本発明は、安定に保持する抵抗値が電圧パルスの印加により変化する抵抗変化素子と、それを用いた不揮発性半導体記憶装置に関する。
　近年、デジタル技術の進展に伴い、携帯型情報機器および情報家電などの電子機器が、よりいっそう高機能化している。そのため、不揮発性半導体記憶装置の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、および長寿命化の要求が高まっている。
　こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリの微細化が進められている。
　他方、電圧パルスの印加により、安定に保持する抵抗値が変化する抵抗変化素子を記憶部に用いた不揮発性半導体記憶素子（抵抗変化型メモリ）の場合、メモリセルが単純な構造で構成することができるため、さらなる微細化、高速化、および低消費電力化が期待されている。
　従来から１つのトランジスタと１つの記憶素子とを用いて安定したメモリ動作を行うメモリセルを構成し、このメモリセルを用いて高集積化が行われている。
　例えば、１つのトランジスタと１つの抵抗変化素子を組み合わせて１つのメモリセルとする、いわゆる１Ｔ１Ｒ型のメモリセルの構成であって、上部電極直下のペロブスカイト構造を有する材料を使用した可変抵抗層の一部に抵抗変化領域を形成して抵抗変化素子とする構造が特許文献１で示されている。この特許文献１では、抵抗変化素子の下部電極と上部電極とで抵抗変化層に接する面積が異なる構造として、抵抗変化領域が面積の小さい下部電極直上に形成されるようにしている。したがって、従来よりも低い電圧の印加で、小さな接続サイズの電極近傍に確実な抵抗変化を得ることが可能であるので微細化および消費電力の低減化を行うことができる。
　また、抵抗変化素子の材料としてペロブスカイト構造を有する材料以外の材料を用いた例が特許文献２に示されている（特許文献２の図１および図２）。この特許文献２では、抵抗変化層として鉄酸化物を用いることで、抵抗変化素子を作製するために必要な温度を４００℃以下にすることができ、半導体製造プロセスとの親和性が向上するとしている。
特開２００６－１２０７０１号公報 特開２００７－２８７７６１号公報
　抵抗変化素子は、抵抗変化層を上部電極と下部電極で挟んだ構造であり、その抵抗変化は、抵抗変化材料によっては、上部電極と下部電極間に印加する極性の異なる電圧によって、上部電極もしくは、下部電極と抵抗変化層との界面近傍の抵抗変化層の抵抗が変化することで起こることが知られている。
　抵抗変化素子の抵抗変化を安定的に行うためには、抵抗変化が起こる界面をどちらか一方に限定し、他方の界面では電圧の印加によらずその界面の抵抗が低抵抗状態から変化しないことが必要である。
　しかし、特許文献２の図１に示された構造では、抵抗変化層と上部電極の界面と、抵抗変化層と下部電極の界面が同じ構造となるため、一方の界面を抵抗変化させながら他方の界面の抵抗変化を抑制することは困難である。特許文献２の図２には、この対策として抵抗変化層と下部電極との間に酸素濃度が濃い層を形成する方法が示されているが、この場合でも抵抗変化層と上部電極との界面を完全に低抵抗状態に保つことは難しく、大規模メモリにおける誤書き込みビット発生の原因となる。
　そこで本発明は、これら従来の素子よりも誤書き込みの確率が抑制された抵抗変化素子と、それを用いた不揮発性半導体記憶装置を提供することを目的とする。
　上記の目的を達成するために、本発明における抵抗変化素子の一形態は、基板と、前記基板上に形成された多層構造体とを含み、前記多層構造体が第１電極および第２電極と、当該電極間に配置され、当該電極間に印加される電圧の極性に応じて高抵抗状態と低抵抗状態とを遷移する抵抗変化膜と、を含み、前記抵抗変化膜は、前記第１電極に接合された低濃度抵抗変化層と、前記第２電極に接合された高濃度抵抗変化層とが積層されて構成され、前記低濃度抵抗変化層における酸素濃度は、前記高濃度抵抗変化層における酸素濃度よりも低く、前記第１電極と前記低濃度抵抗変化層との接合面積が前記第２電極と前記高濃度抵抗変化層との接合面積より大きいことを特徴とする。これにより、低濃度抵抗変化層とそれに接する電極との接合面積が、高濃度抵抗変化層とそれに接する電極との接合面積よりも大きいので、誤書き込みの原因と考えられる低濃度抵抗変化層での抵抗変化現象が抑制される。
　ここで、前記高濃度抵抗変化層は、前記第２電極の一つの面を完全に覆うようにパターニングされ、前記低濃度抵抗変化層は、前記高濃度抵抗変化層の、前記第２電極と接続されている端面の反対側の端面および側面を覆っている構成としてもよい。これにより、第２電極の上部近傍以外の高濃度抵抗変化層が除去されるので、その部分から低濃度抵抗変化層への酸素拡散が回避され、その分だけ低濃度抵抗変化層の酸素濃度増加が防止され、結果として、低濃度抵抗変化層と第１電極との界面での高抵抗化（誤書き込み）が発生する確率がより抑制される。
　さらに、前記高濃度抵抗変化層の前記第２電極に接合されている面のうち前記第２電極に接合されていない領域が、酸素バリアで覆われていても良い。このような構成にすることにより、高濃度抵抗変化層から酸素が層間絶縁膜中に逃げ出したり、逆に層間絶縁膜から過分な酸素が導入されたりすることによる、前記高濃度抵抗変化層の酸素濃度の変化を防ぐことができ、前記抵抗変化素子の抵抗変化動作をより安定にすることができる。
　また、前記第２電極の前記高濃度抵抗変化層に接合されている端面の反対側の端面が、前記第２電極の上方または下方に形成された配線の面に接続された構成としてもよい。より具体的には、前記第２電極が、前記高濃度抵抗変化層と前記配線との間に配された層間絶縁膜に設けられたビアホールを埋めるビアであり、前記高濃度抵抗変化層と前記配線とを電気的に接続する構成としてもよい。つまり、本発明の抵抗変化素子は、前記トランジスタのドレインまたはソース電極と前記下部電極とを電気的に接続するための前記ビアを、前記下部電極と同じ材料で形成することによって、前記ビアと前記下部電極を一体化させることもできる。これにより、プロセスの工数削減と微細化が可能となる。
　なお、前記第２電極が、白金およびイリジウムまたはその混合物からなってもよい。また、前記第１電極が、銅、チタン、タングステン、タンタルおよびその窒化物から選ばれる少なくとも１種を含んでもよい。さらに、抵抗変化膜について、前記低濃度抵抗変化層および前記高濃度抵抗変化層が、化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型の金属酸化物であり、前記金属酸化物は、タンタル酸化物、鉄酸化物、酸化チタン、酸化バナジウム、酸化コバルト、酸化ニッケル、酸化亜鉛、ニオブ酸化物、およびハフニウム酸化物から選ばれる少なくとも１種を含んでもよい。
　さらに、複数のトランジスタが形成された基板上に前記複数の抵抗変化素子を形成し、前記抵抗変化素子の前記下部電極が各々別々の前記トランジスタのドレイン電極またはソース電極とビアを介して電気的に接続され、前記トランジスタのゲート電極はワード線に接続され、前記トランジスタのドレイン電極もしくはソース電極のうち前記抵抗変化素子の前記下部電極と電気的に接続されていない側の電極は前記ワード線と直交する方向に配置されたビット線に接続され、前記上部電極は共通プレート線に電気的に接続されることによって、１Ｔ１Ｒ型のメモリセルアレイを構成することができる。
　つまり、上述のいずれかの抵抗変化素子と、当該抵抗変化素子にソースまたはドレインが接続されたトランジスタとからなるメモリセルが複数個から構成されるメモリブロックを備え、前記メモリブロックを構成する複数の前記抵抗変化素子の前記第１電極および前記低濃度抵抗変化層は、当該メモリブロックを構成する複数のメモリセルについて共通に形成されている構成としてもよい。このとき、前記メモリブロックを構成する複数の前記抵抗変化素子の前記高濃度抵抗変化層は、当該メモリブロックを構成する複数のメモリセルについて共通に形成されていてもよい。
　このように前記上部電極と前記抵抗変化膜とを前記複数の抵抗変化素子で共通とする構造とすることによって、前記抵抗変化素子の前記下部電極側の接合面積に対する前記上部電極側の接合面積の比率を大きくすることができるので、前記上部電極側での抵抗変化を防ぐ効果をより高めることができる。これは、前記抵抗変化素子の抵抗変化動作がより安定することに繋がる。
　本発明の抵抗変化素子は、上部電極と抵抗変化膜との接合面積が、下部電極と抵抗変化膜との接合面積より大きくかつ、下部電極側の抵抗変化膜中の酸素濃度が上部電極側より高い構造にすることによって、抵抗変化膜と下部電極との界面の抵抗は印加電圧によって変化するが、抵抗変化膜と上部電極との界面の抵抗は低抵抗状態から変化しないという効果を持つ。すなわち、メモリセル動作における誤書き込みを抑制することができるという効果が得られる。
　よって、本発明により、より確実に抵抗変化動作をする抵抗変化素子および不揮発性半導体記憶装置が実現され、携帯型情報機器および情報家電などの電子機器が広く普及してきた今日において、微細化、高速化、および低消費電力化に好適な本発明に係る抵抗変化素子および不揮発性半導体記憶装置の実用的価値は極めて高い。
図１は、本発明の第１の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。 図２（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、基板上に配線を形成する工程を示す上面の模式図、図２（ｂ）は同図の断面を示す模式図である。 図３（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、ビアを形成するまでの工程を示す上面からの模式図、図３（ｂ）は同図の断面を示す模式図である。 図４（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、下部電極を形成する工程を示す上面からの模式図、図４（ｂ）は同図の断面を示す模式図である。 図５（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、層間絶縁膜の上面を下部電極の上面まで拡張する工程を示す上面からの模式図、図５（ｂ）は同図の断面を示す模式図である。 図６（ａ）は本発明の第１の実施の形態に係る抵抗変化素子の製造方法において、上部電極を形成するまでの工程を示す上面からの模式図、図６（ｂ）は同図の断面を示す模式図である。 図７（ａ）は本発明の第１の実施の形態に係る抵抗変化素子を用いて構成された不揮発性半導体記憶装置の構成を示す上面からの模式図、図７（ｂ）は同図の断面を示す模式図である。 図８は、本発明の抵抗変化素子の効果を説明するための抵抗変化素子の模式図である。 図９は、本発明の抵抗変化素子における抵抗変化動作において、下部電極と抵抗変化膜との接合面積および上部電極と抵抗変化膜との接合面積が与える影響を説明するための実測図である。 図１０は、本発明の第２の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。 図１１（ａ）は本発明の第２の実施の形態に係る抵抗変化素子の製造方法において、高濃度抵抗変化層を形成する工程を示す上面の模式図、図１１（ｂ）は同図の断面を示す模式図である。 図１２（ａ）は本発明の第２の実施の形態に係る抵抗変化素子の製造方法において、上部電極を形成するまでの工程を示す上面からの模式図、図１２（ｂ）は同図の断面を示す模式図である。 図１３は、本発明の第３の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。 図１４（ａ）は本発明の第３の実施の形態に係る抵抗変化素子の製造方法において、酸素バリア膜を形成するまでの工程を示す上面の模式図、図１４（ｂ）は同図の断面を示す模式図である。 図１５（ａ）は本発明の第３の実施の形態に係る抵抗変化素子の製造方法において、下部電極用溝を形成する工程を示す上面の模式図、図１５（ｂ）は同図の断面を示す模式図である。 図１６（ａ）は本発明の第３の実施の形態に係る抵抗変化素子の製造方法において、下部電極を形成する工程を示す上面の模式図、図１６（ｂ）は同図の断面を示す模式図である。 図１７（ａ）は本発明の第３の実施の形態に係る抵抗変化素子の製造方法において、上部電極を形成するまでの工程を示す上面からの模式図、図１７（ｂ）は同図の断面を示す模式図である。 図１８は、本発明の第４の実施の形態に係る抵抗変化素子の断面構成の一例を示す模式図である。
　以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付して説明を省略する場合がある。
　また、記憶部等の形状については模式的なものであり、その個数等についても図示しやすい個数としている。
　なお、本発明において、「基板の上に形成する」とは、一般的な解釈に従って、基板の上に、直接、構造物を形成する場合と、基板の上に他のものを介して形成する場合との双方を意味する。また、「層間絶縁膜」とは、抵抗変化素子の製造プロセスにおいて１つのプロセスで形成される層間絶縁膜と、抵抗変化素子の製造プロセスにおいては複数のプロセスでそれぞれ形成された複数の層間絶縁膜が１つに合体してなる層間絶縁膜との双方を指す。また、「基板の厚み方向から見て」とは、「基板の厚み方向から透視してまたは透視しないで見て」という意味である。
　（第１の実施の形態）
　まず、本発明の第１の実施の形態における抵抗変化素子および不揮発性半導体記憶装置について説明する。
　図１は、本発明の第１の実施の形態に係る抵抗変化素子１００の断面視における構成の一例を示す断面図である。
　図１に示すとおり、本実施の形態による抵抗変化素子１００は、基板１０１の上に形成された配線１１０と、この配線１１０を覆うように形成された層間絶縁膜１０５と、層間絶縁膜１０５内に埋め込まれ、配線１１０の上面に電気的に接続されたビア１２０と、ビア１２０の上面に電気的に接続された下部電極２５０と、下部電極２５０の上面と電気的に接続され、かつ、下部電極２５０の上面を覆うように形成された抵抗変化膜２６５と、抵抗変化膜２６５の上に形成された上部電極２８０とで構成される。さらに、抵抗変化膜２６５は、上部電極２８０および下部電極２５０間に印加される電圧の極性に応じて高抵抗状態と低抵抗状態とを遷移するバイポーラ型の抵抗変化特性を有し、膜中の酸素濃度が、下部電極２５０との界面側（高濃度抵抗変化層２６０）で高く、上部電極２８０との界面側（低濃度抵抗変化層２７０）で低い構成となっている。つまり、低濃度抵抗変化層２７０における酸素濃度は、高濃度抵抗変化層２６０における酸素濃度よりも低い。
　なお、上部電極２８０は、低濃度抵抗変化層２７０に接合された第１電極の一例であり、下部電極２５０は、高濃度抵抗変化層２６０に接合された第２電極の一例である。
　さらに、高濃度抵抗変化層２６０と下部電極２５０との接合面積（接触面がなす面積）より、低濃度抵抗変化層２７０と上部電極２８０との接合面積の方が大きい構成となっている。また、抵抗変化膜２６５の側面と下部電極２５０の側面は一続きには繋がっていない。
　このような構成とすることにより、抵抗変化は高濃度抵抗変化層２６０と下部電極２５０との界面でのみ起こるようになり、安定した抵抗変化動作を実現することができる。
　次に、図２（ａ）および（ｂ）から図６（ａ）および（ｂ）を用いて、本実施の形態１の抵抗変化素子１００の製造方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ－Ｘ’線の断面を矢印方向から見た断面図である。
　まず、基板１０１の上にスパッタ法やＣＶＤ法等を用いて配線用の導電膜を堆積後、露光プロセスを用いてマスキングしてエッチングすることにより、配線１１０を形成する（図２（ａ）および（ｂ））。この配線１１０には、Ａｌ、Ｃｕ、Ａｌ－Ｃｕ合金、Ｔｉ－Ａｌ－Ｎ合金等の材料を用いることができるが、本実施の形態では、スパッタ法により堆積したＡｌ膜を用いた。
　また、配線１１０の厚さは２００ｎｍ以上４００ｎｍ以下、幅は約０．６μｍ、隣接する配線１１０同士の間隔（間隙）は約０．８μｍである。
　次に、図３（ａ）および（ｂ）に示すように、ビア１２０を層間絶縁膜１０５中に埋め込まれるように形成するが、これは以下のようにすれば形成できる。すなわち、図２（ａ）および（ｂ）で示した構造の上に、例えばＣＶＤ法を用いてＴＥＯＳ－ＳｉＯからなる層間絶縁膜１０５を厚さ８００ｎｍ堆積し、例えばＣＭＰで４００ｎｍの研磨を行うことでその表面を略平坦にする。
　なお、この層間絶縁膜１０５には、ＴＥＯＳ－ＳｉＯ以外にも、シリコン窒化（ＳｉＮ）膜、低誘電率材料であるシリコン炭窒化（ＳｉＣＮ）膜やシリコン炭酸化（ＳｉＯＣ）膜あるいはシリコンフッ素酸化（ＳｉＯＦ）膜等を用いてもよい。さらに、これら材料の積層構造を用いても良い。
　その後、層間絶縁膜１０５に配線１１０に接続するためのビアホール（径２６０ｎｍ）を形成する。これらについては、一般的な半導体プロセスで用いられている技術を用いれば容易に形成することができる。
　このようなビアホールを形成後、例えばＣＶＤ法を用いてタングステン（Ｗ）からなるビア１２０となる導体膜を形成した後、例えばＣＭＰを行うことで、図３（ａ）および（ｂ）に示すような構造を形成することができる。なお、ビア１２０としては、例えば、タングステン（Ｗ）以外にも、銅（Ｃｕ）、アルミニウム（Ａｌ）を用いることができる。
　次に、図４（ａ）および（ｂ）に示すように、ビア１２０を含む層間絶縁膜１０５の上に、下部電極２５０を形成するが、これは以下のようにすれば形成できる。すなわち、スパッタ法やＣＶＤ法等を用いて金属電極層を形成後、露光プロセスを用いてマスキングしてエッチングすることにより、所定の寸法の下部電極２５０を形成する。
　この下部電極２５０には、高濃度抵抗変化層２６０の機能を十分に引き出し、即ち抵抗変化させ易い電極として、貴金属材料、例えば白金（Ｐｔ）やイリジウム（Ｉｒ）もしくはこれらの混合物を用いるのが望ましい。本実施の形態では白金（Ｐｔ）を用いた。また、下部電極２５０の寸法は、０．５μｍ×０．５μｍ、膜厚は５０ｎｍとした。
　次に、図５（ａ）および（ｂ）に示すように、下部電極２５０の上面の高さまで層間絶縁膜１０５を拡張するが、これは以下のようにすれば形成できる。すなわち、図４（ａ）および（ｂ）で示した構造の上に、例えばＣＶＤ法を用いてＴＥＯＳ－ＳｉＯからなる層間絶縁膜を堆積し、例えばＣＭＰを行うことでその表面を略平坦にすることで、層間絶縁膜１０５を上層に向かって拡張する。その後、層間絶縁膜１０５の表面をエッチバックし、層間絶縁膜１０５の表面の高さを下部電極２５０の高さまで下げる。ことのき、図５（ｂ）では、層間絶縁膜１０５の表面と下部電極２５０の上面の高さは一致するように示してあるが、必ずしも完全に一致する必要はなく下部電極２５０の上面が層間絶縁膜１０５より露出していれば良い。
　このときのエッチバックには、アルゴン（Ａｒ）ミリング法やドライエッチング法が用いられる。本実施の形態では塩素（Ｃｌ）系ガスを用いたドライエッチング法を用いた。
　次に、図６（ａ）および（ｂ）に示すように、化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型の高濃度抵抗変化層２６０、低濃度抵抗変化層２７０および上部電極２８０を形成するが、ここではタンタル酸化物を用いた場合について説明する。これは以下のようにすれば形成できる。低濃度抵抗変化層２７０の好適な範囲としては、ＴａＯx（０＜ｘ＜２．５）、膜厚は３０ｎｍ以上１００ｎｍ以下が好ましい。高濃度抵抗変化層２６０としては、ＴａＯy（ｘ＜ｙ＜２．５）、膜厚は１ｎｍ以上８ｎｍ以下が好ましい。なお、スパッタリング時のアルゴンガス流量に対する酸素ガス流量比を調整することにより、ＴａＯxの化学式のｘの値を調整することができる。
　具体的なスパッタリング時の工程に従って説明すると、まず、スパッタリング装置内に基板を設置し、スパッタリング装置内を７×１０-4Ｐａ程度まで真空引きする。そして、タンタルをターゲットとして、パワーを２５０Ｗ、アルゴンガスと酸素ガスとをあわせた全ガス圧力を３．３Ｐａ、基板の設定温度を３０℃にし、図５（ａ）および（ｂ）で示した構造の上に、スパッタリングを行う。酸素分圧比を１％から７％に変化させた場合、タンタル酸化物層中の酸素含有率（つまり、酸素原子のタンタル原子に対する組成比）は約４０％（ＴａＯ0.66）から約７０％（ＴａＯ2.3）へと変化する。タンタル酸化物層の組成についてはラザフォード後方散乱法を用いて測定できる。また、化学量論的組成を有する酸化物とは、タンタル酸化物の場合、絶縁体であるＴａ2Ｏ5をここでは指し、酸素不足型とすることで金属酸化物は導電性を有するようになる。
　その後、露光プロセスを用いてマスキングしてエッチングすることにより、所定の寸法の上部電極２８０および、低濃度抵抗変化層２７０、高濃度抵抗変化層２６０を形成する。ここで上部電極２８０および、低濃度抵抗変化層２７０、高濃度抵抗変化層２６０の平面視における寸法は、下部電極２５０の寸法より大きくする必要があり、大きいほど本発明の効果がより得られる。
　ここで抵抗変化膜２６５は、酸素濃度が低い抵抗変化膜である低濃度抵抗変化層２７０および酸素濃度が高い抵抗変化膜である高濃度抵抗変化層２６０の積層として形成されているが、低濃度抵抗変化層と高濃度抵抗変化層の界面が必ずしも明確に２層に分かれている必要は無く、連続的に変化する分布を持っていても同様の効果が得られる。このような酸素分布を持つ抵抗変化膜は、例えば、タンタル（Ｔａ）ターゲットを酸素（Ｏ2）イオンとアルゴン（Ａｒ）イオンでスパッタリングしてタンタル酸化膜を形成する反応性スパッタ法を用い、酸素（Ｏ2）イオンとアルゴン（Ａｒ）イオンの比率を変化させながら（酸素イオンの比率を減らしながら）タンタル酸化膜を成膜することによって形成することができる。
　また、抵抗変化膜２６５としては酸素不足型のタンタル酸化膜以外にも、同様に酸素不足型の鉄を含む酸化膜や、その他の遷移金属酸化物である酸化チタン、酸化バナジウム、酸化コバルト、酸化ニッケル、酸化亜鉛、ニオブ酸化膜、ハフニウム酸化膜等から選ばれる少なくとも１種の遷移金属酸化物を用いることができ、成膜方法にはスパッタ法やＣＶＤ法等が用いられる。
　この上部電極２８０には、下部電極２５０と同じ材料を用いることができるが、抵抗変化膜２６５の上部電極２８０側の界面の抵抗を低抵抗に保ち易い電極として、即ち抵抗変化しにくい電極として、銅（Ｃｕ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）およびその窒化物から選ばれる少なくとも１種を含む金属を用いても良い。またこれら材料の成膜方法にはスパッタ法やＣＶＤ法等が用いられる。
　なお、本実施の形態では、下部電極２５０、抵抗変化膜２６５および上部電極２８０の平面視における形状として、正方形で示したが、本形状はこれに限定されるものではなく、長方形、楕円、円、多角形などの形状を用いても同様の効果が得られる。これについては後述する第２の実施の形態以降の説明においても同様である。
　次に、本発明の抵抗変化素子の効果を示す実測データについて説明する。
　図８に本発明者らが検討した抵抗変化素子８００の構造を示す。この構造は本発明と異なり、上部電極と抵抗変化膜との接合面積と、下部電極と抵抗変化膜との接合面積は一致している。図８に示す抵抗変化素子８００は、基板１０１と、その基板１０１上に形成された酸化物層１００１と、その酸化物層１００１上に形成された下部電極２５０と、上部電極２８０と、下部電極２５０および上部電極２８０に挟まれた抵抗変化膜２６５とを備えている。ここで、抵抗変化膜２６５は、酸素含有率が低い低濃度抵抗変化層２７０と、その低濃度抵抗変化層２７０上に形成され、低濃度抵抗変化層２７０より酸素含有率が高い高濃度抵抗変化層２６０とで構成されている。
　ここで、抵抗変化膜２６５に用いられている材料である金属酸化物は、一般に酸素濃度が高いほど高抵抗になる性質を持つ。このため、作製された直後の上部電極２８０側の抵抗変化膜２６５の抵抗は、下部電極２５０側に比べて高い。
　ここで、高濃度抵抗変化層２６０を形成した電極（ここでは、上部電極２８０）側が相対的に高電位となる、高抵抗化閾値電圧以上の電圧を印加することを、ＨＲ化電圧（高抵抗化電圧）を印加すると定義する。また、高濃度抵抗変化層を形成した電極側が相対的に低電位となる、低抵抗化閾値電圧以上の電圧を印加することを、ＬＲ化電圧（低抵抗化電圧）を印加すると定義する。
　本発明者らは図８の構造を持つ抵抗変化素子８００を実際に作製し、検討した結果、ＬＲ化電圧（上部電極２８０側が下部電極２５０に対して相対的に負となる条件の電圧）を加えると、抵抗変化素子８００の抵抗値が低くなりやすく、ＨＲ化電圧（上部電極２８０側が下部電極２５０に対して相対的に正となる条件の電圧）を加えると抵抗変化素子８００の抵抗値が高くなりやすいことを確認した。
　また図８の構造では高濃度抵抗変化層２６０が上部電極２８０のみに接するように作製された構成であるが、高濃度抵抗変化層が下部電極にのみに接するように作製した構成についてもＬＲ化電圧（下部電極側が上部電極に対して相対的に負となる条件の電圧）を加えると、抵抗変化素子の抵抗値が低くなりやすく、ＨＲ化電圧（下部電極側が上部電極に対して相対的に正となる条件の電圧）を加えると抵抗変化素子の抵抗値が高くなりやすいことを確認した。
　特に、｜ＨＲ化電圧｜≧｜ＬＲ化電圧｜との条件で電圧を印加すると、ＨＲ化電圧の印加による高抵抗化、ＬＲ化電圧の印加による低抵抗化が安定して起こることを確認した。
　電圧の印加によって抵抗変化膜の抵抗が変化する機構は完全には解明されていないが、電極と抵抗変化膜との界面付近において、電界によって酸素原子が集まったり、拡散したりすることで抵抗変化現象が発現していると考えられる。すなわち、電極に正の電圧を印加すれば負に帯電している酸素原子が電極近傍に集まり、高抵抗層を形成して、高抵抗化する。逆に負の電圧を印加すれば、酸素原子が抵抗変化層内に拡散して抵抗が下がると考えられる。
　上述したメカニズムに基づいて鑑みるに、ＨＲ化電圧を印加することで高抵抗化しやすく、ＬＲ化電圧を印加することで低抵抗化しやすい理由としては、高濃度抵抗変化層を形成すると、高濃度抵抗変化層に集中して電圧がかかりやすくなるため、高濃度抵抗変化層を形成した側の電極における抵抗変化現象が支配的になるためであると考えられる。すなわち、高濃度抵抗変化層が形成された電極に相対的に正の電圧が印加されると、高濃度抵抗変化層に大きな電圧がかかり、酸素がこの高濃度抵抗変化層に注入され、ますます酸素含有率が高くなることで高抵抗化すると考えられる。
　この抵抗変化素子の抵抗値が高い状態をメモリセルの“１”、低い状態をメモリセルの“０”に対応させて情報を記録・再生するのが不揮発性半導体記憶装置であり、ＬＲ化電圧およびＨＲ化電圧の印加によって、抵抗変化素子の抵抗値が適切に変化することが不揮発性半導体記憶装置のメモリセルとして重要である。つまり、高濃度抵抗変化層を形成した電極側のみで抵抗変化動作を行うことができれば誤書き込みが少なくなる。
　しかし、稀にＬＲ化電圧を印加しても抵抗変化素子の抵抗値が小さくならず、高抵抗のままを保つ現象が発生する場合がある。特に｜ＬＲ化電圧｜の値を大きくしたときに顕著となる。ＬＲ化電圧の印加により高抵抗化する原因としては、本来抵抗変化しないはずの電極側、すなわち、高濃度抵抗変化層を形成した電極と反対の電極側において、抵抗変化現象が支配的に起こることで発生すると考えられる。この現象はメモリセルでの誤書き込みとなるため、発生しないようにする必要がある。
　図９（ａ）～（ｆ）に、抵抗変化素子８００の抵抗変化動作の一例を示す。
　実験に用いた抵抗変化素子８００では、抵抗変化膜２６５はタンタル酸化膜（低濃度抵抗変化層２７０：ＴａＯ1.8、高濃度抵抗変化層２６０：ＴａＯ2.4）、低濃度抵抗変化層２７０および高濃度抵抗変化層２６０の膜厚は、それぞれ５０ｎｍおよび３ｎｍ、上部電極２８０および下部電極２５０はＩｒ、上部電極２８０および下部電極２５０の膜厚は３０ｎｍ、上部電極２８０および下部電極２５０と抵抗変化膜２６５との接合寸法は図９（ａ）および（ｄ）が０．５μｍ×０．５μｍ、図９（ｂ）および（ｅ）は１．０μｍ×１．０μｍ、図９（ｃ）および（ｆ）は２．０μｍ×２．０μｍとした。
　なお、図９（ａ）～（ｆ）に表示されている電圧は、下部電極２５０を基準にして上部電極２８０に印加される電圧を表示している。また電圧の印加の条件としては、図９（ａ）～（ｃ）は高濃度抵抗変化層２６０を形成した側の電極（上部電極２８０）近傍において安定的に抵抗変化現象を起こさせることを目的として、｜ＨＲ化電圧｜＞｜ＬＲ化電圧｜との条件で電圧を印加した。具体的には｜ＨＲ化電圧｜を２．０Ｖ、｜ＬＲ化電圧｜を１．５Ｖとした。また、図９（ｄ）～（ｆ）は高濃度抵抗変化層２６０を形成した電極（上部電極２８０）と反対の電極（下部電極２５０）側で抵抗変化現象を起こさせることを目的として、｜ＬＲ化電圧｜が大きな値となる条件で電圧を印加した。具体的には｜ＨＲ化電圧｜を１．５Ｖ、｜ＬＲ化電圧｜を２．０Ｖとした。
　図９（ａ）～（ｃ）の結果から、ＬＲ化電圧を印加すると低抵抗化し、ＨＲ化電圧を印加すると高抵抗化し、抵抗変化素子８００の抵抗変化動作が安定的に起こることを確認した。
　また、図９（ｄ）～（ｆ）はＬＲ化電圧を印加すると高抵抗化し、ＨＲ化電圧を印加すると低抵抗化することを確認した。
　上述したメカニズムから推測するに、支配的に抵抗変化現象が起こっていると思われる電極は、図９（ａ）～（ｃ）では高濃度抵抗変化層２６０を形成した電極（上部電極２８０）側であり、図９（ｄ）～（ｆ）では、高濃度抵抗変化層２６０を形成した電極（上部電極２８０）側と反対の電極（下部電極２５０）側である考えられる。
　ここで、図９（ｂ）および（ｃ）では、上部電極２８０および下部電極２５０と抵抗変化膜２６５との接合面積が大きくなっても抵抗変化動作がほとんど変化していない（少しだけ抵抗変化の幅が小さくなっている）のに対し、図９（ｅ）および（ｆ）では、その接合面積が大きくなるにしたがって抵抗変化の幅がより急激に小さくなっていることが分かる。図９（ｄ）～（ｆ）の結果は、接合面積が大きくなるにつれ、高濃度抵抗変化層２６０を形成した電極（上部電極２８０）側と反対側の電極（下部電極２５０）における抵抗変化現象が抑制されることを示していると言える。
　したがって、図９（ｄ）～（ｆ）に示される実験結果から分かるように、高濃度抵抗変化層２６０を形成した電極（上部電極２８０）側と反対側の電極（下部電極２５０）における抵抗変化現象を抑えるためには、高濃度抵抗変化層２６０を形成した電極（上部電極２８０）側と反対側の電極（下部電極２５０）における抵抗変化膜（つまり、低濃度抵抗変化層２７０）と電極（つまり、下部電極２５０）との接合面積を大きくすればよいといえる。
　また、図９（ａ）～（ｃ）に示される実験結果から分かるように、わずかではあるが、接合面積が大きくなるにつれ、高濃度抵抗変化層２６０を形成した電極（上部電極２８０）における抵抗変化現象が抑制されている。したがって、高濃度抵抗変化層２６０を形成した電極（上部電極２８０）における抵抗変化現象をより確実にさせるためには、高濃度抵抗変化層２６０と上部電極２８０との接合面積を小さくするのが好ましい。
　以上のことから、低濃度抵抗変化層２７０と下部電極２５０との接合面積をできるだけ大きくとり、一方、高濃度抵抗変化層２６０と上部電極２８０との接合面積をできるだけ小さくとることで、抵抗変化動作が安定化されることが分かる。
　この効果を活用して発明されたのが、本発明の抵抗変化素子であり、図１に示したように、酸素濃度が低い側の抵抗変化膜２６５（つまり、低濃度抵抗変化層２７０）と電極（上部電極２８０）との接合面積を、酸素濃度が高い側の抵抗変化膜２６５（つまり、高濃度抵抗変化層２６０）と電極（下部電極２５０）との接合面積より大きくする構成とすることで、ＬＲ化電圧およびＨＲ化電圧の印加に対する抵抗変化素子１００の抵抗変化動作を安定にすることができる。
　次に、図７（ａ）および（ｂ）を用いて、本実施の形態による抵抗変化素子１００を用いた不揮発性半導体記憶装置５００について説明する。
　図７（ａ）は、本実施の形態による抵抗変化素子１００を用いた不揮発性半導体記憶装置５００の上面を示す模式図、図７（ｂ）は図７（ａ）におけるＸ－Ｘ’線の断面を矢印方向から見た断面図である。
　図７（ａ）および（ｂ）に示すように、本実施の形態による抵抗変化素子１００を用いた不揮発性半導体記憶装置５００は、トランジスタ（Ｔｒ）が形成された基板１０２と、この基板１０２を覆って形成された層間絶縁膜１０５と、この層間絶縁膜１０５内に形成されトランジスタ（Ｔｒ）のソース／ドレイン（ソースまたはドレイン）電極１０３と電気的に接続されたビア１２１と、層間絶縁膜１０５内に形成されビア１２１の上面と電気的に接続された配線１１０と、層間絶縁膜１０５内に形成され配線１１０の上面と電気的に接続されたビア１２０と、層間絶縁膜１０５内に形成されビア１２０の上面と電気的に接続された下部電極２５０と、を備えている。
　さらに、本実施の形態による抵抗変化素子１００を用いた不揮発性半導体記憶装置５００は、層間絶縁膜１０５内に形成され、平面視において同形状に加工された高濃度抵抗変化層２６０、低濃度抵抗変化層２７０および上部電極２８０からなる積層構造を備え、高濃度抵抗変化層２６０はその下部界面において、少なくとも２個以上の隣接する下部電極２５０の上面と電気的に接続されている。さらに、上部電極２８０は、層間絶縁膜１０５内に形成されたビア１２２を通して共通プレート線１１３に電気的に接続されている。また、前記トランジスタの電極１０３のうち、高濃度抵抗変化層とビア１２１等で接続されていない方の電極はビット線１１２に接続される。このビット線１１２は、基板１０２表面に形成されたトランジスタで構成される読み出し回路（図示せず）に接続されている。さらに、図７（ａ）に示すように、トランジスタ（Ｔｒ）のゲート電極１０６に接続されるワード線１１１と、配線１１０で形成されるビット線１１２は、平面視で直交するように配置されている。
　つまり、図７（ａ）および（ｂ）に示される不揮発性半導体記憶装置５００では、１個の抵抗変化素子１００とそれに直列に接続された１個のトランジスタ（Ｔｒ）との組を１ビット分のメモリセルとした場合に、複数のメモリセルからなるメモリブロックが形成されている。なお、複数のトランジスタ（Ｔｒ）は、素子分離部（ＳＴＩ；Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ．　Ｉｓｏｌａｔｉｏｎ）１０４によって分離されている。
　なお、図７（ａ）および（ｂ）では、全ての下部電極２５０が同一の高濃度抵抗変化層２６０に接続されているが、高濃度抵抗変化層２６０は不揮発性半導体記憶装置５００内で１つである必要は無く、複数の高濃度抵抗変化層２６０のそれぞれに対して複数（２個以上）の下部電極２５０が接続されていれば良く、同一の高濃度抵抗変化層２６０に接続された下部電極２５０を有する複数の抵抗変化素子１００とその抵抗変化素子１００の下部電極２５０に接続された複数のトランジスタ（Ｔｒ）により一つのメモリブロックが形成される。つまり、本発明に係る不揮発性半導体記憶装置では、メモリブロックを構成する複数の抵抗変化素子１００の上部電極２８０および低濃度抵抗変化層２７０が、このメモリブロックを構成する複数のメモリセルについて共通に形成されていればよく、必ずしも、高濃度抵抗変化層２６０は、このメモリブロックを構成する複数のメモリセルについて共通に形成されている必要はない。
　このような構成とすることにより、下部電極２５０の寸法および下部電極２５０間の間隔を加工精度として可能な最小寸法にしながら、下部電極２５０と高濃度抵抗変化層２６０との接合面積に対して、上部電極２８０と低濃度抵抗変化層２７０との接合面積を十分に大きくすることができるので、高集積化と各抵抗変化素子１００の抵抗変化動作の安定化を実現することができる。さらに、高濃度抵抗変化層２６０、低濃度抵抗変化層２７０および上部電極２８０のパターニングにはメモリセルごと局所的な微細加工が不要となり、パターニング精度が緩和されることで容易にパターニングすることが可能となる。
　なお、回路構成上、それぞれの下部電極２５０は、基板１０２に形成された別々のトランジスタ（Ｔｒ）のソース／ドレイン電極１０３に接続される必要があるため、寸法のより小さい下部電極２５０は、必ず寸法のより大きい上部電極２８０より基板に近い側に形成される。このため、本発明による抵抗変化素子１００では、高濃度抵抗変化層は、基板に近い側に形成される必要がある。
　なお、不揮発性半導体記憶装置５００では、図１に示した抵抗変化素子１００を用いて説明したが、以下で説明する第２の実施の形態から第４の実施の形態による抵抗変化素子を用いても良い。
　（第２の実施の形態）
　次に、本発明の第２の実施の形態における抵抗変化素子について説明する。
　図１０は、本発明の第２の実施の形態に係る抵抗変化素子１０００の断面視における構成の一例を示す断面図である。
　本実施の形態による抵抗変化素子１０００と、第１の実施の形態による抵抗変化素子１００との違いは、高濃度抵抗変化層２６１が下部電極２５０の上部近傍にのみ形成されていることである。つまり、本実施の形態では、高濃度抵抗変化層２６１は、下部電極２５０の一つの面（ここでは、上面）を完全に覆うようにパターニングされ、かつ、低濃度抵抗変化層２７１は、高濃度抵抗変化層２６１の、下部電極２５０と接続されている端面（ここでは、下面）の反対側の端面（ここでは、上面）および側面を覆っている。
　したがって、下部電極２５０までの作製工程は、第１の実施の形態と同様であり、第１の実施の形態と第２の実施の形態とで共通する要素については、同一名称を付して説明を省略する。
　次に、図１１（ａ）および（ｂ）および図１２（ａ）および（ｂ）を用いて、本実施の形態の抵抗変化素子１０００の作製方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ－Ｘ’線の断面を矢印方向から見た断面図である。
　図１１（ａ）および（ｂ）に示すように、下部電極２５０の上部近傍にのみ高濃度抵抗変化層２６１を形成するが、これは以下のようにすれば形成できる。図５（ａ）および（ｂ）で示した構造の上に、例えばスパッタ法を用いて高酸素濃度のタンタル酸化膜（ＴａＯ2.4）を膜厚３ｎｍ成膜し、露光プロセスを用いてマスキングしてエッチングすることにより、所定の寸法の高濃度抵抗変化層２６１を形成する。高濃度抵抗変化層２６１は平面視において、下部電極２５０を完全に覆うことが望ましく、加工による位置合せ精度を考慮し、下部電極２５０の寸法より大きくする必要がある。ここでは、０．６μｍ×０．６μｍの寸法とした。
　次に図１２（ａ）および（ｂ）に示すように、低濃度抵抗変化層２７１および上部電極２８１を形成するが、これは以下のようにすれば形成できる。すなわち、図１１（ａ）および（ｂ）で示した構造の上に、例えばスパッタ法を用いて、酸素不足型タンタル酸化膜（ＴａＯ1.8）を膜厚５０ｎｍ成膜し、さらにその上に例えばスパッタ法を用いて膜厚５０ｎｍのＰｔ膜を成膜する。その後、露光プロセスを用いてマスキングしてエッチングすることにより、所定の寸法の上部電極２８１および、低濃度抵抗変化層２７１を形成する。ここで上部電極２８１および、低濃度抵抗変化層２７１の平面視における寸法は、高濃度抵抗変化層２６１の寸法より大きくする必要があり、大きいほど本発明の効果がより得られる。
　ここでは、高濃度抵抗変化層２６１として高酸素濃度のタンタル酸化膜（ＴａＯ2.4）を用いる方法を説明したが、必ずしもタンタル酸化膜（ＴａＯ2.4）である必要は無く、低濃度抵抗変化層２７１の酸素不足型タンタル酸化膜（ＴａＯx）より酸素の多い酸素不足型タンタル酸化膜（ＴａＯy：ｙ＞ｘ）であれば良い。
　また、上部電極２８１、低濃度抵抗変化層２７１および高濃度抵抗変化層２６１には、第１の実施の形態と同様の材料を用いることができる。
　このように下部電極２５０の上部近傍のみに高濃度抵抗変化層２６１を形成し、それ以外の高濃度抵抗変化層を除去する構成とすることにより、以下に説明するような効果が得られる。つまり、通常の半導体素子の配線工程では４００℃程度の熱が加わり、この熱によって、高濃度抵抗変化層から低濃度抵抗変化層への酸素の拡散が発生し、低濃度抵抗変化層の酸素濃度が高くなってしまう。しかし、本実施の形態で示したように下部電極２５０の上部近傍以外の高濃度抵抗変化層を除去することによって、その部分からの酸素拡散をなくすことができるので、その分低濃度抵抗変化層の酸素濃度増加を防ぐことができる。
　これにより低濃度抵抗変化層２７１と上部電極２８１との界面での高抵抗化（誤書き込み）が発生する確率を小さくすることが可能となる。
　（第３の実施の形態）
　次に、本発明の第３の実施の形態における抵抗変化素子について説明する。
　図１３は、本発明の第３の実施の形態に係る抵抗変化素子１３００の断面視における構成の一例を示す断面図である。
　本実施の形態による抵抗変化素子１３００と、第１の実施の形態による抵抗変化素子１００との違いは、層間絶縁膜１０５と高濃度抵抗変化層２６０との間に酸素バリア３００が形成されていることである。つまり、本実施の形態では、高濃度抵抗変化層２６０の下部電極２５０に接合されている面のうち下部電極２５０に接合されていない領域が、酸素バリア３００で覆われている。
　したがって、ビア１２０までの作製工程は、第１の実施の形態と同様であり、第１の実施の形態と第３の実施の形態とで共通する要素については、同一名称を付して説明を省略する。
　次に、図１４（ａ）および（ｂ）から図１７（ａ）および（ｂ）を用いて、本実施の形態の抵抗変化素子１３００の作製方法を説明する。各図において（ａ）は上面を示す模式図、（ｂ）は各図（ａ）におけるＸ－Ｘ’線の断面を矢印方向から見た断面図である。
　図１４（ａ）および（ｂ）に示すように、ビア１２０が形成された基板表面（図３（ａ）および（ｂ））に、例えばＣＶＤ法を用いてＴＥＯＳ－ＳｉＯからなる層間絶縁膜を１０ｎｍ堆積して層間絶縁膜１０５を上層に向かって拡張する。さらに、例えばＣＶＤ法を用いてＳｉ3Ｎ4からなる酸素バリア膜３０１を２０ｎｍ堆積する。
　なお、この層間絶縁膜１０５には、ＴＥＯＳ－ＳｉＯ以外にも、シリコン窒化（ＳｉＮ）膜、低誘電率材料であるシリコン炭窒化（ＳｉＣＮ）膜やシリコン炭酸化（ＳｉＯＣ）膜あるいはシリコンフッ素酸化（ＳｉＯＦ）膜等を用いてもよい。さらに、これら材料の積層構造を用いても良い。
　次に、図１５（ａ）および（ｂ）に示すように、露光プロセスを用いてマスキングを行い、マスキングされていない部分を例えばドライエッチング法を用いてエッチングし、埋め込み下部電極を形成するための下部電極用溝２００を形成する。
　図１５（ｂ）では、下部電極用溝２００の底部はビア１２０の上部より大きくかつ、同じ高さで示してあるが、必ずしもこのような関係である必要は無く、平面視において下部電極用溝２００の底部とビア１２０の上部は最低一部分が重なっていれば良い。さらに、下部電極用溝２００の底部の高さはビア１２０の上部より低くても良い。ここでは、下部電極用溝の平面視寸法０．６μｍ×０．６μｍ、深さは３０ｎｍとした。
　次に、図１６（ａ）および（ｂ）に示すように、下部電極２５０を形成するが、これは次のようにすれば形成できる。図１５（ａ）および（ｂ）に示される下部電極用溝２００の表面に、例えばスパッタ法を用いて白金（Ｐｔ）を４０ｎｍ堆積させ、その表面を、例えば酸素バリア３００の表面が露出するまでＣＭＰを用いて平坦化する。この下部電極２５０には、貴金属材料、例えば白金（Ｐｔ）やイリジウム（Ｉｒ）もしくはこれらの混合物を用いるのが望ましい。また、堆積方法としては、スパッタ法だけでなく、めっき法等を用いても良い。
　以降の工程は、第１の実施の形態の製造工程で示した、図６（ａ）および（ｂ）以降の工程と同様であり、このような工程を経ることによって、図１７（ａ）および（ｂ）で示した抵抗変化素子１３００を形成することができる。
　このように、高濃度抵抗変化層２６０と層間絶縁膜１０５の間に酸素バリア３００を形成することにより、作製プロセス中の加熱による高濃度抵抗変化層２６０と層間絶縁膜１０５の間での酸素の拡散を防止することができるので、高濃度抵抗変化層２６０の酸素濃度の変動が小さくなる。これにより、抵抗変化動作の安定化と、製造方法の選択肢拡大の効果が得られる。
　（第４の実施の形態）
　次に、本発明の第４の実施の形態における抵抗変化素子について説明する。
　図１８は、本発明の第４の実施の形態に係る抵抗変化素子１８００の断面視における構成の一例を示す断面図である。
　本実施の形態による抵抗変化素子１８００と、第１の実施の形態による抵抗変化素子１００との違いは、図１において、層間絶縁膜１０５中に埋め込むように形成されたビア１２０と下部電極２５０とを一体化して、図１８に示した下部電極２５３にしていることである。つまり、本実施の形態では、下部電極２５３の高濃度抵抗変化層２６０に接合されている端面（ここでは、上面）の反対側の端面（ここでは、下面）が、下部電極２５３の上方または下方（ここでは、下方）に形成された配線１１０の面（ここでは、上面）に接続されている。そして、下部電極２５３は、高濃度抵抗変化層２６０と配線１１０との間に配された層間絶縁膜１０５に設けられたビアホールを埋めるビアであり、高濃度抵抗変化層２６０と配線１１０とを電気的に接続している。
　本実施の形態の抵抗変化素子１８００は、図３（ａ）および（ｂ）においてビア１２０を形成する工程で、ビア１２０に埋め込む材料として、例えば白金（Ｐｔ）やイリジウム（Ｉｒ）などの下部電極に用いる材料を用い、その表面を例えばＣＭＰによって層間絶縁膜１０５の表面が露出するまで平坦化後、図６（ａ）および（ｂ）で示したように高濃度抵抗変化層２６０、低濃度抵抗変化層２７０、および上部電極２８０を形成することによって、作製することができる（図１８）。
　このような構成とすることにより、作製プロセスの簡略化の効果が得られる。
　なお、第４の実施の形態は、第１の実施の形態の構造（図１）において、層間絶縁膜１０５中に埋め込むように形成されたビア１２０と下部電極２５０とを一体化して、図１８に示した下部電極２５３にしているが、第２の実施の形態の構造（図１０）や第３の実施の形態の構造（図１３）においても、同様に、ビア１２０と下部電極２５０とを一体化することが可能である。
　また、第３の実施の形態では、第１の実施の形態の構造（図１）において、層間絶縁膜１０５と高濃度抵抗変化層２６０との間に酸素バリア３００が形成されている例を示したが、これに限らず、第２、第４の実施の形態の構造（図１０、図１８）の構造においても、同様に、層間絶縁膜１０５と高濃度抵抗変化層２６０との間に酸素バリア３００を形成することが可能である。
　以上、本発明に係る抵抗変化素子および不揮発性半導体記憶装置について、第１～第４の実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、各実施の形態において当業者が思いつく各種変形を施して得られる形態や、各実施の形態における構成要素を任意に組み合わせて実現される別の形態も、本発明に含まれる。
　たとえば、図７に示される不揮発性半導体記憶装置は、第１の実施の形態における抵抗変化素子１００が複数個配置された構造を有したが、本発明に係る不揮発性半導体記憶装置は、このような構造に限定されるものではなく、第２～第４の実施の形態における抵抗変化素子が複数個配置された構造を有してもよいし、各抵抗変化素子の上下が反転した構造（例えば、基板１０１に近いほうから、各メモリセルに共通の電極、低濃度抵抗変化層２７０および高濃度抵抗変化層２６０と、その上に積層された、メモリセルごとに独立した電極、ビア１２０および配線１１０とからなる構造）を有してもよい。
　また、第１～第４の実施の形態では、抵抗変化膜２６５の下層が高濃度抵抗変化層２６０であり、上層が低濃度抵抗変化層２７０であったが、本発明は、このような構造に限定されるものではなく、抵抗変化膜２６５の下層が低濃度抵抗変化層２７０であり、上層が高濃度抵抗変化層２６０であってもよい。つまり、本発明に係る抵抗変化素子は、低濃度抵抗変化層とそれに接する電極との接合面積が高濃度抵抗変化層とそれに接する電極との接合面積より大きいという条件を満たす限り、それら２つの層の上下関係には制約されない。
　本発明の抵抗変化素子およびそれを用いた不揮発性半導体記憶装置は、集積度が高く低電力で、かつ高速の動作が可能で、しかも安定した書き込みおよび読み出し特性を有しており、デジタル家電、メモリカード、携帯型電話機およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性半導体記憶素子および不揮発性半導体記憶装置として有用である。
　１０１、１０２　　基板
　１０３　　ソース／ドレイン電極
　１０４　　ＳＴＩ
　１０５　　層間絶縁膜
　１０６　　ゲート電極
　１１０　　配線
　１１１　　ワード線
　１１２　　ビット線
　１１３　　共通プレート線
　１２０、１２１、１２２　　ビア
　２００　　下部電極用溝
　２５０、２５３　　下部電極
　２６０、２６１　　高濃度抵抗変化層
　２６５　　抵抗変化膜
　２７０、２７１　　低濃度抵抗変化層
　２８０、２８１　　上部電極
　３００　　酸素バリア
　３０１　　酸素バリア膜
　５００　　不揮発性半導体記憶装置
　１００、８００、１０００、１３００、１８００　　抵抗変化素子
　１００１　　酸化物層
　Ｔｒ　　（ＭＯＳ）トランジスタ

Claims (10)

  1. 　基板と、
    　前記基板上に形成された多層構造体とを含み、
    　前記多層構造体が第１電極および第２電極と、当該電極間に配置され、当該電極間に印加される電圧の極性に応じて高抵抗状態と低抵抗状態とを遷移する抵抗変化膜と、を含み、
    　前記抵抗変化膜は、前記第１電極に接合された低濃度抵抗変化層と、前記第２電極に接合された高濃度抵抗変化層とが積層されて構成され、
    　前記低濃度抵抗変化層における酸素濃度は、前記高濃度抵抗変化層における酸素濃度よりも低く、
    　前記第１電極と前記低濃度抵抗変化層との接合面積が前記第２電極と前記高濃度抵抗変化層との接合面積より大きい
    　抵抗変化素子。
  2. 　前記高濃度抵抗変化層は、前記第２電極の一つの面を完全に覆うようにパターニングされ、
    　前記低濃度抵抗変化層は、前記高濃度抵抗変化層の、前記第２電極と接続されている端面の反対側の端面および側面を覆っている
    　請求項１に記載の抵抗変化素子。
  3. 　前記高濃度抵抗変化層の前記第２電極に接合されている面のうち前記第２電極に接合されていない領域が、酸素バリアで覆われている
    　請求項１または請求項２に記載の抵抗変化素子。
  4. 　前記第２電極の前記高濃度抵抗変化層に接合されている端面の反対側の端面が、前記第２電極の上方または下方に形成された配線の面に接続されている
    　請求項１から請求項３のいずれかに記載の抵抗変化素子。
  5. 　前記第２電極は、前記高濃度抵抗変化層と前記配線との間に配された層間絶縁膜に設けられたビアホールを埋めるビアであり、前記高濃度抵抗変化層と前記配線とを電気的に接続している
    　請求項４に記載の抵抗変化素子。
  6. 　前記第２電極が、白金およびイリジウムまたはその混合物からなる
    　請求項１から請求項５のいずれかに記載の抵抗変化素子。
  7. 　前記第１電極が、銅、チタン、タングステン、タンタルおよびその窒化物から選ばれる少なくとも１種を含む
    　請求項６に記載の抵抗変化素子。
  8. 　前記低濃度抵抗変化層および前記高濃度抵抗変化層が、化学量論的組成を有する酸化物と比較して原子比である酸素の含有量が少ない酸化物である酸素不足型の金属酸化物であり、
    　前記金属酸化物は、タンタル酸化物、鉄酸化物、酸化チタン、酸化バナジウム、酸化コバルト、酸化ニッケル、酸化亜鉛、ニオブ酸化物、およびハフニウム酸化物から選ばれる少なくとも１種を含む
    　請求項１から請求項７のいずれかに記載の抵抗変化素子。
  9. 　請求項１から請求項８のいずれかに記載の抵抗変化素子と、当該抵抗変化素子にソースまたはドレインが接続されたトランジスタとからなるメモリセルが複数個から構成されるメモリブロックを備え、前記メモリブロックを構成する複数の前記抵抗変化素子の前記第１電極および前記低濃度抵抗変化層は、当該メモリブロックを構成する複数のメモリセルについて共通に形成されている
    　不揮発性半導体記憶装置。
  10. 　前記メモリブロックを構成する複数の前記抵抗変化素子の前記高濃度抵抗変化層は、当該メモリブロックを構成する複数のメモリセルについて共通に形成されている
    　請求項９に記載の不揮発性半導体記憶装置。
PCT/JP2009/006698 2008-12-10 2009-12-08 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置 WO2010067585A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/133,809 US8350245B2 (en) 2008-12-10 2009-12-08 Variable resistance element and nonvolatile semiconductor memory device using the same
JP2010542014A JP4937413B2 (ja) 2008-12-10 2009-12-08 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-314026 2008-12-10
JP2008314026 2008-12-10

Publications (1)

Publication Number Publication Date
WO2010067585A1 true WO2010067585A1 (ja) 2010-06-17

Family

ID=42242578

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006698 WO2010067585A1 (ja) 2008-12-10 2009-12-08 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置

Country Status (3)

Country Link
US (1) US8350245B2 (ja)
JP (1) JP4937413B2 (ja)
WO (1) WO2010067585A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012807A1 (en) * 2010-07-16 2012-01-19 Kabushiki Kaisha Toshiba Semiconductor memory device
WO2012046454A1 (ja) * 2010-10-08 2012-04-12 パナソニック株式会社 不揮発性記憶素子およびその製造方法
JP2012079930A (ja) * 2010-10-01 2012-04-19 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
US20140166966A1 (en) * 2011-06-10 2014-06-19 Ulvac, Inc. Resistance Change Element and Method for Producing the Same
CN104067391A (zh) * 2012-01-20 2014-09-24 美光科技公司 存储器单元及形成存储器单元的方法
US9172038B2 (en) 2012-11-14 2015-10-27 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and method of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2549535B1 (en) * 2010-03-19 2015-11-04 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and production method therefor
US8811061B2 (en) * 2010-09-27 2014-08-19 Panasonic Corporation Memory device, semiconductor storage device, method for manufacturing memory device, and reading method for semiconductor storage device
JP2013004655A (ja) * 2011-06-15 2013-01-07 Sharp Corp 不揮発性半導体記憶装置およびその製造方法
US20150380309A1 (en) * 2014-06-26 2015-12-31 Intermolecular Inc. Metal-insulator-semiconductor (MIS) contact with controlled defect density
US10930844B2 (en) * 2018-10-11 2021-02-23 International Business Machines Corporation Three-terminal oxygen intercalation neuromorphic devices
CN111430537B (zh) * 2019-01-09 2023-08-15 华邦电子股份有限公司 电阻式随机存取存储器
US10811603B2 (en) * 2019-02-19 2020-10-20 Winbond Electronics Corp. Resistive random access memory

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040946A (ja) * 2004-07-22 2006-02-09 Sony Corp 記憶素子
JP2007294745A (ja) * 2006-04-26 2007-11-08 Sony Corp 記憶素子及び記憶装置
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
JP2008028248A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 抵抗変化素子とこれを用いた抵抗変化型メモリ
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
WO2008107941A1 (ja) * 2007-03-01 2008-09-12 Fujitsu Limited 半導体装置及びその製造方法
JP2008251108A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 情報記録再生装置
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325868B2 (ja) * 2000-01-18 2002-09-17 ティーディーケイ株式会社 トンネル磁気抵抗効果素子の製造方法、薄膜磁気ヘッドの製造方法およびメモリ素子の製造方法
JP5013494B2 (ja) * 2001-04-06 2012-08-29 ルネサスエレクトロニクス株式会社 磁性メモリの製造方法
WO2004100266A1 (ja) 2003-05-09 2004-11-18 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリおよびその製造方法
US6972238B2 (en) 2003-05-21 2005-12-06 Sharp Laboratories Of America, Inc. Oxygen content system and method for controlling memory resistance properties
KR100636321B1 (ko) * 2004-10-18 2006-10-18 삼성전자주식회사 다중 ｄｓｇ 채널을 갖는 오픈케이블 디지털 방송시스템과 그 디지털 방송 시스템에서의 홈 ｄｓｇ 채널획득 방법
JP2006120707A (ja) 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
JP2006120701A (ja) 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子とその駆動方法、および半導体装置
KR100697282B1 (ko) 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
JP2007026492A (ja) 2005-07-13 2007-02-01 Sony Corp 記憶装置及び半導体装置
JP4699932B2 (ja) 2006-04-13 2011-06-15 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法
JP4105760B2 (ja) 2006-08-25 2008-06-25 松下電器産業株式会社 記憶素子およびメモリ装置並びに半導体集積回路
US7718989B2 (en) * 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
JP4252110B2 (ja) 2007-03-29 2009-04-08 パナソニック株式会社 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
US8188833B2 (en) * 2009-04-14 2012-05-29 Panasonic Corporation Variable resistance element and manufacturing method of the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040946A (ja) * 2004-07-22 2006-02-09 Sony Corp 記憶素子
JP2007294745A (ja) * 2006-04-26 2007-11-08 Sony Corp 記憶素子及び記憶装置
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
JP2008028248A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 抵抗変化素子とこれを用いた抵抗変化型メモリ
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
WO2008107941A1 (ja) * 2007-03-01 2008-09-12 Fujitsu Limited 半導体装置及びその製造方法
JP2008251108A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 情報記録再生装置
WO2008149484A1 (ja) * 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012807A1 (en) * 2010-07-16 2012-01-19 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2012023271A (ja) * 2010-07-16 2012-02-02 Toshiba Corp 半導体記憶装置
US8759806B2 (en) 2010-07-16 2014-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2012079930A (ja) * 2010-10-01 2012-04-19 Sharp Corp 可変抵抗素子、及び、不揮発性半導体記憶装置
WO2012046454A1 (ja) * 2010-10-08 2012-04-12 パナソニック株式会社 不揮発性記憶素子およびその製造方法
JP5241962B2 (ja) * 2010-10-08 2013-07-17 パナソニック株式会社 不揮発性記憶素子およびその製造方法
US9184381B2 (en) 2010-10-08 2015-11-10 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile storage element and method for manufacturing same
US20140166966A1 (en) * 2011-06-10 2014-06-19 Ulvac, Inc. Resistance Change Element and Method for Producing the Same
US9281477B2 (en) * 2011-06-10 2016-03-08 Ulvac, Inc. Resistance change element and method for producing the same
CN104067391A (zh) * 2012-01-20 2014-09-24 美光科技公司 存储器单元及形成存储器单元的方法
US9172038B2 (en) 2012-11-14 2015-10-27 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element and method of manufacturing the same

Also Published As

Publication number Publication date
JPWO2010067585A1 (ja) 2012-05-17
JP4937413B2 (ja) 2012-05-23
US20110240942A1 (en) 2011-10-06
US8350245B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
JP4937413B2 (ja) 抵抗変化素子およびそれを用いた不揮発性半導体記憶装置
JP5406314B2 (ja) 不揮発性半導体記憶素子の製造方法および不揮発性半導体記憶装置の製造方法
JP4167298B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP5417445B2 (ja) 半導体記憶装置の製造方法
US8437173B2 (en) Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
JP4969707B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP4897089B2 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP4672091B2 (ja) 抵抗変化素子およびその製造方法
JP5107252B2 (ja) 不揮発性半導体記憶装置およびその製造方法
CN102449763B (zh) 非易失性存储元件以及其制造方法
WO2010064444A1 (ja) 不揮発性記憶素子及びその製造方法
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
JPWO2011132423A1 (ja) 不揮発性記憶装置及びその製造方法
JP2010251352A (ja) 不揮発性記憶素子及びその製造方法
JP2008294103A (ja) 抵抗変化メモリ及びその製造方法
US8999808B2 (en) Nonvolatile memory element and method for manufacturing the same
JP5282176B1 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2010087259A (ja) 不揮発性記憶装置の製造方法
WO2009139185A1 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2010177654A (ja) 抵抗変化型不揮発性記憶装置および製造方法
JP2010226027A (ja) 不揮発性記憶装置及びその製造方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2010135581A (ja) 不揮発性半導体記憶装置およびその製造方法
JP5062181B2 (ja) 抵抗変化素子及びその製造方法
JP2010245425A (ja) 抵抗変化型不揮発性記憶装置および製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09831692

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2010542014

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13133809

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09831692

Country of ref document: EP

Kind code of ref document: A1