JP2010226027A - 不揮発性記憶装置及びその製造方法 - Google Patents
不揮発性記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010226027A JP2010226027A JP2009074337A JP2009074337A JP2010226027A JP 2010226027 A JP2010226027 A JP 2010226027A JP 2009074337 A JP2009074337 A JP 2009074337A JP 2009074337 A JP2009074337 A JP 2009074337A JP 2010226027 A JP2010226027 A JP 2010226027A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- memory cell
- wiring layer
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】不揮発性記憶装置の信頼性を向上させる。
【解決手段】X軸方向に延在する、少なくとも一つの第1の配線と、第1の配線の上層に配置され、X軸方向に対して非平行なY軸方向に延在する、少なくとも一つの第2の配線と、第2の配線の上層に配置され、X軸方向に延在する、少なくとも一つの第3の配線と、第1の配線と第2の配線とが交差する、第1の配線と第2の配線との間に第1の記憶素子を有した第1の記憶セルを配置し、第2の配線と第3の配線とが交差する、第2の配線と第3の配線との間に第2の記憶素子を有した第2の記憶セルを配置した不揮発性記憶装置であって、X軸方向に略垂直な断面において、第1の配線の断面積と第3の配線の断面積とが略等しい不揮発性記憶装置が提供される。
【選択図】図1
【解決手段】X軸方向に延在する、少なくとも一つの第1の配線と、第1の配線の上層に配置され、X軸方向に対して非平行なY軸方向に延在する、少なくとも一つの第2の配線と、第2の配線の上層に配置され、X軸方向に延在する、少なくとも一つの第3の配線と、第1の配線と第2の配線とが交差する、第1の配線と第2の配線との間に第1の記憶素子を有した第1の記憶セルを配置し、第2の配線と第3の配線とが交差する、第2の配線と第3の配線との間に第2の記憶素子を有した第2の記憶セルを配置した不揮発性記憶装置であって、X軸方向に略垂直な断面において、第1の配線の断面積と第3の配線の断面積とが略等しい不揮発性記憶装置が提供される。
【選択図】図1
Description
本発明は、不揮発性記憶装置及びその製造方法に関する。
NAND型フラッシュメモリに代表される不揮発性メモリは、大容量データ格納用として、携帯電話、デジタルスチルカメラ、USB(Universal Serial Bus)メモリ、シリコンオーディオ等に広く用いられており、急速な微細化によるビット当たりの製造コストの削減によってさらに市場の拡大を続けている。また、新規のアプリケーションも急速に立ち上がってきており、微細化及び製造コスト低減が新たな市場を発掘するという好循環を実現している。
特にNAND型フラッシュメモリは、複数のアクティブエリア(「AA」)がゲートコンダクタ(「GC」)を共有することで実質的なクロスポイントセルを実現しており、そのシンプルな構造ゆえに急速な微細化が進められている。このため、近年NAND型フラッシュメモリは半導体の微細加工を先導するようになっており、最小加工寸法は量産レベルでも60nm以下に達している。
しかしながら、NAND型フラッシュメモリは、しきい値変動によって情報を記憶するトランジスタ動作を利用しており、今後のさらなる特性の高均一化、高信頼性化、高速動作化、高集積化に限界があるといわれており、新しい不揮発性メモリの開発が望まれている。
その中で、例えば、相変化メモリ素子や抵抗変化素子は、抵抗材料の可変抵抗状態を利用して動作するために、書込み/消去動作にトランジスタ動作が不要であり、また、抵抗材料のサイズを微細化するほど素子特性が改善することから、今後の要求に応える、特性の高均一化、高信頼性化、高速動作化及び高密度化を実現するものとして期待されている。そして、不揮発性メモリの記憶部の記憶セル(記憶用単位要素)においては、抵抗変化素子にダイオードを直列に接続させた記憶セルを複数段に積層させた構造が開示されている。そして、記憶セルの上下には、記憶セルに電圧を印加するためのワード線、ビット線が配置されている(例えば、特許文献1参照)。
しかしながら、上記積層構造の複数段を一括してエッチング加工する場合には、高アスペクト比のエッチング処理をする都合上、エッチング後のトレンチの形状が逆テーパ型となってしまう。このため、上方の段と下方の段において記憶セルや記憶セルの上下に配置された配線の幅にばらつきが生じてしまう。
これにより、記憶セルの抵抗変化膜の抵抗値や印加電圧が各段でばらついてしまい、それぞれのクロスポイントの配置した記憶セルを作動させても、均一な特性が得られず、その信頼性が向上しないという問題があった。
本発明は、上記の問題点を解決するものである。
本発明は、上記の問題点を解決するものである。
本発明の一態様によれば、基板上に形成され、第1の方向に延在する、少なくとも一つの第1の配線と、前記第1の配線の上層に配置され、前記第1の方向に対して非平行な第2の方向に延在する、少なくとも一つの第2の配線と、前記第2の配線の上層に配置され、前記第1の方向に延在する、少なくとも一つの第3の配線と、前記第1の配線と前記第2の配線とが交差する、前記第1の配線と前記第2の配線との間に配置された第1の記憶素子を有した第1の記憶セルと、前記第2の配線と前記第3の配線とが交差する、前記第2の配線と前記第3の配線との間に配置された第2の記憶素子を有した第2の記憶セルと、を備え、前記第1の方向に略垂直な断面におけて、前記第1の配線の断面積と前記第3の配線の断面積とが略等しいことを特徴とする不揮発性記憶装置が提供される。
また、本発明の一態様によれば、第1の方向に延在する、少なくとも一つの第1の配線と、前記第1の配線の上層に配置され、前記第1の方向に対して非平行な第2の方向に延在する、少なくとも一つの第2の配線と、前記第2の配線の上層に配置され、前記第1の方向に延在する、少なくとも一つの第3の配線と、前記第1の配線と前記第2の配線とが交差する、前記第1の配線と前記第2の配線との間に第1の記憶素子を有した第1の記憶セルを配置し、前記第2の配線と前記第3の配線とが交差する、前記第2の配線と前記第3の配線との間に第2の記憶素子を有した第2の記憶セルを配置した不揮発性記憶装置の製造方法であって、基板上に配置させた第1の配線層の上層に、第1の記憶セル層を形成する工程と、前記第1の記憶セル層を前記第2の方向に分離すると共に、前記第1の方向に延在する前記第1の配線を前記基板上に形成するために、前記第1の方向に連通する第1のトレンチを形成する工程と、前記第1のトレンチ内に、第1の素子分離層を埋設する工程と、前記第1の記憶セル層及び前記第1の素子分離層の上層に、前記第1の配線層よりも膜厚が薄い第2の配線層を形成する工程と、前記第2の配線層上に、第2の記憶セル層を形成する工程と、前記第1の記憶セル層及び前記第2の記憶セル層を前記第1の方向に分離すると共に、前記第2の方向に延在する前記第2の配線を前記第1の記憶セル層上に形成するために、前記第2の方向に連通する第2のトレンチを形成する工程と、前記第2のトレンチ内に、第2の素子分離層を埋設する工程と、前記第2の記憶セル層及び前記第2の素子分離層の上層に、前記第2の配線層よりも膜厚が厚い第3の配線層を形成する工程と、前記第2の記憶セル層を前記第2の方向に分離すると共に、前記第1の方向に延在する前記第3の配線を前記第2の記憶セル層上に形成しつつ、前記第1の方向に略垂直な断面において、前記第1の配線の断面積と、前記第3の配線の断面積とが略等しくなるように、前記第1の方向に連通する第3のトレンチを形成する工程と、を有することを特徴とする不揮発性記憶装置の製造方法が提供される。
本発明により、不揮発性記憶装置の信頼性が向上する。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図1は、不揮発性記憶装置の記憶セル部の要部断面模式図である。図1(a)及び図1(b)には、不揮発性記憶装置の一例として、クロスポイント構造のReRAM(Resistance Random Access Memory)メモリのReRAMメモリセルアレイ1aが複数段に積層された構造が例示されている。また、図1(a)では、図1(b)のX−Y断面が例示され、図1(b)では、図1(a)のA−B断面が例示されている。
図1(a)に示すように、ReRAMメモリセルアレイ1aの各記憶セル(単位メモリセル)80においては、第1のワードラインである配線層WL1を下地とし、下層から上層に向かって、第1のメタル膜10、第1の整流素子であるダイオード層20、第2のメタル膜30、第1の記憶素子である抵抗変化膜40、第3のメタル膜50を配置している。また、各記憶セル80におけるメタル膜50同士を第1のビッドラインである配線層BL1で接続している。
ここで、配線層WL1は、第1の方向(図中のX軸方向)に延在し、配線層BL1は、前記第1の方向に対して非平行な第2の方向(図中のY軸方向)に延在している。すなわち、抵抗変化膜40は、互いにクロスした配線層BL1と配線層WL1との間に配置されている。そして、各記憶セル80においては、第1のダイオード層20と抵抗変化膜40とが直列に接続されて、記憶セル80の一方向に電流が流れる構成となっている。
さらに、ReRAMメモリセルアレイ1aにおいては、配線層BL1上に、上述した記憶セル80が配置されている。
すなわち、配線層BL1上に、第4のメタル膜10、第2の整流素子であるダイオード層20、第5のメタル膜30、第2の記憶素子である抵抗変化膜40、第6のメタル膜50を配置している。そして、各記憶セル80におけるメタル膜50同士が第2のワードラインである配線層WL2により接続されている。
すなわち、配線層BL1上に、第4のメタル膜10、第2の整流素子であるダイオード層20、第5のメタル膜30、第2の記憶素子である抵抗変化膜40、第6のメタル膜50を配置している。そして、各記憶セル80におけるメタル膜50同士が第2のワードラインである配線層WL2により接続されている。
このように、ReRAMメモリセルアレイ1aにおいては、記憶セル80が配線を介し、複数段に積層された構造になっている。また、下段においては、各記憶セル80間の絶縁を確保するために、素子分離層70が周期的に配置されている。また、上段においては、各記憶セル80間の絶縁を確保するために、素子分離層72が周期的に配置されている。
そして、ワード線とビッド線とを介して、それぞれの抵抗変化膜40に電流が供給されると、抵抗変化膜40は、第1の状態と第2の状態との間を可逆的に遷移することができる。
また、ReRAMメモリセルアレイ1aにおいては、ビット線である配線層BL1を各段毎に独立にして配置するのではなく、配線層BL1を共通化して、記憶セル80を複数段に積層している。
また、ReRAMメモリセルアレイ1aにおいては、ビット線である配線層BL1を各段毎に独立にして配置するのではなく、配線層BL1を共通化して、記憶セル80を複数段に積層している。
このような構造によれば、記憶密度の向上のほか、配線層BL1の共通化により、当該配線層BL1への印加電圧遅延の抑制、書き込み動作及び消去動作の迅速化、素子面積の低減等が期待される。
また、ReRAMメモリセルアレイ1aにおいては、Y軸方向に略垂直にReRAMメモリセルアレイ1aを切断した場合において、上段に配置した記憶セル80間、配線層BL1間、及び下段に配置した記憶セル80間を共通して絶縁分離する素子分離層71が配置されている(図1(b)参照)。
このような共通の素子分離層71を配置させることにより、配線層WL1と配線層WL1の上層に位置している配線層BL1との位置精度、配線層BL1と配線層BL1の上層に位置している配線層WL2との位置精度が良好になる。
また、このような素子分離層71の形成は、上段の記憶セル80から下段の記憶セル80まで一括して素子分離層を配置する製造プロセスで賄える。従って、本実施の形態では、各段ごとに素子分離層を配置する方法に比べ、製造プロセスの短縮化を図ることができる。その結果、素子の低コスト化を図ることができる。
ところで、図1(b)に示す素子分離層71を形成する前には、当該素子分離層71を埋設するための深いトレンチを形成しなければならない。そして、このようなトレンチはドライエッチングで形成することから(具体的説明については、後述する。)、通常、その深さが深くなるほど、その断面がストレート形状(垂直形状)から逆テーパ形状に移行し易くなる。
然るに、本実施の形態のReRAMメモリセルアレイ1aにおいては、中段に配置した配線層BL1の厚みを配線層WL1並びに配線層WL2と略同等とせず、当該配線層BL1の厚みを配線層WL1並びに配線層WL2よりも薄くしている。
従って、本実施の形態では、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた形態に比べ、トレンチのアスペクト比をより下げることができる。その結果、本実施の形態で形成するトレンチは、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた場合ほど、逆テーパ形状になり難くなる。
従って、図1(b)に示す素子分離層71を配置しても、上段に配置させた記憶セル80の幅と下段に配置させた記憶セル80との幅の差は、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた形態ほど大きくならない。
これに対し、中段に配置した配線層BL1の厚みが配線層WL1並びに配線層WL2と略同等とした形態では、必然的に、当該トレンチが本実施の形態よりも高アスペクト比(例えば、エッチング深さ/エッチング幅≧20)になってしまう。このような形態では、トレンチが著しくストレート形状から逆テーパ形状に移行し、上段に配置させた記憶セル80の幅と、下段に配置させた記憶セル80との幅の差がより大きくなってしまう。
さらに、ReRAMメモリセルアレイ1aにおいては、図中のX軸方向に略垂直にReRAMメモリセルアレイ1aを切断した場合、配線層WL1の断面を台形とし、配線層WL2の断面を略長方形または略正方形としている。そして、下段に配置した配線層WL1の断面積と、上段に配置した配線層WL2の断面積を略等しく構成している(図1(a)参照)。
そして、ReRAMメモリセルアレイ1aにおいては、上述したごとく、中段に配置し、共通配線とした配線層BL1の厚みを配線層WL1並びに配線層WL2と略同等とせず、配線層WL1並びに配線層WL2よりも薄くしている。すなわち、配線層BL1の断面積は、配線層WL1及び配線層WL2の断面積よりも小さくしている。
このような構成であれば、配線層WL1並びに配線層WL2の配線抵抗が配線層BL1の配線抵抗よりも低い。従って、配線層BL1をGND電位とし、配線層WL1並びに配線層WL2に所定の電圧を印加した場合、ワード線における電圧降下が抑制される。
特に、電圧降下が著しくなると、クロスポイントによっては、低電圧しか印加できなくなり、当該クロスポイントに配置された記憶セルへの書き込み、消去が困難になる場合がある。
また、このような電圧降下を緩和するために、外部からの印加電圧を上昇させるという方法もある。しかし、外部印加電圧を上昇させると消費電力が増加したり、消去動作時の再書込みなどの誤動作が発生する可能性がある。
このように、配線抵抗については、それ自体を降下させることが望ましい。
また、配線層WL1の断面積と、配線層WL2の断面積を略等しく構成していることから、それぞれのクロスポイントでの抵抗変化膜40に印加される電圧が略等しくなる。
このように、配線抵抗については、それ自体を降下させることが望ましい。
また、配線層WL1の断面積と、配線層WL2の断面積を略等しく構成していることから、それぞれのクロスポイントでの抵抗変化膜40に印加される電圧が略等しくなる。
このように、ReRAMメモリセルアレイ1aにおいては、ワード線とビット線により、それぞれの抵抗変化膜40に印加される電圧にばらつきが生じ難い。その結果、各記憶セル80への書き込み、消去において誤動作が発生し難く、安定してReRAMメモリセルアレイ1aを作動させることができる。
なお、配線層WL1,WL2,BL1の材質は、例えば、高温熱耐性に優れ、抵抗率の低いタングステン(W)が適用される。また、必要に応じて、窒化タングステン(WN)、炭化タングステン(WC)を用いてもよい。
また、メタル膜10,30,50の材質は、例えば、チタン(Ti)、窒化チタン(TiN)等が適用される。
また、メタル膜10,30,50の材質は、例えば、チタン(Ti)、窒化チタン(TiN)等が適用される。
また、メタル膜30とダイオード層20との安定したオーミックコンタクトを確保するために、メタル膜30とダイオード層20との界面にメタル膜30とは成分の異なる層を形成させてもよい。当該層としては、例えば、金属シリサイド膜が挙げられる。
また、メタル膜30,50においては、抵抗変化膜40への不純物の拡散を防止するバリア層としての機能を持たしてもよい。
また、メタル膜30,50においては、抵抗変化膜40への不純物の拡散を防止するバリア層としての機能を持たしてもよい。
そして、抵抗変化膜40は、配線層WL1(または、配線層WL2)と配線層BL1とに与える電位の組み合わせによって、抵抗変化膜40の主面間に印加される電圧が変化し、抵抗変化膜40の特性(例えば、抵抗値)によって、情報を記憶したり消去したりすることができる。このため、抵抗変化膜40には、印加される電圧によって特性が変化する任意の材料を用いることができる。
例えば、抵抗変化膜40の材質としては、印加される電圧によって抵抗値が可逆的に遷移可能な可変抵抗層、あるいは結晶状態と非晶質状態との間で可逆的に遷移可能な相変化層などが適用される。
具体的な抵抗変化膜40の材質としては、ZnMnxOy、ZnFexOy、NbOx、CrドープSrTiO3−x、PrxCayMnOz、ZrOx、NiOx、TiドープNiOx膜、ZnOx、TiOx、TiOxNy、CuOx、GdOx、CuTex、HfOx、両端に印加された電圧で発生するジュール熱により抵抗状態が変わるカルコゲナイド系のGST(GexSbyTez)、GSTにドーピングを施したNドープトGST、OドープトGST、GexSby、InxGeyTez等から選択された少なくとも1つを含む材料が適用される。
さらに、抵抗変化膜40の構成としては、それ自体をMIM(Metal-Insulator-Metal)構造としてもよい。
例えば、上述した酸化膜またはカルコゲナイド系材料を中間に配置し、その上下に、窒化タングステン(WN)、窒化チタン(TiN)、窒化チタンアルミニウム(AlTiN)、窒化タンタル(TaN)、窒化チタンシリサイド(TiNSi)、炭化タンタル(TaC)、チタンシリサイド(TiSi)、タングステンシリサイド(WSi)、コバルトシリサイド(CoSi)、ニッケルシリサイド(NiSi)、ニッケル白金シリサイド(NiPtSi)、白金(Pt)、ルテニウム(Ru)、白金ロジウム(PtRh)、イリジウム(In)等から選択された少なくとも1つを含む材料を配置した構造であってもよい。
例えば、上述した酸化膜またはカルコゲナイド系材料を中間に配置し、その上下に、窒化タングステン(WN)、窒化チタン(TiN)、窒化チタンアルミニウム(AlTiN)、窒化タンタル(TaN)、窒化チタンシリサイド(TiNSi)、炭化タンタル(TaC)、チタンシリサイド(TiSi)、タングステンシリサイド(WSi)、コバルトシリサイド(CoSi)、ニッケルシリサイド(NiSi)、ニッケル白金シリサイド(NiPtSi)、白金(Pt)、ルテニウム(Ru)、白金ロジウム(PtRh)、イリジウム(In)等から選択された少なくとも1つを含む材料を配置した構造であってもよい。
また、記憶セル80は、整流素子としてのダイオード層20を備えている。これにより、配線層WL1及び配線層BL1の組み合わせによって、任意の記憶セル80が選択されても、当該記憶セル80内に流れる電流の方向が規制される。
ダイオード層20の材質は、例えば、ポリシリコン(poly-Si)を主成分としている。また、ダイオード層20としては、例えば、PIN型ダイオード、PN接合ダイオード、ショットキーダイオード、ツェナーダイオード等が適用される。
なお、ダイオード層20としては、シリコン(Si)の他、ゲルマニウム(Ge)等の半導体材料、NiO、TiO、CuO、InZnO等の金属酸化物の半導体材料を組み合わせて用いてもよい。
また、リセット(消去)動作において抵抗変化膜40の加熱を効率よく行うために、抵抗変化膜40の近傍にヒートシンク層を介設してもよい(図示しない)。
また、本実施の形態では、記憶素子の一例として、抵抗変化型素子を用いた場合を例示しているが、抵抗変化膜40の代わりに相変化膜を用いて相変化型記憶素子としてもよい。
また、本実施の形態では、記憶素子の一例として、抵抗変化型素子を用いた場合を例示しているが、抵抗変化膜40の代わりに相変化膜を用いて相変化型記憶素子としてもよい。
また、図1では、記憶セル80を2段に積層したReRAMメモリセルアレイ1aのみを例示したが、本実施の形態の不揮発性記憶装置では、ReRAMメモリセルアレイ1a自体を層間絶縁膜を介して、さらに複数段に積層した装置であってもよい。
次に、ReRAMメモリセルアレイ1aの製造方法について説明する。
図2〜図9は、ReRAMメモリセルアレイの製造方法を説明するための要部図である。
図2〜図9は、ReRAMメモリセルアレイの製造方法を説明するための要部図である。
まず、図2(a)に示すように、記憶セル80の形態に加工される前の平面状(べた状)の被膜の積層体(記憶セル層)が形成される。
すなわち、基板subを下地として、平面状の配線層WL1、メタル膜10、ダイオード層20、メタル膜30、抵抗変化膜40、メタル膜50、マスク部材100がスパッタリング法またはCVD(Chemical Vapor Deposition)法で成膜される。
また、この段階では、積層体の厚みが約200nm程度になる。
すなわち、基板subを下地として、平面状の配線層WL1、メタル膜10、ダイオード層20、メタル膜30、抵抗変化膜40、メタル膜50、マスク部材100がスパッタリング法またはCVD(Chemical Vapor Deposition)法で成膜される。
また、この段階では、積層体の厚みが約200nm程度になる。
また、基板subとしては、例えば、半導体基板の上層に形成された層間絶縁膜が該当する。そして、当該層間絶縁膜の下層には、CMOS(Complementary Metal Oxide Semiconductor)回路等が配置されている(図示しない)。
また、マスク部材100の材質は、例えば、酸化シリコン(SiO2)が適用される。また、必要に応じて、マスク部材100を異種の材質で構成された多層構造としてもよい。
また、マスク部材100の材質は、例えば、酸化シリコン(SiO2)が適用される。また、必要に応じて、マスク部材100を異種の材質で構成された多層構造としてもよい。
そして、平面状のマスク部材100が配置された後、当該マスク部材100については、エッチング処理がなされて、パターニングが施される(図示しない)。
次に、図2(b)に示すように、上記積層体にRIE(Reactive Ion etching)による処理が施されて、上記積層体にX軸方向に連通するトレンチTR1が形成される。ここで、図2(b)では、X軸方向に略垂直に上記積層体を切断した断面が示されている。また、トレンチTR1の上部の幅は、例えば、40nmである。
すなわち、パターニングされたマスク部材100をマスクとして、平面状のメタル膜50、抵抗変化膜40、メタル膜30、ダイオード層20、メタル膜10、配線層WL1がエッチングされる。これにより、上記積層体がY軸方向にトレンチTR1を隔てて分離される。
また、このエッチング加工では、積層体のそれぞれの被膜毎にエッチング条件を変えて処理される。例えば、エッチング用ガス、放電条件等がそれぞれの被膜毎に変えられて、積層体のエッチング処理がなされる。
また、この段階では、基板subの表面の一部が露出して、ストライプ状の配線層WL1が基板sub上に形成される。すなわち、X軸方向に延在する、ストライプ状の配線層WL1が基板sub上に形成される。
ただし、加工後の配線層WL1は、上記積層体の最下層に位置していることから、配線層WL1側面の傾斜の程度は、トレンチTR1底部のテーパに依存し易い。従って、エッチング条件を調節することにより、配線層WL1の断面を台形とすることができる。
例えば、エッチング用ガスの流量比が調節されたり、エッチング時のガスの全圧、放電パワー等が調節されたりして、配線層WL1の形状が整えられる。
エッチング用ガスの一例としては、ハロゲン系ガス(Cl2、CF4、SF6、NF3、Cl2等)/酸素(O2)/希ガス(Ar等)の混合ガスが挙げられる。
エッチング用ガスの一例としては、ハロゲン系ガス(Cl2、CF4、SF6、NF3、Cl2等)/酸素(O2)/希ガス(Ar等)の混合ガスが挙げられる。
このように、この段階では、エッチング条件が適宜調節されて、配線層WL1の断面積が図1(a)に示す配線層WL2の段面積と略等しくなるように調節される。
次に、図3に示すように、トレンチTR1内に素子分離層70が埋設される。ここで、図3(a)には、図中のX軸方向に略垂直に積層体を切断した断面が例示され、図3(b)には、図中のY軸方向に略垂直に積層体を切断した断面が例示されている。なお、図3(b)は、図3(a)のA−B断面に対応している。
また、この段階では、高アスペクト比のトレンチTR1内に絶縁層を埋め込むために、塗布法を用いて、素子分離層70が形成される。
例えば、素子分離層70の原材料を含んだ溶液を用いて塗布する。具体的には、ポリシラザン系材料であるペルヒドロポリシラザン(PHPS)溶液を用いて、スピンコート等の塗布法により、トレンチTR1内に酸化シリコン(SiO2)を主成分とする素子分離層70が埋設される。そして、塗布法で形成した素子分離層70については、400℃以下の低温アニールが施されて、素子分離層70の膜質が改善される。この低温アニールは、後工程で実施してもよい。
あるいは、素子分離層70については、プラズマCVD法によって形成してもよい。
あるいは、素子分離層70については、プラズマCVD法によって形成してもよい。
そして、マスク部材100がCMP(Chemical Mechanical Polishing)処理によって除去されて(図示しない)、さらに、素子分離層70及びメタル膜50がCMP処理によって平坦に加工される(図示しない)。
次に、図4に示すように、素子分離層70及びメタル膜50上に、平面状の配線層BL1と、平面状の被膜の積層体(記憶セル層)とが形成される。ここで、図4(a)には、図中のX軸方向に略垂直に積層体を切断した断面が例示され、図4(b)には、図中のY軸方向に略垂直に積層体を切断した断面が例示されている。なお、図4(b)は、図4(a)のA−B断面に対応している。
すなわち、下段の素子分離層70及びメタル膜50を下地として、当該素子分離層70及びメタル膜50上に、平面状の配線層BL1が配置される。配線層BL1は、スパッタリング法またはCVD法で成膜される。また、配線層BL1の厚みは、上述した配線層WL1、WL2よりも薄く形成される。そして、平面状の配線層BL1上に、平面状のメタル膜10、ダイオード層20、メタル膜30、抵抗変化膜40、メタル膜50、マスク部材101がスパッタリング法またはCVD法で成膜される。
また、この段階では、上段の積層体の厚みが約200nm程度になる。
また、この段階では、上段の積層体の厚みが約200nm程度になる。
マスク部材101の材質は、例えば、酸化シリコン(SiO2)が適用される。また、必要に応じて、マスク部材101を異種の材質で構成された多層構造としてもよい。
そして、平面状のマスク部材101が配置された後、当該マスク部材101については、エッチング処理がなされて、パターニングが施される(図示しない)。
そして、平面状のマスク部材101が配置された後、当該マスク部材101については、エッチング処理がなされて、パターニングが施される(図示しない)。
次に、図5に示すように、上段と下段の積層体にRIEによる処理が施されて、X軸方向に連通するトレンチTR2が形成される。ここで、図5(a)には、図中のX軸方向に略垂直に積層体を切断した断面が例示され、図5(b)には、図中のY軸方向に略垂直に積層体を切断した断面が例示されている。なお、図5(b)は、図5(a)のA−B断面に対応している。
すなわち、図5(b)に示すように、パターニングされたマスク部材101をマスクとして、上段に積層した平面状のメタル膜50、抵抗変化膜40、メタル膜30、ダイオード層20、メタル膜10、配線層BL1がエッチングされる。また、マスク部材101をマスクとして、下段に積層したストライプ状のメタル膜50、抵抗変化膜40、メタル膜30、ダイオード層20、メタル膜10がエッチングされる。
これにより、上段並びに下段の積層体はX軸方向にトレンチTR2を隔てて分離される。
これにより、上段並びに下段の積層体はX軸方向にトレンチTR2を隔てて分離される。
また、このエッチング加工は、上段及び下段の積層体のそれぞれの被膜毎にエッチング条件を変えて処理される。例えば、エッチング用ガス、放電条件等がそれぞれの被膜毎に変えられて、積層体のエッチング処理がなされる。
また、トレンチTR2が形成されることにより、ストライプ状の配線層BL1が上段の積層体と下段の積層体との間に形成される。すなわち、Y軸方向に延在する、ストライプ状の配線層BL1が上段の積層体と下段の積層体との間に形成される。
また、トレンチTR2が形成されることにより、ストライプ状の配線層BL1が上段の積層体と下段の積層体との間に形成される。すなわち、Y軸方向に延在する、ストライプ状の配線層BL1が上段の積層体と下段の積層体との間に形成される。
ただし、配線層BL1の厚みは、上述したように、配線層WL1(または、配線層WL2)と略同等とせず、配線層WL1(または、配線層WL2)よりも薄く構成している。
従って、本実施の形態では、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた形態に比べ、トレンチTR2のアスペクト比をより下げることができる。その結果、本実施の形態では、トレンチTR2は、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた場合ほど、逆テーパ形状とはならず、ストレート形状に近くなる。
従って、トレンチTR2を配置しても、上段に配置させた記憶セル80の幅と、下段に配置させた記憶セル80との幅の差は、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた形態ほど大きくならない。
従って、本実施の形態では、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた形態に比べ、トレンチTR2のアスペクト比をより下げることができる。その結果、本実施の形態では、トレンチTR2は、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた場合ほど、逆テーパ形状とはならず、ストレート形状に近くなる。
従って、トレンチTR2を配置しても、上段に配置させた記憶セル80の幅と、下段に配置させた記憶セル80との幅の差は、配線層BL1の厚みを、配線層WL1並びに配線層WL2の厚みと同等とさせた形態ほど大きくならない。
また、配線層BL1の厚みを薄く構成することにより、エッチング時間が短縮化され、タクトタイムが短縮化される。また、タクトタイムが短縮化されることにより、選択比不足によるマスク部材101の破綻も起き難くなる。
なお、トレンチTR2の上部の幅は、例えば、40nmに加工される。
なお、トレンチTR2の上部の幅は、例えば、40nmに加工される。
ここで、この段階での積層体等の状態をより深く理解するために、トレンチTR2を形成した積層体等の立体図を、図6に示す。なお、図6では、マスク部材101を表示していない。
図6に示すように、下段の積層体は、素子分離層70を隔てて、Y軸方向に分離されている。また、上段の積層体並びに下段の積層体がトレンチTR2を隔てて、X軸方向に分離されている。
また、この段階で、すでに配線層WL1と配線層BL1とが交差した形態が構成されている。
図6に示すように、下段の積層体は、素子分離層70を隔てて、Y軸方向に分離されている。また、上段の積層体並びに下段の積層体がトレンチTR2を隔てて、X軸方向に分離されている。
また、この段階で、すでに配線層WL1と配線層BL1とが交差した形態が構成されている。
次に、図7に示すように、トレンチTR2内に素子分離層71が埋設される。ここで、図7(a)には、図中のX軸方向に略垂直に積層体を切断した断面が例示され、図7(b)には、図中のY軸方向に略垂直に積層体を切断した断面が例示されている。なお、図7(b)は、図7(a)のA−B断面に対応している。
また、この段階では、高アスペクト比のトレンチTR2内に絶縁層を埋め込むために、上記と同様に、塗布法を用いて、素子分離層71が形成される。
また、素子分離層71については、400℃以下の低温アニールを施してもよい。この低温アニールは、後工程で実施してもよい。
あるいは、素子分離層71については、プラズマCVD法によって形成してもよい。
そして、マスク部材101がCMP処理によって除去されて(図示しない)、さらに、素子分離層71及び上段のメタル膜50がCMP処理によって平坦に加工される(図示しない)。
また、素子分離層71については、400℃以下の低温アニールを施してもよい。この低温アニールは、後工程で実施してもよい。
あるいは、素子分離層71については、プラズマCVD法によって形成してもよい。
そして、マスク部材101がCMP処理によって除去されて(図示しない)、さらに、素子分離層71及び上段のメタル膜50がCMP処理によって平坦に加工される(図示しない)。
次に、図8に示すように、素子分離層71及びメタル膜50上に、平面状の配線層WL2と、配線層WL2上に平面状のマスク部材102が形成される。ここで、図8(a)には、図中のX軸方向に略垂直に積層体を切断した断面が例示され、図8(b)には、図中のY軸方向に略垂直に積層体を切断した断面が例示されている。なお、図8(b)は、図8(a)のA−B断面に対応している。
ここで、配線層WL2の厚みは、加工後の断面が配線層WL1の断面積と略等しくなるように調節される。
また、マスク部材102の材質は、例えば、酸化シリコン(SiO2)が適用される。また、必要に応じて、マスク部材102を異種の材質で構成された多層構造としてもよい。
ここで、配線層WL2の厚みは、加工後の断面が配線層WL1の断面積と略等しくなるように調節される。
また、マスク部材102の材質は、例えば、酸化シリコン(SiO2)が適用される。また、必要に応じて、マスク部材102を異種の材質で構成された多層構造としてもよい。
そして、平面状のマスク部材102が配置された後、当該マスク部材102については、エッチング処理がなされて、パターニングが施される(図示しない)。
次に、図9に示すように、上段の積層体のみにRIEによる処理が施されて、上段の積層体内にX軸方向に連通するトレンチTR3が形成される。ここで、図9(a)には、図中のX軸方向に略垂直に積層体を切断した断面が例示され、図9(b)には、図中のY軸方向に略垂直に積層体を切断した断面が例示されている。なお、図9(b)は、図9(a)のA−B断面に対応している。また、トレンチTR3の上部の幅は、例えば、40nmに加工される。
すなわち、パターニングされたマスク部材102をマスクとして、平面状の配線層WL2、メタル膜50、抵抗変化膜40、メタル膜30、ダイオード層20、メタル膜10がエッチングされる。これにより、上段の積層体はY軸方向にトレンチTR3を隔てて分離される。
また、このエッチング加工は、積層体のそれぞれの被膜毎にエッチング条件を変えて処理される。例えば、エッチング用ガス、放電条件等がそれぞれの被膜毎に変えられて、積層体のエッチング処理がなされる。
また、この段階でトレンチTR3が形成されることにより、ストライプ状の配線層WL2が形成される。すなわち、X軸方向に延在する、ストライプ状の配線層WL2が形成される。
また、このエッチング加工は、積層体のそれぞれの被膜毎にエッチング条件を変えて処理される。例えば、エッチング用ガス、放電条件等がそれぞれの被膜毎に変えられて、積層体のエッチング処理がなされる。
また、この段階でトレンチTR3が形成されることにより、ストライプ状の配線層WL2が形成される。すなわち、X軸方向に延在する、ストライプ状の配線層WL2が形成される。
そして、図9(a)に例示される配線層WL2の断面は、トレンチTR3の上部近傍に位置するために、ストレート形状になり易い。すなわち、配線層WL2の断面は、長方形または正方形になる。
そして、この段階でのエッチング条件が適宜調節されて、配線層WL2の断面積が配線層WL1の段面積と略等しくなるように調節される。
また、この段階で、配線層WL2と配線層BL1とが交差した形態が構成される。また、配線層WL2と配線層WL1とが略平行となる形態が構成されている。
そして、高アスペクト比のトレンチTR3内に絶縁層を埋め込むために、上記と同様に、塗布法を用いて、素子分離層72が形成される(図示しない)。
そして、この段階でのエッチング条件が適宜調節されて、配線層WL2の断面積が配線層WL1の段面積と略等しくなるように調節される。
また、この段階で、配線層WL2と配線層BL1とが交差した形態が構成される。また、配線層WL2と配線層WL1とが略平行となる形態が構成されている。
そして、高アスペクト比のトレンチTR3内に絶縁層を埋め込むために、上記と同様に、塗布法を用いて、素子分離層72が形成される(図示しない)。
また、トレンチTR3内に埋設した素子分離層72については、400℃以下の低温アニールを施してもよい。この低温アニールは、後工程で実施してもよい。
あるいは、トレンチTR3内に埋設する素子分離層72については、プラズマCVD法によって形成してもよい。
そして、この後においては、素子分離層72並びにマスク部材102にCMP処理が施されて、配線層WL2及び素子分離層72の平坦化がなされる。
そして、この後においては、素子分離層72並びにマスク部材102にCMP処理が施されて、配線層WL2及び素子分離層72の平坦化がなされる。
ここで、製造プロセスにおける配線層WL2の厚みDwと配線層BL1の厚みDbの調節について説明する。
例えば、配線層WL2の厚みDwと配線層BL1の厚みDbとが同じ膜厚Aである場合の配線層WL2及び配線層BL1の抵抗値をRとする。
配線層BL1の膜厚Dbを1/x倍にすると、配線層BL1の抵抗値は、x・Rとなる。そして、配線層WL2と配線層BL1に印加される電圧を一定にするには、配線層BL1の抵抗値と配線層WL2の抵抗値の合計が常に2・Rとならなければならない。
このとき、配線層WL2の抵抗値は、(2−x)・Rとなり、配線層WL2の膜厚Dwを、1/(2−x)倍とすれば、抵抗値の合計は、2・Rになる。
すなわち、配線層WL2において、1≦x<2の範囲では、抵抗値の合計を2・Rとすることができる。
例えば、配線層WL2の厚みDwと配線層BL1の厚みDbとが同じ膜厚Aである場合の配線層WL2及び配線層BL1の抵抗値をRとする。
配線層BL1の膜厚Dbを1/x倍にすると、配線層BL1の抵抗値は、x・Rとなる。そして、配線層WL2と配線層BL1に印加される電圧を一定にするには、配線層BL1の抵抗値と配線層WL2の抵抗値の合計が常に2・Rとならなければならない。
このとき、配線層WL2の抵抗値は、(2−x)・Rとなり、配線層WL2の膜厚Dwを、1/(2−x)倍とすれば、抵抗値の合計は、2・Rになる。
すなわち、配線層WL2において、1≦x<2の範囲では、抵抗値の合計を2・Rとすることができる。
図10に、上下配線の変化量の関係を示す。横軸には、配線層BL1の変化量(倍数)が示され、縦軸には、配線層WL2の変化量(倍数)が示されている。
例えば、x=1.5(1/x=2/3)では、配線層BL1の膜厚Dbは、(2/3)・Aとなり、配線層WL2の膜厚Dwは、2・Aとなる。すなわち、Dwは、Dbの3倍の厚さ程度にすれば足りる。ただし、配線層WL2が厚くなりすぎると、エッチング加工において、トレンチTR3自体が逆テーパ型になり易くなってしまう。また、プロセスタクトタイムも長くなってしまう。
従って、DwをDbの3倍の厚さより薄く構成することが望ましい。
例えば、x=1.5(1/x=2/3)では、配線層BL1の膜厚Dbは、(2/3)・Aとなり、配線層WL2の膜厚Dwは、2・Aとなる。すなわち、Dwは、Dbの3倍の厚さ程度にすれば足りる。ただし、配線層WL2が厚くなりすぎると、エッチング加工において、トレンチTR3自体が逆テーパ型になり易くなってしまう。また、プロセスタクトタイムも長くなってしまう。
従って、DwをDbの3倍の厚さより薄く構成することが望ましい。
例えば、x=4/3(1/x=0.75)では、配線層BL1の膜厚Dbは、(3/4)・Aとなり、配線層WL2の膜厚Dwは、1.5・Aとなる。すなわち、配線層WL2の膜厚の上限を、配線層BL1の2倍に調節することが望ましい。
また、上記の説明では、配線層WL1の断面を台形とし、配線層WL2の断面を長方形または正方形としたことから、配線層WL1の厚みを配線層WL2よりも薄く構成している。然るに、配線層WL1及び配線層WL2の断面が略同形に加工される場合には、配線層WL1及び配線層WL2の厚みを略等しく構成してもよい。また、配線層WL2の厚みは、例えば250nm程度に構成される。
このような製造工程により、図1に例示する、信頼性の高いReRAMメモリセルアレイ1aが形成される。
このような製造工程により、図1に例示する、信頼性の高いReRAMメモリセルアレイ1aが形成される。
次に、ReRAMメモリセルアレイの変形例について説明する。以下の説明では、図1で例示した部材と同一の部材には、同一の符号を付し、その詳細な説明を省略する。
図11は、不揮発性記憶装置の記憶セル部の要部断面模式図である。また、図11(a)では、図11(b)のX−Y断面が例示され、図11(b)では、図11(a)のA−B断面が例示されている。
図11(a)に示すように、ReRAMメモリセルアレイ1bの各記憶セル80においては、第1のワードラインである配線層WL1を下地とし、下層から上層に向かって、第1のメタル膜10、第1の整流素子であるダイオード層20、第2のメタル膜30、第1の記憶素子である抵抗変化膜40、第3のメタル膜50を配置している。また、各記憶セル80におけるメタル膜50同士を第1のビッドラインである配線層BL1で接続している。そして、各記憶セル80においては、第1のダイオード層20と抵抗変化膜40とが直列に接続されて、記憶セル80の一方向に電流が流れる構成となっている。
さらに、ReRAMメモリセルアレイ1bにおいては、配線層BL1上に、上述した記憶セル80が配置されている。
すなわち、配線層BL1上に、第4のメタル膜10、第2の整流素子であるダイオード層20、第5のメタル膜30、第2の記憶素子である抵抗変化膜40、第6のメタル膜50を配置している。そして、各記憶セル80におけるメタル膜50同士が第2のワードラインである配線層WL2により接続されている。
すなわち、配線層BL1上に、第4のメタル膜10、第2の整流素子であるダイオード層20、第5のメタル膜30、第2の記憶素子である抵抗変化膜40、第6のメタル膜50を配置している。そして、各記憶セル80におけるメタル膜50同士が第2のワードラインである配線層WL2により接続されている。
そして、ReRAMメモリセルアレイ1bにおいては、図11(a)に示すように、配線層BL1上のメタル膜10が素子分離層72によって分離されていない。すなわち、ストライプ状の配線層BL1上に、ストライプ状のメタル膜10が形成されている。
また、ReRAMメモリセルアレイ1bにおいては、図11(b)に示すように、配線層WL1上のメタル膜10が素子分離層71によって分離されていない。すなわち、ストライプ状の配線層WL1上に、ストライプ状のメタル膜10が形成されている。
また、ReRAMメモリセルアレイ1bにおいては、図11(b)に示すように、配線層WL1上のメタル膜10が素子分離層71によって分離されていない。すなわち、ストライプ状の配線層WL1上に、ストライプ状のメタル膜10が形成されている。
そして、配線層WL2については、成膜時にその厚みを変更することにより、配線抵抗が配線層WL1上にメタル膜10を配置した配線と略同じになるように適宜調節される。
このような構造であれば、配線層の厚みが増し、配線層WL1並びに配線層BL1の配線抵抗をより下げることができる。製造プロセスの工程を増加させることもない。
このような構造であれば、配線層の厚みが増し、配線層WL1並びに配線層BL1の配線抵抗をより下げることができる。製造プロセスの工程を増加させることもない。
すなわち、ReRAMメモリセルアレイ1bでは、上述した電圧降下がより起き難い構成になる。これにより、これにより、不揮発性記憶装置の信頼性がより向上する。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
1a,1b メモリセルアレイ、10,30,50 メタル膜、20 ダイオード層
40 抵抗変化膜、70,71,72 素子分離層、80 記憶セル、100,101,102 マスク部材、BL1,WL1,WL2 配線層、TR1,TR2,TR3 トレンチ、sub 基板
40 抵抗変化膜、70,71,72 素子分離層、80 記憶セル、100,101,102 マスク部材、BL1,WL1,WL2 配線層、TR1,TR2,TR3 トレンチ、sub 基板
Claims (9)
- 基板上に形成され、第1の方向に延在する、少なくとも一つの第1の配線と、
前記第1の配線の上層に配置され、前記第1の方向に対して非平行な第2の方向に延在する、少なくとも一つの第2の配線と、
前記第2の配線の上層に配置され、前記第1の方向に延在する、少なくとも一つの第3の配線と、
前記第1の配線と前記第2の配線とが交差する、前記第1の配線と前記第2の配線との間に配置された第1の記憶素子を有した第1の記憶セルと、
前記第2の配線と前記第3の配線とが交差する、前記第2の配線と前記第3の配線との間に配置された第2の記憶素子を有した第2の記憶セルと、
を備え、
前記第1の方向に略垂直な断面において、前記第1の配線の断面積と前記第3の配線の断面積とが略等しいことを特徴とする不揮発性記憶装置。 - 前記第2の配線の厚みが前記第1の配線及び前記第3の配線の厚みよりも薄いことを特徴とする請求項1に記載の不揮発性記憶装置。
- 前記第3の配線の膜厚が前記第2の配線の膜厚の3倍以下であることを特徴とする請求項1に記載の不揮発性記憶装置。
- 前記第1の方向に略垂直な断面において、前記第1の配線の断面が台形であり、前記第3の配線の断面が長方形または正方形であることを特徴とする請求項1に記載の不揮発性記憶装置。
- 前記第1の配線上に、第1の金属膜が配置されていることを特徴とする請求項1に記載の不揮発性記憶装置。
- 前記第2の配線上に、第2の金属膜が配置されていることを特徴とする請求項1に記載の不揮発性記憶装置。
- 第1の方向に延在する、少なくとも一つの第1の配線と、
前記第1の配線の上層に配置され、前記第1の方向に対して非平行な第2の方向に延在する、少なくとも一つの第2の配線と、
前記第2の配線の上層に配置され、前記第1の方向に延在する、少なくとも一つの第3の配線と、
前記第1の配線と前記第2の配線とが交差する、前記第1の配線と前記第2の配線との間に第1の記憶素子を有した第1の記憶セルを配置し、
前記第2の配線と前記第3の配線とが交差する、前記第2の配線と前記第3の配線との間に第2の記憶素子を有した第2の記憶セルを配置した不揮発性記憶装置の製造方法であって、
基板上に配置させた第1の配線層の上層に、第1の記憶セル層を形成する工程と、
前記第1の記憶セル層を前記第2の方向に分離すると共に、前記第1の方向に延在する前記第1の配線を前記基板上に形成するために、前記第1の方向に連通する第1のトレンチを形成する工程と、
前記第1のトレンチ内に、第1の素子分離層を埋設する工程と、
前記第1の記憶セル層及び前記第1の素子分離層の上層に、前記第1の配線層よりも膜厚が薄い第2の配線層を形成する工程と、
前記第2の配線層上に、第2の記憶セル層を形成する工程と、
前記第1の記憶セル層及び前記第2の記憶セル層を前記第1の方向に分離すると共に、前記第2の方向に延在する前記第2の配線を前記第1の記憶セル層上に形成するために、前記第2の方向に連通する第2のトレンチを形成する工程と、
前記第2のトレンチ内に、第2の素子分離層を埋設する工程と、
前記第2の記憶セル層及び前記第2の素子分離層の上層に、前記第2の配線層よりも膜厚が厚い第3の配線層を形成する工程と、
前記第2の記憶セル層を前記第2の方向に分離すると共に、前記第1の方向に延在する前記第3の配線を前記第2の記憶セル層上に形成しつつ、前記第1の方向に略垂直な断面において、前記第1の配線の断面積と、前記第3の配線の断面積とが略等しくなるように、前記第1の方向に連通する第3のトレンチを形成する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。 - 前記第1の配線の前記断面が台形となるように、前記第1のトレンチを形成することを特徴とする請求項7に記載の不揮発性記憶装置の製造方法。
- 前記第3の配線の前記断面が長方形または正方形となるように、前記第3のトレンチを形成することを特徴とする請求項7に記載の不揮発性記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009074337A JP2010226027A (ja) | 2009-03-25 | 2009-03-25 | 不揮発性記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009074337A JP2010226027A (ja) | 2009-03-25 | 2009-03-25 | 不揮発性記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010226027A true JP2010226027A (ja) | 2010-10-07 |
Family
ID=43042868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009074337A Pending JP2010226027A (ja) | 2009-03-25 | 2009-03-25 | 不揮発性記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010226027A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012105225A1 (ja) * | 2011-02-01 | 2012-08-09 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置及びその製造方法 |
US8729667B2 (en) | 2012-01-23 | 2014-05-20 | Kabushiki Kaisha Toshiba | Non-volatile memory device and method of manufacturing the same |
CN112216791A (zh) * | 2019-07-10 | 2021-01-12 | 中国科学院化学研究所 | 一种基于溶液法的氧化硅基忆阻器及其制备方法与应用 |
-
2009
- 2009-03-25 JP JP2009074337A patent/JP2010226027A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012105225A1 (ja) * | 2011-02-01 | 2012-08-09 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置及びその製造方法 |
JP5161404B2 (ja) * | 2011-02-01 | 2013-03-13 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置の製造方法 |
JPWO2012105225A1 (ja) * | 2011-02-01 | 2014-07-03 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置の製造方法 |
US8871561B2 (en) | 2011-02-01 | 2014-10-28 | Panasonic Corporation | Variable resistance nonvolatile storage device and method for manufacturing the same |
US8729667B2 (en) | 2012-01-23 | 2014-05-20 | Kabushiki Kaisha Toshiba | Non-volatile memory device and method of manufacturing the same |
CN112216791A (zh) * | 2019-07-10 | 2021-01-12 | 中国科学院化学研究所 | 一种基于溶液法的氧化硅基忆阻器及其制备方法与应用 |
CN112216791B (zh) * | 2019-07-10 | 2022-11-22 | 中国科学院化学研究所 | 一种基于溶液法的氧化硅基忆阻器及其制备方法与应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4792097B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
JP5191803B2 (ja) | 不揮発性記憶装置の製造方法 | |
JP5244454B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
JP5198146B2 (ja) | 不揮発性記憶装置 | |
JP5025696B2 (ja) | 抵抗変化メモリ | |
US8575590B2 (en) | Nonvolatile semiconductor memory device | |
US9397144B2 (en) | Non-volatile semiconductor memory device | |
US20090283739A1 (en) | Nonvolatile storage device and method for manufacturing same | |
JP2008277543A (ja) | 不揮発性半導体記憶装置 | |
US9368196B2 (en) | Semiconductor memory device | |
US20110001112A1 (en) | Nonvolatile memory device and manufacturing method thereof | |
JP2010067942A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5364407B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2011040483A (ja) | 抵抗変化メモリ | |
US11223012B2 (en) | Variable resistance semiconductor device having oxidation-resistant electrode | |
JP2011014796A (ja) | 不揮発性記憶装置 | |
US9397140B2 (en) | Method of manufacturing semiconductor device | |
JP2009283514A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2009283486A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2009283513A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2010226027A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP4746683B2 (ja) | 半導体装置の製造方法 | |
JP2010226058A (ja) | 不揮発性記憶装置及びその製造方法 | |
JP2010225817A (ja) | 不揮発性記憶装置及びその製造方法 |