JP5885285B2

JP5885285B2 - 不揮発性メモリ用可変抵抗およびその製造方法並びに不揮発性メモリ

Info

Publication number: JP5885285B2
Application number: JP2007290103A
Authority: JP
Inventors: 早川　幸夫; 幸夫早川
Original assignee: Cypress Semiconductor Corp
Current assignee: Cypress Semiconductor Corp
Priority date: 2007-11-07
Filing date: 2007-11-07
Publication date: 2016-03-15
Anticipated expiration: 2027-11-07
Also published as: JP2009117668A

Description

不揮発性メモリ用可変抵抗およびその製造方法並びに不揮発性メモリであり、特に可変抵抗素子を有する不揮発性メモリ用可変抵抗およびその製造方法並びに不揮発性メモリに関する。

近年、電源を切ってもデータ保持が可能な半導体装置である不揮発性メモリとして、ＭＲＡＭ（ＭａｇｎｅｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）やＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＲＲＡＭ（ＲｅｓｉｓｔａｎｃｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）が開発されている。これらは、不揮発的に抵抗値を変更可能な可変抵抗を有する。ＰＲＡＭおよびＲＲＡＭにおいては、下部電極と上部電極との間に可変抵抗層が設けられている。可変抵抗層の抵抗を相変化により不揮発的に変更する。ＭＲＡＭにおいては、固定層、トンネル絶縁膜、自由層からなる磁気トンネル接合（ＭＴＪ）素子が設けられている。自由層の磁化方向を変更することにより、ＭＴＪ素子の抵抗を不揮発的に変更する。

図１（ａ）から図２（ｂ）を用い、ＲＲＡＭを例に不揮発性メモリ用可変抵抗の製造工程について説明する。図１（ａ）を参照に、層間絶縁膜１０に埋め込まれた配線層１２を形成する。図１（ｂ）を参照に、層間絶縁膜６０を形成する。層間絶縁膜６０に配線層１２に接続する貫通孔を形成し、貫通孔内にプラグ金属６２を形成する。図１（ｃ）を参照に、層間絶縁膜６０上に下部電極６４、可変抵抗層６６、上部電極６８を形成する。

図２（ａ）を参照に、下部電極６４、可変抵抗層６６、上部電極６８の所定領域を除去し下部電極６４がプラグ金属６２に接続する可変抵抗素子６１を形成する。図２（ｂ）を参照に、層間絶縁膜６０上に層間絶縁膜７０を形成する。上部電極６８に接続する貫通孔を形成する。貫通孔を埋め込むようにプラグ金属７２を形成する。プラグ金属７２上に配線層７４を形成する。以上により、ＲＲＡＭ用可変抵抗が完成する。

特許文献１の例えば図７には、凹部の底面にのみ高融点金属を形成する方法が開示されている。
特開２００５−３２０５６５号公報

しかしながら、従来の不揮発性メモリ用可変抵抗は、図１（ｂ）および図２（ｂ）のように、層間絶縁膜６０、７０およびプラグ金属６２、７２を２回形成することとなる。

本発明は、上記課題に鑑み、製造工程が削減可能な不揮発性メモリ用可変抵抗およびその製造方法並びに不揮発性メモリを提供することを目的とする。

本発明は、第１配線層表面に設けられた可変抵抗層と、前記第１配線層上に設けられた層間絶縁膜と、前記層間絶縁膜内に設けられ前記可変抵抗層に接続するプラグ金属と、を具備することを特徴とする不揮発性メモリ用可変抵抗である。本発明によれば、層間絶縁膜を１層で可変抵抗が形成できる。よって、製造工程を削減することができる。

上記構成において、前記可変抵抗層は前記第１配線層の酸化物からなる構成とすることができる。この構成によれば、簡単に可変抵抗層を形成することができる。

上記構成において、前記可変抵抗層は前記プラグ金属の下面により画定されている構成とすることができる。また、上記構成において、前記可変抵抗層は前記第１配線層表面全面に設けられている構成とすることができる。

上記構成において、第１配線層は下部層間絶縁層に埋め込まれており、前記可変抵抗層は、前記下部層間絶縁膜の上面と平坦な上面を有する構成とすることができる。この構成によれば、可変抵抗層と第１配線層の材料とを独立に設定することができる。

上記構成において、前記プラグ金属上に、前記プラグ金属に接続し、前記層間絶縁膜に埋め込まれた第２配線層を具備する構成とすることができる。

本発明は、第１配線層上に設けられ、前記第１配線層に接続する貫通孔を有する層間絶縁膜と、前記貫通孔内に設けられ前記第１配線層に接続する下部電極と、前記貫通孔内に設けられ前記下部電極上に設けられた可変抵抗層と、前記貫通孔内に設けられ前記可変抵抗層上に設けられた上部電極と、前記層間絶縁膜上に設けられ、前記上部電極と接続する第２配線層と、を具備することを特徴とする不揮発性メモリ用可変抵抗である。本発明によれば、１層の層間絶縁膜により可変抵抗を形成することができる。よって、製造工程を削減することができる。

上記構成において、前記可変抵抗層は前記下部電極の酸化物からなる構成とすることができる。

上記構成において、前記可変抵抗層は前記貫通孔内に選択的に形成されている構成とすることができる。この構成によれば、上部電極が小さくなることを抑制することができる。

上記構成において、前記可変抵抗層は、前記貫通孔の側面および前記層間絶縁膜上面にかけて設けられている構成とすることができる。この構成によれば、可変抵抗層と第１配線との材料とを独立に設定することができる。

上記構成において、前記貫通孔内に設けられ前記第１配線層と前記下部電極との間に設けられた下部スペーサ層と、前記貫通孔内に設けられ前記第２配線層と前記上部電極との間に設けられた上部スペーサ層と、を具備する構成とすることができる。この構成によれば、下部電極および上部電極の膜厚を薄くすることができる。

上記構成において、前記第２配線層は前記層間絶縁膜に埋め込まれている構成とすることができる。

本発明は、上記不揮発性メモリ用可変抵抗を有する不揮発性メモリである。本発明によれば、不揮発性メモリの製造工程を削減することができる。

本発明は、第１配線層上に可変抵抗層を形成する工程と、前記第１配線層上に層間絶縁膜を形成する工程と、前記層間絶縁膜内に前記可変抵抗層に接続するプラグ金属を形成する工程と、を有することを特徴とする不揮発性メモリ用可変抵抗の製造方法である。本発明によれば、層間絶縁膜を１層で可変抵抗が形成できる。よって、製造工程を削減することができる。

上記構成において、前記可変抵抗層を形成する工程は、前記第１配線層表面を酸化する工程を含む構成とすることができる。この構成によれば、簡単に可変抵抗層を形成することができる。

上記構成において、前記第１配線層表面を酸化する工程は、前記層間絶縁膜を貫通し前記第１配線層に接続する貫通孔を形成する工程と、前記層間絶縁膜をマスクに前記第１配線層を酸化する工程と、を有し、前記プラグ金属は前記貫通孔内に形成される構成とすることができる。

上記構成において、前記第１配線層表面を酸化する工程は、前記第１配線層表面全面を酸化する工程を含む構成とすることができる。

上記構成において、前記層間絶縁膜を形成する前に、前記第１配線層上方にストッパ層を形成する工程を有し、前記プラグ金属を形成する工程は、前記層間絶縁膜内に前記ストッパ層まで達する貫通孔を形成する工程と、前記貫通孔内にプラグ金属を形成する工程と、を有する構成とすることができる。この構成によれば、層間絶縁膜に貫通孔を形成する際に、可変抵抗層の一部が削れることを抑制することができる。

上記構成において、前記第１配線層を形成する工程は、下部層間絶縁膜に埋め込まれ、前記下部層間絶縁膜の上面にリセスを有するように第１配線層を形成する工程であり、前記可変抵抗層を形成する工程は、第１配線層上に、前記下部層間絶縁膜の上面と平坦な上面を有するように可変抵抗層を形成する工程である構成とすることができる。この構成によれば、可変抵抗層と第１配線層の材料とを独立に設定することができる。

本発明は、第１配線層上に層間絶縁膜を形成する工程と、前記層間絶縁膜内に前記第１配線層に接続する貫通孔を形成する工程と、前記貫通孔内に前記第１配線層に接続する下部電極を形成する工程と、前記貫通孔内の前記下部電極上に可変抵抗層を形成する工程と、前記貫通孔内の前記可変抵抗層上に上部電極を形成する工程と、前記層間絶縁膜上に前記上部電極と接続する第２配線層を形成する工程と、を有することを特徴とする不揮発性メモリ用可変抵抗の製造方法である。本発明によれば、層間絶縁膜を１層で可変抵抗が形成できる。よって、製造工程を削減することができる。

上記構成において、前記可変抵抗層を形成する工程は、前記下部電極を酸化する工程を含む構成とすることができる。この構成によれば、可変抵抗層を簡単に形成することができる。

上記構成において、前記可変抵抗層を形成する工程は、前記絶縁層を、前記貫通孔の側面および前記層間絶縁膜上面にかけて形成する構成とすることができる。この構成によれば、可変抵抗層と第１配線層の材料とを独立に設定することができる。

本発明によれば、層間絶縁膜を１層で可変抵抗が形成できる。よって、製造工程を削減することができる。

以下、図面を用い本発明の実施例について説明する。

実施例１はデュアルダマシンを用いたＲＲＡＭの例である。図３は、不揮発性メモリの断面図である。Ｐ型シリコン半導体基板（または半導体基板内のＰ型領域）８０内にＮ型ソースドレイン領域８２が設けられている。半導体基板８０内に素子分離絶縁層８３が設けられている。半導体基板８０上にゲート絶縁膜８６を介しポリシリコンからなるゲート電極８４が設けられている。ゲート電極８４の側面には側壁８８が設けられている。半導体基板８０上に、酸化シリコンからなる層間絶縁膜１０が設けられている。層間絶縁膜１０内には銅からなる第１配線層１２が設けられている。第１配線層１２はソースドレイン領域８２に接続されている。両側の第１配線層１２の表面には第１配線層１２の酸化物（酸化銅）からなる可変抵抗層１４が設けられている。層間絶縁膜１０および第１配線層１２上に層間絶縁膜２０が設けられている。層間絶縁膜２０内にはプラグ金属２３および第２配線層２４が設けられている。プラグ金属２３と第２配線層２４とは銅からなり一体として層間絶縁膜２０に埋め込まれ形成されている。プラグ金属２３は可変抵抗層１４に接続されている。層間絶縁膜２０上に保護膜９０が形成されている。

図４は、実施例１に係る可変抵抗を用いたＲＲＡＭの基本回路図である。選択トランジスタ９２のゲートはワードラインＷＬに、ソースはグランドＧＮＤに、ドレインは可変抵抗９４の一端に接続されている。可変抵抗９４の他端はビットラインＢＬに接続されている。ビットラインＢＬはセンスアンプ９６に接続されている。センスアンプ９６はビットラインＢＬ信号と参照信号ＲＥＦとを比較し、可変抵抗９４が高抵抗か低抵抗かに応じ“０”または“１”を出力する。

図３において、ゲート絶縁膜８６、ゲート電極８４、ソースドレイン領域８２からなるＭＯＳＦＥＴが選択トランジスタに対応し、ゲート電極８４がワードラインＷＬを兼ねている。真ん中の第１配線層１２がグランドラインＧＮＤである。第１配線層１２の一部、可変抵抗層１４およびプラグ金属２３の一部が可変抵抗９４に相当する。第２配線層２４がビットラインＢＬに対応する。

図５（ａ）から図６を用い、実施例１に係る可変抵抗の製造方法について説明する。酸化シリコン膜からなる層間絶縁膜１０内に、メッキ法を用い銅からなる第１配線層１２を形成する。ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈ）法を用いることにより、層間絶縁膜１０および第１配線層１２の上面を平坦にする。図５（ｂ）を参照に、層間絶縁膜１０および第１配線層１２上に酸化シリコンからなる層間絶縁膜２０を形成する。層間絶縁膜２０に、第１配線層１２に接続しプラグ金属を形成すべき貫通孔１６および第２配線層を形成すべき凹部１８を形成する。層間絶縁膜２０をマスクに第１配線層１２の表面を酸化する。これにより、プラグ金属の下面により画定された酸化銅からなる可変抵抗層１４が形成される。

図６を参照に、貫通孔１６および凹部１８内に、タンタルからなるバリア層を形成する。プラグ金属２３が可変抵抗層１４に接続するように、層間絶縁膜２０の貫通孔１６内にプラグ金属２３、凹部１８内に第２配線層２４を銅を用い一体に形成する。ＣＭＰ法を用い、層間絶縁膜２０および第２配線層２４の上面を平坦化する。以上により、第１配線層１２、可変抵抗層１４およびプラグ金属２３からなる可変抵抗が完成する。

実施例２は、第１配線層１２の上面を全面にわたり酸化する例である。図７（ａ）から図７（ｃ）を用い、実施例２に係る可変抵抗の製造方法について説明する。図７（ａ）を参照に、実施例１の図５（ａ）の後第１配線層１２の表面を全面に渡り酸化させる。これにより、第１配線層１２上に可変抵抗層１４ａが形成される。図７（ｂ）を参照に、層間絶縁膜１０および第１配線層１２の上方に、窒化シリコン膜からなるストッパ層２６および酸化シリコンからなる層間絶縁膜２０を形成する。層間絶縁膜２０をエッチングし層間絶縁膜２０内に貫通孔１６および凹部１８を形成する。このとき、ストッパ層２６によりエッチングが停止するため、可変抵抗層１４ａがエッチングされることが抑制される。図７（ｃ）を参照に、実施例１の図６と同じように、可変抵抗層１４ａに接続するプラグ金属２３および第２配線層２４を形成する。以上により、実施例２に係る可変抵抗が完成する。

実施例３は、可変抵抗層として第１配線層の酸化物以外の絶縁層を用いる例である。図８（ａ）から図９を用い、実施例３に係る可変抵抗の製造方法について説明する。図８（ａ）を参照に、下部層間絶縁膜１０に埋め込まれ下部層間絶縁層１０の上面に深さＴのリセス１３を有するように銅からなる第１配線層１２を形成する。図８（ｂ）を参照に、スパッタ法を用いリセス１３を埋め込み下部層間絶縁膜１０上にＳｒＴｉＯ_３やＰｒＣａＭｎＯ_３のようなペロブスカイト酸化物からなる可変抵抗層１５を形成する。ＣＭＰ法を用い、下部層間絶縁膜１０の表面が露出するように可変抵抗層１５を研磨する。これにより、下部層間絶縁膜１０と可変抵抗層１５との上面は平坦となる。図８（ｃ）を参照に、実施例１の図６と同じように、第１配線層１２の上方であり可変抵抗層１５および下部層間絶縁膜１０上に、窒化シリコンからなるストッパ層２６および酸化シリコンからなる層間絶縁膜２０を形成する。層間絶縁膜２０に可変抵抗層１５に接続する貫通孔１６および凹部１８を形成する。このときストッパ層２６により、可変抵抗層１５がエッチングされることを抑制することができる。

図９を参照に、実施例２の図７（ｃ）と同じように、層間絶縁膜２０内に可変抵抗層１５に接続するプラグ金属２３および第２配線層２４を形成する。以上により、実施例３に係る可変抵抗が完成する。

実施例１から実施例３によれば、層間絶縁膜２０およびプラグ金属２３を１回形成することにより可変抵抗が形成できる。よって、図１（ａ）から図２（ｂ）の例に比べ製造工程を削減することができる。

実施例１および実施例２においては、第１配線層１２を酸化することにより、可変抵抗層１４または１４ａを形成している。これにより、簡単に可変抵抗層１４または１４ａを形成することができる。

実施例１のように、層間絶縁膜２０をマスクに第１配線層１２の表面を酸化し、可変抵抗層１４を形成する場合、ストッパ層２６を形成しなくともよい。しかし、第１配線層１２上の微細領域を酸化することとなる。一方、実施例２のように、第１配線層１２の上面全体を酸化し、可変抵抗層１４ａを形成する場合、微細領域を酸化しないが、貫通孔１６を形成する際に可変抵抗層１４ａの上面が削れないようにストッパ層２６を形成するが好ましい。

実施例３によれば、リセス１３に可変抵抗層１５が埋め込まれるように形成することにより、可変抵抗層１５として第１配線層１２を構成する材料の酸化物以外の材料からなる層を用いることができる。これにより、下部電極３６と可変抵抗層１５の材料を独立に用いることができるため、それぞれより適切な材料を選択することができる。なお、下部層間絶縁膜１０と可変抵抗層１５との上面を平坦とするのは、プラグ金属２３等の微細化を可能とするためである。

実施例４は貫通孔内に可変抵抗層を形成する例である。図１０（ａ）から図１１（ｃ）を用い実施例４に係る可変抵抗の製造方法について説明する。図１０（ａ）を参照に、酸化シリコンからなる層間絶縁膜１０上に銅からなる第１配線層１２を形成する。図１０（ｂ）を参照に、層間絶縁膜１０および第１配線層１２上に層間絶縁膜３０を形成する。層間絶縁膜３０内に第１配線層１２に接続する貫通孔３２を形成する。図１０（ｃ）を参照に、貫通孔３２内に、第１配線層１２と同じ材料である銅からなる下部スペーサ層３４をＭＣＲ（ＭｅｔａｌＣｈｌｏｒｉｄｅＲｅｄｕｃｔｉｏｎ）−ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用い形成する。ＭＣＲ−ＣＶＤ法を用いることにより、貫通孔２２内の底面のみに選択的に下部スペーサ層３４を形成することができる。貫通孔３２内の下部スペーサ層３４上に下部電極３６をＭＣＲ−ＣＶＤ法を用い形成する。

図１１（ａ）を参照に、下部電極３６の上面を酸化し、貫通孔３２内に、ＭＣＲ−ＣＶＤ法を用い下部電極３６を構成する材料の酸化物からなる可変抵抗層３８を形成する。図１１(ｂ)を参照に、ＭＣＲ−ＣＶＤ法を用い、貫通孔３２内の可変抵抗層３８上に上部電極４０を形成する。ＭＣＲ−ＣＶＤ法を用い、貫通孔３２内の上部電極４０上に、上部スペーサ層４２を形成する。上部スペーサ層４２と層間絶縁膜３０との上面はほぼ平坦となるように上部スペーサ層４２を形成する。図１１（ｃ）を参照に、層間絶縁膜３０上に上部スペーサ層４２に接続する第２配線層４４を形成する。以上により実施例４に係る可変抵抗が完成する。

実施例５は、実施例４に対し下部スペーサ層および上部スペーサ層を有さない例である。図１２（ａ）から図１２（ｃ）を用い実施例５の製造方法について説明する。図１２（ａ）を参照に、実施例４の図１０（ｂ）の後、貫通孔３２内の第１配線層１２上にＭＣＲ−ＣＶＤ法を用い下部電極３６を形成する。図１２（ｂ）を参照に、貫通孔３２内の下部電極３６の上面を酸化し可変抵抗層３８を形成する。ＭＣＲ−ＣＶＤ法を用い、貫通孔３２内の可変抵抗層３８上に上部電極４０を形成する。図１２（ｃ）を参照に、実施例４の図１１（ｃ）と同じように層間絶縁膜３０上に第２配線層４４を形成する。

実施例６は可変抵抗層を下部電極の酸化物以外で形成する例である。図１３（ａ）から図１３（ｃ）を用い実施例６に係る可変抵抗の製造方法を説明する。図１３（ａ）を参照に、実施例４の図１０（ｃ）までの工程を行う。図１３（ｂ）を参照に、可変抵抗層３８ａを下部電極３６の上面、貫通孔３２の側面および層間絶縁膜３０の上面にかけて形成する。図１３（ｃ）を参照に、ＭＣＲ−ＣＶＤ法を用い、貫通孔３２内の可変抵抗層３８上に上部電極４０を形成する。ＭＣＲ−ＣＶＤ法を用い、貫通孔３２内の上部電極４０上に上部スペーサ層４２を形成する。上部スペーサ層４２上に第２配線層４４を形成する。

実施例７は、デュアルダマシンの例である。図１４（ａ）から１５（ｂ）を用い実施例７に係る製造方法について説明する。図１４（ａ）を参照に、実施例１の図５（ｂ）までの工程を行う。図１４（ｂ）を参照に、貫通孔１６および凹部１８内面および層間絶縁膜２０上にバリア層５０を形成する。図１５（ａ）を参照に、貫通孔１６内に下部電極３６を形成する。下部電極３６の上面を酸化し、可変抵抗層３８を形成する。図１５（ｂ）を参照に、可変抵抗層３８上の貫通孔内および凹部内に銅を用い上部電極４０ａおよび第２配線層４４ａを一体として形成する。これにより、実施例７に係る可変抵抗が完成する。

実施例８は、実施例７に対し可変抵抗層を絶縁層で形成する例である。図１６（ａ）を参照に、実施例７の図１４（ｂ）までの工程を行う。貫通孔１６内に下部電極３６を形成する。下部電極３６上、貫通孔１６の側面、凹部１８の側面および層間絶縁膜２０上のバリア層５０上に可変抵抗層３８ａをスパッタ法を用い形成する。貫通孔１６内の可変抵抗層３８ａ上および凹部１８内に銅を用い上部電極４０ａおよび第２配線層４４ａを一体として形成する。これにより、実施例８に係る可変抵抗が完成する。

実施例４から実施例８によれば、層間絶縁膜２０または３０に設けられた貫通孔１６または３２内に下部電極３６、可変抵抗層３８または３８ａおよび上部電極４０または４０ａが設けられている。これにより、１層の層間絶縁膜２０または３０により可変抵抗素子を形成することができる。よって、図１（ａ）から図２（ｂ）に係る可変抵抗に比べ、製造工程を削減することができる。

実施例４、実施例５および実施例７によれば、下部電極３６を酸化することにより可変抵抗層３８を形成する。これにより、可変抵抗層３８を貫通孔３２内の下部電極３６上に選択的に形成することができる。よって、実施例６および実施例８のように、上部電極４０または４０ａおよび上部スペーサ層４２を形成する貫通孔１６または３２が小さくなることを抑制することができる。一方、実施例６および実施例８のよれば、可変抵抗層３８ａを下部電極３６の酸化物以外の絶縁層とすることができる。例えば、前述のペロブスカイト酸化物とすることができる。

実施例４および実施例６によれば、第１配線層１２と下部電極３６との間に下部スペーサ層３４が設けられ、第２配線層４４と上部電極４０との間に上部スペーサ層４２が設けられている。これにより、下部電極３６および上部電極４０の膜厚を薄くすることができる。よって、下部電極３６および上部電極４０の成膜速度が遅い場合有効である。一方、実施例５によれば、下部スペーサ層３４および上部スペーサ層４２を形成せず、第１配線層１２上に直接下部電極３６を形成し、上部電極４０上に直接第２配線層４４を形成する。下部スペーサ層３４および上部スペーサ層を形成しないため、製造工程数を削減することができる。

実施例７および８のように、第２配線層４４ａは層間絶縁膜３０に埋め込まれたディアルダマシン技術を適用することもできる。

下部スペーサ層３４および上部スペーサ層４２としては、Ｔｉ（チタン）、Ｗ（タングステン）、ＷＮ（窒化タングステン）、ＴｉＮ(窒化チタン）、ＡｌＮ（窒化アルミニウム）およびＴａＮ（窒化タンタル）等を用いることができる。下部電極３６および上部電極４０としては、Ｃｕ（銅）、Ｎｉ（ニッケル）、Ｎｂ（ニオブ）およびＡｌ（アルミニウム）等を用いることができる。

実施例１から実施例８はＲＲＡＭ用の可変抵抗を例に説明したが、ＰＲＡＭ用の可変抵抗やＭＲＡＭ用のＭＴＪ素子でもよい。ＭＴＪ素子の場合は、下部電極および上部電極は強磁性体から構成される。可変抵抗層としてトンネル絶縁膜を用いる。

以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

図１（ａ）から図１（ｃ）は、従来の可変抵抗の製造工程を示す断面図（その１）である。図２（ａ）および図２（ｂ）は、従来の可変抵抗の製造工程を示す断面図（その２）である。図３は、実施例１のＲＲＡＭの断面図である。図４は、ＲＲＡＭのメモリセルの回路図である。図５（ａ）から図５（ｃ）は、実施例１に係る可変抵抗の製造工程を示す断面図（その１）である。図６は、実施例１に係る可変抵抗の製造工程を示す断面図（その２）である。図７（ａ）から図７（ｃ）は、実施例２に係る可変抵抗の製造工程を示す断面図である。図８（ａ）から図８（ｃ）は、実施例３に係る可変抵抗の製造工程を示す断面図（その１）である。図９は、実施例３に係る可変抵抗の製造工程を示す断面図（その２）である。図１０（ａ）から図１０（ｃ）は、実施例４に係る可変抵抗の製造工程を示す断面図（その１）である。図１１（ａ）から図１１（ｃ）は、実施例４に係る可変抵抗の製造工程を示す断面図（その２）である。図１２（ａ）から図１２（ｃ）は、実施例５に係る可変抵抗の製造工程を示す断面図である。図１３（ａ）から図１３（ｃ）は、実施例６に係る可変抵抗の製造工程を示す断面図である。図１４（ａ）および図１４（ｂ）は、実施例７に係る可変抵抗の製造工程を示す断面図（その１）である。図１５（ａ）および図１５（ｂ）は、実施例７に係る可変抵抗の製造工程を示す断面図（その２）である。図１６（ａ）および図１６（ｂ）は、実施例８に係る可変抵抗の製造工程を示す断面図である。

符号の説明

１０層間絶縁膜
１２第１配線層
１４、１５可変抵抗層
１６貫通孔
１８凹部
２０層間絶縁膜
２１トンネル絶縁膜
２２バリア層
２３プラグ金属
２４第２配線層
２６ストッパ層
３０層間絶縁膜
３２貫通孔
３４下部スペーサ層
３６下部電極
３８可変抵抗層
４０上部電極
４２上部スペーサ層
４４第２配線層

Claims

第１配線層表面の上面の全面上に設けられた可変抵抗層と、
前記第１配線層上に設けられた層間絶縁膜と、
前記層間絶縁膜内に設けられ前記可変抵抗層に接続するプラグ金属と、
を具備し、
前記可変抵抗層は、前記第１配線層の酸化物からなり、
前記第１配線層は、下部層間絶縁層に埋め込まれている、
ことを特徴とする不揮発性メモリ用可変抵抗。
前記プラグ金属上に、前記プラグ金属に接続し、前記層間絶縁膜に埋め込まれた第２配線層を具備することを特徴とする請求項１記載の不揮発性メモリ用可変抵抗。
請求項１又は２記載の不揮発性メモリ用可変抵抗を有する不揮発性メモリ。
第１配線層を形成する工程と、
前記第１配線層の上面の全面を酸化することにより、該上面の全面上に可変抵抗層を形成する工程と、
前記第１配線層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜内に前記可変抵抗層に接続するプラグ金属を形成する工程と、
を有し、
前記第１配線層を形成する工程は、前記第１配線層が下部層間絶縁層に埋め込まれるように該第１配線層を形成する工程である、
ことを特徴とする不揮発性メモリ用可変抵抗の製造方法。
前記層間絶縁膜を形成する前に、前記第１配線層上方にストッパ層を形成する工程を有し、
前記プラグ金属を形成する工程は、前記層間絶縁膜内に前記ストッパ層まで達する貫通孔を形成する工程と、前記貫通孔内にプラグ金属を形成する工程と、を有する請求項４記載の不揮発性メモリ用可変抵抗の製造方法。