TWI734516B

TWI734516B - 電阻式隨機存取記憶體及其製造方法

Info

Publication number: TWI734516B
Application number: TW109119394A
Authority: TW
Inventors: 許博硯; 蔡世寧; 吳伯倫; 郭澤綿
Original assignee: 華邦電子股份有限公司
Priority date: 2020-06-10
Filing date: 2020-06-10
Publication date: 2021-07-21
Also published as: TW202147600A

Abstract

一種電阻式隨機存取記憶體及其製造方法。電阻式隨機存取記憶體包括堆疊結構以及位元線結構。堆疊結構設置於基底上。堆疊結構包括下部電極、上部電極以及可變電阻層。下部電極設置於基底上。上部電極設置於下部電極上。可變電阻層設置於下部電極與上部電極之間。位元線結構覆蓋堆疊結構的頂面且覆蓋至堆疊結構的側壁的一部份。位元線結構與堆疊結構電性連接。

Description

電阻式隨機存取記憶體及其製造方法

本發明是有關於一種非揮發性記憶體及其製造方法，且特別是有關於一種電阻式隨機存取記憶體及其製造方法。

電阻式隨機存取記憶體(resistive random access memory, RRAM)具有結構簡單、面積小、操作電壓小、操作速度快、記憶時間長、多狀態記憶、及耗功率低等優點，因此已逐漸成為一種趨勢。

一般而言，在電阻式隨機存取記憶體內所存在的任何結構都會對其電阻值及電性效能造成影響。因此，如何設計出一種電阻式隨機存取記憶體，使其在操作時能獲得較佳的電性效能將變成相當重要的一門課題。

本發明提供一種電阻式隨機存取記憶體及其製造方法，其可以在操作時獲得較佳的電性效能且能符合微型化的趨勢。

本發明提供一種電阻式隨機存取記憶體，包括堆疊結構以及位元線結構。堆疊結構設置於基底上。堆疊結構包括下部電極、上部電極以及可變電阻層。下部電極設置於基底上。上部電極設置於下部電極上。可變電阻層設置於下部電極與上部電極之間。位元線結構覆蓋堆疊結構的頂面且覆蓋至堆疊結構的側壁的一部份。位元線結構與堆疊結構電性連接。

本發明提供一種電阻式隨機存取記憶體的製造方法，至少包括以下步驟。形成堆疊結構於基底上，其中堆疊結構包括依序形成的下部電極、可變電阻層與上部電極。形成絕緣層於堆疊結構上，且絕緣層具有開口。形成介電材料於開口中。移除部分絕緣層與介電材料，以於堆疊結構上形成溝渠，其中溝渠暴露出堆疊結構的頂面與堆疊結構的側壁的一部份。形成位元線結構於溝渠內，其中位元線結構與堆疊結構電性連接。

基於上述，本發明的電阻式隨機存取記憶體的位元線結構覆蓋堆疊結構的頂面並覆蓋至堆疊結構的側壁的一部份，因此可以增加位元線結構與上部電極之間電性連接的面積使位元線結構與上部電極直接接觸加大接觸窗，免除使用其他元件連接位元線結構與上部電極之間所形成的額外電阻值，以有效地使其在操作時獲得較佳的電性效能且能符合微型化的趨勢。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。

圖1A至圖1G是依照本發明一實施例的一種電阻式隨機存取記憶體的製造流程的剖面示意圖。請參照圖1A，本實施例提供一種電阻式隨機存取記憶體100的製造方法，其步驟如下。首先，提供基底110，基底110例如是矽基底。

接著，於基底110上形成下部電極112。下部電極112的材料例如是氮化鈦(TiN)或氧化銦錫(ITO)。下部電極112的形成方法例如是物理氣相沉積法(physical vapor deposition, PVD)或原子層沉積法(atomic layer deposition, ALD)，但本發明不限於此。在一實施例中，下部電極112例如是藉由基底110中的插塞102電性連接電晶體(未繪示)中的汲極區。

形成下部電極112之後，於下部電極112上形成可變電阻層114。在此，可變電阻層114例如是可以藉由電場的改變來調整其電阻值，進而可以調控電阻式隨機存取記憶體100內開關(SET與RESET)狀態的膜層，且可變電阻層114的材料可以是結晶態不會因熱而發生變化的材料。舉例而言，可變電阻層114的材料可以是過渡金屬氧化物，如氧化鉿(HfO ₂)、氧化鉭(Ta ₂O ₅)或其他適宜的金屬氧化物。可變電阻層114的形成方法例如是物理氣相沉積法或原子層沉積法，但本發明不限於此。

形成可變電阻層114之後，於可變電阻層114上形成氧交換層116。氧交換層116的材料例如是鈦、鉭、鉿、鋯、鉑或鋁。氧交換層116的形成方法例如是物理氣相沉積法或原子層沉積法，但本發明不限於此。

形成氧交換層116之後，於氧交換層116上形成上部電極118。上部電極118的材料包括導電材料，例如是氮化鈦或氧化銦錫。上部電極118的形成方法例如是物理氣相沉積法或原子層沉積法。進一步而言，如圖1A所示，下部電極112、可變電阻層114、氧交換層116與上部電極118可以構成堆疊結構120。舉例來說，堆疊結構120之間的配置關係可以是上部電極118設置於下部電極112上，可變電阻層114設置於下部電極112與上部電極118之間，而氧交換層116設置於可變電阻層114與上部電極118之間。

此外，為了防止電流分散以增加電流密度，進而提升高溫數據保持能力，可以選擇性地於氧交換層116與上部電極118之間形成富氧層117，即，堆疊結構120中可以更包括富氧層117。富氧層117的材料例如是氧化鋁。富氧層117的形成方法例如是物理氣相沉積法或原子層沉積法。然而，本發明不限於此，在未繪示的實施例中，也可以不於氧交換層116與上部電極118之間形成富氧層117。

請同時參照圖1A與圖1B，形成堆疊結構120之後，可以於基底110上形成絕緣材料10，其中絕緣材料10可以包覆堆疊結構120。在本實施例中，絕緣材料10可以藉由以下步驟形成。首先，如圖1A所示，可以於基底110上形成第一絕緣材料12，其中第一絕緣材料12堆疊於堆疊結構120上。第一絕緣材料12例如是僅形成於堆疊結構120的上部電極118上。接著，如圖1B所示，可以於基底110上形成第二絕緣材料14。第二絕緣材料14例如是全面地形成於基底110上，以包覆堆疊結構120與第一絕緣材料12。在一實施例中，部分第二絕緣材料14可以是與基底110直接接觸，但本發明不限於此。

在本實施例中，堆疊結構120與堆疊於其上的第一絕緣材料12例如是藉由以下步驟所形成。首先，可以於基底110上依序全面地形成下部電極材料、可變電阻層材料、氧交換層材料、富氧層材料、上部電極材料與第一絕緣材料。接著，對前述材料進行圖案化製程(微影蝕刻製程)，以形成堆疊結構120與堆疊於其上的第一絕緣材料12，且暴露出部分基底110。然而，本發明不限於此，堆疊結構120與第一絕緣材料12可以藉由其他適宜的方法所形成。

請同時參照圖1B與圖1C，形成絕緣材料10後，移除部分絕緣材料10，以形成具有開口OP的絕緣層101，其中絕緣層101可以圍繞堆疊結構120。舉例而言，例如是移除部分第一絕緣材料12與部分第二絕緣材料14，以形成具有開口OP的絕緣層101。

在本實施例中，如圖1C所示，基底110包括第一區R1與位於第一區R1兩側的第二區R2。舉例而言，絕緣層101的開口OP所暴露出的區域可以定義為基底110的第一區R1，而絕緣層101的所在區域可以定義為基底110的第二區R2，因此後續形成於絕緣層101的開口OP中的膜層可以僅位於第一區R1上。

在一實施例中，為了藉由蝕刻選擇比移除基底110上的部分絕緣材料10(第一絕緣材料12與部分第二絕緣材料14)，以形成具有開口OP的絕緣層101，第一絕緣材料12的材料可以是與第二絕緣材料14的材料不同。第一絕緣材料12的材料例如是氮化矽、氮氧化矽。第二絕緣材料14的材料例如是二氧化矽。然而，本發明不限於此，移除絕緣材料10的方法可以視設計上的需求而定。第一絕緣材料12與第二絕緣材料14的形成方法可以包括化學氣相沉積法。

請同時參照圖1C與圖1D，形成具有開口OP的絕緣層101之後，可以於開口OP中形成介電材料130。介電材料130可以藉由以下步驟所形成。首先，如圖1C所示，可以於開口OP中形成第一介電材料132，其中第一介電材料132具有第一凹槽1321。第一介電材料132例如是共形(conformal)形成於開口OP上，以使第一介電材料132具有第一凹槽1321。接著，如圖1D所示，於第一介電材料132上形成第二介電材料134，其中第二介電材料134中具有第二凹槽1341。

在一實施例中，第一介電材料132的材料可以與第二介電材料134的材料相同，第一介電材料132的材料例如是二氧化鉿、三氧化二鋁、氧化鋯。第二介電材料134的材料例如是二氧化鉿、三氧化二鋁、氧化鋯，但本發明不限於此。第一介電材料132與第二介電材料134的形成方法可以包括化學氣相沉積法。

在一實施例中，如圖1D所示，第二凹槽1341可以具有矩形輪廓，但本發明不限於此，在一些未繪示的實施例中，第二凹槽1341可以具有U型輪廓或其他適宜的輪廓。

在本實施例中，部分第二介電材料134可以夾於第二凹槽1341與堆疊結構120之間。舉例而言，第二凹槽1341的底部1341b可以是與堆疊結構120的頂面120a具有一距離，使部分介電材料130可以夾於第二凹槽1341的底部1341b與堆疊結構120的頂面120a之間。在此，堆疊結構120的頂面120a可以為上部電極118的頂面118a。

請參照圖1E，接著，可以於第二凹槽1341中形成罩幕材料20。罩幕材料20例如是旋塗碳(Spin On Carbon, SOC)、二氧化矽，其形成方法例如是化學氣相沉積法。

請參照圖1F，然後，藉由罩幕材料20移除部分絕緣層101與介電材料130，以於堆疊結構120上形成溝渠1501，其中剩餘的介電材料可以形成包覆層140。換句話說，藉由對絕緣層101與介電材料130進行圖案化製程可以於堆疊結構120的側壁形成包覆層140，且可以使溝渠1501可以由第一區R1延伸至第二區R2。

由於構成包覆層140的介電材料為形成於絕緣層101的開口OP中的膜層(第一介電材料132與第二介電材料134)，因此包覆層140可以僅位於第一區R1上，以減少包覆層140因延伸至第二區R2上可能產生的電阻-電容延遲(RC Delay)的問題，且也可以有效地改善包覆層140因延伸至第二區R2上可能造成晶圓翹曲(wafer warpage)的現象。此外，在未繪示的實施例中，圖1C所示的第一區R1與第二區R2可以是電阻式隨機存取記憶體100中的一個晶胞區，且包覆層140不會延伸至晶胞區以外的周邊區，因此可以進一步改善晶圓翹曲的現象，但本發明不限於此。

在本實施例中，溝渠1501可以暴露出部分堆疊結構120。舉例而言，溝渠1501可以暴露出堆疊結構120的頂面120a、堆疊結構120的側壁120s的一部份，以提升後續形成於溝渠1501中的元件與堆疊結構120之間電性連接的面積。舉例而言，溝渠1501可以暴露出上部電極118的頂面118a、上部電極118的側壁118s的一部份，以提升後續形成於溝渠1501中的元件與上部電極118之間電性連接的面積。

此外，溝渠1501還可以暴露出部分包覆層140。舉例而言，溝渠1501還可以暴露出包覆層140的頂面140a。換句話說，包覆層140可以覆蓋堆疊結構120的側壁120s靠近基底110的的一部份，且暴露出堆疊結構120的側壁120s遠離基底110的另一部份。包覆層140例如是覆蓋上部電極118的側壁118s靠近基底110的一部份，且暴露出上部電極118的側壁118s遠離基底110的另一部份。

請參照圖1G，於基底110上形成位元線結構150，其中位元線結構150覆蓋堆疊結構120的頂面120a並覆蓋至堆疊結構120的側壁120s的一部份，且位元線結構150與堆疊結構120電性連接，因此可以增加位元線結構150與上部電極118之間電性連接的面積使位元線結構150與上部電極118直接接觸加大接觸窗(contact window)，免除使用其他元件連接位元線結構150與上部電極118之間所形成的電阻值，以有效地使電阻式隨機存取記憶體100在操作時獲得較佳的電性效能且能符合微型化的趨勢。

進一步而言，由於電極與導電元件之間電性連接的面積會影響絲狀物區域的大小，因此，在本實施例中，位元線結構150覆蓋堆疊結構120的頂面120a並覆蓋至堆疊結構120的側壁120s的一部份，可以擴展電阻式隨機存取記憶體100內的絲狀物可形成的區域P，使絲狀物可以於區域P的範圍內隨機形成，以進一步提升電阻式隨機存取記憶體100的電性效能。

此外，當電阻式隨機存取記憶體內的位元線結構例如是藉由通孔(via)與電極進行電性連接時，會於電阻式隨機存取記憶體100內形成額外電阻值。因此，在本實施例中，位元線結構150可以是覆蓋至上部電極118的側壁118s的一部份，位元線結構150的底面150b可以高於上部電極118的底面118b，且位元線結構150可以與上部電極118直接接觸。換句話說，位元線結構150與上部電極118之間可以不具有通孔，以進一步確保電阻式隨機存取記憶體100在操作時獲得較佳的電性效能。

在本實施例中，位元線結構150可以是藉由於溝渠1501內形成導電材料所形成，且導電材料填滿溝渠1501，因此形成於溝渠1501中的位元線結構150可以增加其與堆疊結構120之間電性連接的面積。此外，形成於溝渠1501中的位元線結構150可以在第一區R1與第二區R2上延伸，其中位元線結構150的延伸方向可以垂直於堆疊結構120的堆疊方向。

應說明的是，本發明不限制位元線結構150的形成方法，只要位元線結構150覆蓋堆疊結構120的頂面120a並覆蓋至堆疊結構120的側壁120s的一部份皆屬於本發明的保護範圍。

另一方面，包覆層140可以夾於位元線結構150與基底110之間。包覆層140可以是覆蓋堆疊結構120的側壁120s的另一部份。舉例而言，位元線結構150可以是覆蓋上部電極118的側壁118s遠離基底110的一部份，包覆層140可以是覆蓋上部電極118的側壁118s靠近基底110的另一部份。

在一實施例中，包覆層140的頂面140a可以高於氧交換層116的頂面116a，以防止因氧逸散而使電阻式隨機存取記憶體無法作動的問題產生。包覆層140的頂面140a與位元線結構150的底面150b可以實質上共平面(coplanar)。

綜上所述，本發明的電阻式隨機存取記憶體的位元線結構覆蓋堆疊結構的頂面並覆蓋至堆疊結構的側壁的一部份，因此可以增加位元線結構與上部電極之間電性連接的面積使位元線結構與上部電極直接接觸加大接觸窗，免除使用其他元件所形成的額外電阻值，以有效地使其在操作時獲得較佳的電性效能且能符合微型化的趨勢。此外，包覆層僅位於第一區上，可以減少包覆層因延伸至位於兩側的第二區上可能產生的電阻-電容延遲的問題，且也可以有效地改善包覆層因延伸至第二區上可能造成晶圓翹曲的現象。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、12、14:絕緣材料 20:罩幕材料 100:電阻式隨機存取記憶體 101:絕緣層 102:插塞 110:基底 112:下部電極 114:可變電阻層 116:氧交換層 117:富氧層 118:上部電極 116a、118a、120a、140a:頂面 118b:底面 118s、120s:側壁 120:堆疊結構 130、132、134:介電材料 1321、1341:凹槽 1341b:底部 140:包覆層 150:位元線結構 150b:底面 1501:溝渠 OP:開口 P:區域 R1:第一區 R2:第二區

圖1A至圖1G是依照本發明一實施例的一種電阻式隨機存取記憶體的製造流程的剖面示意圖。

100:電阻式隨機存取記憶體

101:絕緣層

102:插塞

110:基底

112:下部電極

114:可變電阻層

116:氧交換層

117:富氧層

118:上部電極

116a、120a、140a:頂面

118b:底面

118s、120s:側壁

120:堆疊結構

140:包覆層

150:位元線結構

150b:底面

P:區域

R1:第一區

R2:第二區

Claims

一種電阻式隨機存取記憶體，包括：堆疊結構，設置於基底上，其中所述堆疊結構包括：下部電極，設置於所述基底上；上部電極，設置於所述下部電極上；以及可變電阻層，設置於所述下部電極與所述上部電極之間；以及位元線結構，覆蓋所述堆疊結構的頂面且覆蓋至所述堆疊結構的側壁的一部份，其中所述位元線結構與所述堆疊結構電性連接，其中所述位元線結構為覆蓋至所述上部電極的側壁的一部份，且所述位元線結構與所述上部電極直接接觸。
如請求項1所述的電阻式隨機存取記憶體，其中所述位元線結構與所述上部電極之間不具有通孔。
如請求項1所述的電阻式隨機存取記憶體，其中所述位元線結構的底面高於所述上部電極的底面。
如請求項1所述的電阻式隨機存取記憶體，更包括包覆層，設置於所述堆疊結構的所述側壁，其中所述包覆層夾於所述位元線結構與所述基底之間，且所述包覆層覆蓋所述堆疊結構的所述側壁的另一部份，且所述堆疊結構更包括氧交換層，設置於所述可變電阻層與所述上部電極之間。
如請求項4所述的電阻式隨機存取記憶體，其中所述基底包括第一區與位於所述第一區兩側的第二區，所述包覆層僅位於所述第一區上。
一種電阻式隨機存取記憶體的製造方法，包括：形成堆疊結構於基底上，其中所述堆疊結構包括依序形成的下部電極、可變電阻層與上部電極；形成絕緣層於所述基底上，且所述絕緣層具有開口；形成介電材料於所述開口中；移除部分所述絕緣層與所述介電材料，以於所述堆疊結構上形成溝渠，其中所述溝渠暴露出所述堆疊結構的頂面與所述堆疊結構的側壁的一部份；以及形成位元線結構於所述溝渠內，其中所述位元線結構與所述堆疊結構電性連接。
如請求項6所述的電阻式隨機存取記憶體的製造方法，形成所述絕緣層包括：形成絕緣材料於所述基底上，且所述絕緣材料包覆所述堆疊結構，其中形成所述絕緣材料包括：形成第一絕緣材料於所述基底上，其中所述第一絕緣材料堆疊於所述堆疊結構上；形成第二絕緣材料於所述基底上，且所述第二絕緣材料包覆所述堆疊結構與所述第一絕緣材料；以及移除部分所述絕緣材料，以形成所述開口。
如請求項6所述的電阻式隨機存取記憶體的製造方法，其中形成所述介電材料包括：形成第一介電材料於所述開口中，其中所述第一介電材料具有第一凹槽；以及形成第二介電材料於所述第一介電材料上，其中所述第二介電材料具有第二凹槽。
如請求項8所述的電阻式隨機存取記憶體的製造方法，其中所述第一介電材料共形形成於所述開口上，以使所述第一介電材料具有所述第一凹槽。
如請求項8所述的電阻式隨機存取記憶體的製造方法，其中對所述溝渠包括：形成罩幕材料於所述第二凹槽中；以及藉由所述罩幕材料移除部分所述介電材料。
如請求項8所述的電阻式隨機存取記憶體的製造方法，其中部分所述第二介電材料夾於所述第二凹槽與所述堆疊結構之間。
如請求項6所述的電阻式隨機存取記憶體的製造方法，其中移除部分所述絕緣層與所述介電材料之後，剩餘的所述介電材料形成包覆層，所述包覆層位於所述堆疊結構的所述側壁且夾於所述位元線結構與所述基底之間。
如請求項12所述的電阻式隨機存取記憶體的製造方法，其中形成所述堆疊結構包括：形成氧交換層於所述可變電阻層與所述上部電極之間，且所述包覆層的頂面高於所述氧交換層的頂面。