TWI824655B - 電阻式隨機存取記憶體及其製造方法 - Google Patents

電阻式隨機存取記憶體及其製造方法 Download PDF

Info

Publication number
TWI824655B
TWI824655B TW111129685A TW111129685A TWI824655B TW I824655 B TWI824655 B TW I824655B TW 111129685 A TW111129685 A TW 111129685A TW 111129685 A TW111129685 A TW 111129685A TW I824655 B TWI824655 B TW I824655B
Authority
TW
Taiwan
Prior art keywords
layer
oxygen ion
diffusion barrier
ion diffusion
resistance conversion
Prior art date
Application number
TW111129685A
Other languages
English (en)
Other versions
TW202407985A (zh
Inventor
許博硯
吳伯倫
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW111129685A priority Critical patent/TWI824655B/zh
Priority to US18/340,597 priority patent/US20240049612A1/en
Application granted granted Critical
Publication of TWI824655B publication Critical patent/TWI824655B/zh
Publication of TW202407985A publication Critical patent/TW202407985A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/068Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

在此提供一種電阻式隨機存取記憶體(RRAM)及其製造方法。RRAM包含多個底部接觸結構形成於基板中、多個記憶體單元形成於基板上、及絕緣結構形成於相鄰的記憶體單元之間。記憶體單元包含底電極層、兩個L型電阻轉換層、多個氧離子擴散阻障層及頂電極層。底電極層形成於其中一個底部接觸結構上。L型電阻轉換層包含水平部分及垂直部分,且形成於底電極層上。氧離子擴散阻障層形成於L型電阻轉換層的垂直部分的內外側壁上。L型電阻轉換層位於頂電極層與底電極層之間。

Description

電阻式隨機存取記憶體及其製造方法
本發明係有關於一種記憶體裝置,且特別係有關於一種電阻式隨機存取記憶體及其製造方法。
在習知的電阻式隨機存取記憶體(RRAM)中,在一個晶片的陣列區中包含多個記憶體單元,且各記憶體單元包含圖案化的底電極層、電阻轉換層與頂電極層。當對記憶體單元施加形成電壓或寫入電壓時,氧離子會受到電壓驅動而離開電阻轉換層。留在電阻轉換層中的等效正價氧空缺形成導電路徑(或導電細絲),進而使電阻轉換層由高電阻態(HRS)轉換為低電阻態(LRS)。當施加抹除電壓時,氧離子回到電阻轉換層並與等效正價氧空缺結合。因此,上述導電路徑消失,而使電阻轉換層由LRS轉換為HRS。
當施加寫入電壓而將電阻轉換層轉換成LRS時,氧離子通常會往電阻轉換層上方的氧離子儲存層移動。然而,在習知的RRAM中,也有部分的氧離子可能會水平地移動而留在電阻轉換層中。若這些留在電阻轉換層的氧離子獲得來自高溫環境(例如,耐久性測試的高溫環境)的能量,則會與鄰近導電路徑中的氧空缺重新結合。如此一來,將使低電阻態的電阻值提高,亦即,發生低電阻態劣化(LRS degrade)。
另一方面,當電阻轉換層處於HRS時,若電阻轉換層中的氧離子獲得來自高溫環境(例如,耐久性測試的高溫環境)的能量,則可能有一部分的氧離子往水平方向擴散,而留下氧空缺形成導電路徑。如此一來,將使高電阻態的電阻值降低,亦即,發生高電阻態劣化(HRS degrade)。當發生低電阻態劣化或高電阻態劣化時,將會降低記憶體裝置的良率及可靠度。
此外,在習知的RRAM中,每一次施加電壓時,電阻轉換層中的導電路徑是隨機形成而無法控制,且同一次施加電壓時,不同位置的記憶體單元的電阻轉換層的電阻值也不同。因此,記憶體裝置的可靠度與效能的均一性不佳。
本發明實施例提供一種RRAM及其製造方法,能夠增加提升記憶體裝置的良率及可靠度,並且改善可靠度與效能的均一性。
本發明之一實施例係揭示一種RRAM,包含:複數個底部接觸結構,形成於基板中;複數個記憶體單元,形成於基板上,其中記憶體單元的每一者包含:底電極層,形成於底部接觸結構的其中一者上;兩個L型電阻轉換層,形成於底電極層上,其中L型電阻轉換層的每一者包含水平部分及垂直部分;複數個氧離子擴散阻障層,形成於L型電阻轉換層的垂直部分的每一者的內外側壁上;及頂電極層,其中L型電阻轉換層與氧離子擴散阻障層位於頂電極層與底電極層之間;以及絕緣結構,形成於兩個相鄰的記憶體單元之間。
本發明之一實施例係揭示一種RRAM的製造方法,包含:形成複數底部接觸結構於基板中;形成底電極材料於基板上;形成犧牲圖案層於底電極材料上,其中犧牲圖案層包含複數個第一開口;順應性地形成電阻轉換材料於犧牲圖案層上;順應性地形成第一氧離子擴散阻障材料於電阻轉換材料上;進行第一平坦化製程,以使第一氧離子擴散阻障材料的頂表面、電阻轉換材料的頂表面及犧牲圖案層的頂表面共平面;移除犧牲圖案層,以形成複數個第二開口,其中第二開口暴露出電阻轉換材料的側壁;形成第二氧離子擴散阻障層於電阻轉換材料的側壁上;形成頂電極材料於電阻轉換材料、第一氧離子擴散阻障材料與第二氧離子擴散阻障層上;進行圖案化製程,以形成貫穿底電極材料、電阻轉換材料、第一氧離子擴散阻障材料及頂電極材料的絕緣結構開口,而定義出複數個記憶體單元於基板上;以及形成絕緣結構於絕緣結構開口中。
在本發明實施例所提供之RRAM中,形成具有特定形狀(例如,L型及U型)與尺寸的電阻轉換層。如此一來,可有效控制導電路徑的位置與形狀,進而提升可靠度與效能的均一性。再者,在本發明實施例所提供之RRAM中,在電阻轉換層的垂直部分的內外側壁設置氧離子擴散阻障層。氧離子擴散阻障層能夠限制氧離子在電阻轉換層中的水平移動,同時也能夠避免來自絕緣層中的氧離子進入電阻轉換層中,而影響導電路徑的數量及尺寸。換言之,可避免發生低電阻態劣化或高電阻態劣化,而可提升良率及可靠度。
為使本發明之上述和其他目的、特徵、優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下。再者,本發明的不同範例中可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的,並非用以限定各個實施例及/或所述外觀結構之間的關係。
在此,「約」、「大約」之用語通常表示在一給定值或範圍的20%之內,較佳是10%之內,且更佳是5%之內。在此給定的數量為大約的數量,亦即,在沒有特定說明的情況下,仍可隱含「約」、「大約」之含義。在本說明書中,所謂「X相等或相近Y」,是指兩者的差異之絕對值為較大者的5.0%以內。
第1A圖至第1G圖為本發明一些實施例之製造電阻式隨機存取記憶體(RRAM)100的各步驟中所對應的剖面示意圖。請參照第1A圖,形成複數底部接觸結構101於基板102中。基板102包含第一區域10及第二區域20,且在第一區域10及第二區域20中各自具有底部接觸結構101。在第1A圖至第1G圖中,以虛線標示第一區域10及第二區域20的交界處。
基板102的材料可包含塊材半導體基板(例如,矽基板)、化合物半導體基板(例如,IIIA-VA族半導體基板)、絕緣層上覆矽(silicon on insulator, SOI)基板等。基板102可為經摻雜或未經摻雜的半導體基板。在一些實施例中,基板102為矽基板。在一些實施例中,底部接觸結構101為由導電層形成的單層結構,且導電層包含鎢、鋁、銅、銀、其他合適的金屬或上述之組合。在另一些實施例中,底部接觸結構101為雙層結構,且包含襯層及導電層。襯層可改善導電層與基板102的黏著性,且可避免金屬原子擴散進入基板102中。襯層的材料可包含鈦、氮化鈦、氮化鎢、鉭或氮化鉭、其他合適的導電材料或上述之組合。
接著,形成底電極材料104於基板102上。底電極材料104可包含鈦、鉭、氮化鈦、氮化鉭、其他合適的導電材料或上述之組合。接著,形成犧牲圖案層106於底電極材料104上。犧牲圖案層106包含複數個第一開口105及複數個第二開口115。第一開口105及第二開口115暴露出底電極材料104的頂表面。在本實施例中,第一開口105具有第一寬度W1,且第二開口115具有大於第一寬度W1的第二寬度W2。犧牲圖案層106可包含合適的材料,例如:氮化物、氧化物、碳化物、氮氧化物或多晶矽。在一些實施例中,犧牲圖案層106為氮化矽。
接著,順應性地形成電阻轉換材料108於犧牲圖案層106上。電阻轉換材料108可決定記憶體單元的電阻態。電阻轉換材料108可包含過渡金屬氧化物,例如,氧化鋁(Al xO y)、氧化鈦(Ti xO y)、氧化鎳(Ni xO y)、氧化鉭(Ta xO y)、氧化鉿(Hf xO y)或氧化鋯(Zr xO y)。可利用化學氣相沉積製程、原子層沉積或其他合適的沉積製程,以形成電阻轉換材料108。在一些實施例中,電阻轉換材料108為藉由原子層沉積所形成的氧化鉿(HfO 2)。
接著,順應性地形成第一氧離子擴散阻障材料110於電阻轉換材料108上。第一氧離子擴散阻障材料110可用於阻擋氧離子,使氧離子的移動變得較為困難。因此,可減少或避免氧離子的水平移動。亦即,可避免氧離子從電阻轉換材料108擴散進入後續形成的第一絕緣層112(標示於第1B圖)中,並且可避免氧離子從後續形成的第一絕緣層112擴散進入電阻轉換材料108中。為了阻擋氧離子的水平移動,第一氧離子擴散阻障材料110可不同於電阻轉換材料108。第一氧離子擴散阻障材料110可包含氧化鋁(Al xO y)、氮氧化鈦(Ti xO yN z)、氧化鈦(Ti xO y)、氧化鉭(Ta xO y)、氧化鉿(Hf xO y)、氧化鎳(Ni xO y)、氧化鋯(Zr xO y)或上述之組合。在一些實施例中,第一氧離子擴散阻障材料110為氮氧化鈦(TiON)。可利用化學氣相沉積製程、原子層沉積或其他合適的沉積製程,以形成第一氧離子擴散阻障材料110。在一些實施例中,藉由原子層沉積氧化鋁(Al 2O 3)以形成第一氧離子擴散阻障材料110。
請參照第1B圖,形成第一絕緣層112於第一開口105及第二開口115中,並將電阻轉換材料108分成多個不連續的電阻轉換層108A、108B及108C,並將第一氧離子擴散阻障材料110分成多個不連續的第一氧離子擴散阻障層110A、110B及110C。形成第一絕緣層112的步驟可包含形成第一絕緣材料於基板102上並且填入第一開口105及第二開口115中。接著,進行平坦化製程(例如,化學機械研磨製程),以犧牲圖案層106作為停止層,而部分地移除位於犧牲圖案層106上的第一絕緣材料、第一氧離子擴散阻障材料110及電阻轉換材料108。第一絕緣層112可包含合適的絕緣材料,例如,氮化物、氧化物或氮氧化物。在一些實施例中,第一絕緣層112為黑鑽石。可利用化學氣相沉積製程、原子層沉積製程、旋轉塗佈製程或其他合適的沉積製程,以形成第一絕緣層112。
請參照第1C圖,進行第一蝕刻製程,以移除犧牲圖案層106,並形成複數個第三開口125。第三開口125暴露出電阻轉換層108A、108B、108C的側壁。第一蝕刻製程可包含濕式蝕刻製程、乾式蝕刻製程或上述之組合。為了完全移除犧牲圖案層106且避免對電阻轉換材料108、第一氧離子擴散阻障材料110及第一絕緣層112造成損傷,在第一蝕刻製程期間,犧牲圖案層106的蝕刻速率可大於電阻轉換材料108的蝕刻速率、第一氧離子擴散阻障材料110的蝕刻速率及第一絕緣層112的蝕刻速率。再者,犧牲圖案層106的材料可不同於第一絕緣層112的材料。在一些實施例中,在第一蝕刻製程中,犧牲圖案層106的蝕刻速率R1a相對於電阻轉換材料108的蝕刻速率R1b之比率R1a/R1b為3.0-20.0,且犧牲圖案層106的蝕刻速率R1a相對於第一氧離子擴散阻障材料110的蝕刻速率R1c之比率R1a/R1c為3.0-20.0。
請參照第1D圖,順應性地形成第二氧離子擴散阻障層114於第三開口125中。在本實施例中,形成於第三開口125中的第二氧離子擴散阻障層114具有U型剖面輪廓。在本實施例中,各第二氧離子擴散阻障層114形成於這些電阻轉換層108A、108B、108C的相鄰二者之間,使得電阻轉換層108A、108B及108C的內外側壁可受到氧離子擴散阻障材料(即,第一氧離子擴散阻障層110A、110B、110C或第二氧離子擴散阻障層114)的覆蓋,而有利於增加RRAM 100的良率及可靠度。第二氧離子擴散阻障層114的材料可相同於或相似於第一氧離子擴散阻障材料110。
請參照第1E圖,在第二氧離子擴散阻障層114上形成填滿第三開口125的第二絕緣層116。在本實施例中,第二氧離子擴散阻障層114與第二絕緣層116可被獨立地或同時地進行平坦化,使得第二絕緣層116的頂表面、第二氧離子擴散阻障層114的頂表面、第一絕緣層112的頂表面、第一氧離子擴散阻障層110A、110B、110C的頂表面及電阻轉換層108A、108B及108C的頂表面共平面。第二絕緣層116的材料可相同於或相似於第一絕緣層112的材料。
此外,為了降低電阻轉換材料108與氧離子擴散阻障材料(例如,第一氧離子擴散阻障層110A、110B、110C的材料或第二氧離子擴散阻障層114的材料)之間的應力,第二絕緣層116的材料可不同於犧牲圖案層106的材料。在本實施例中,第二絕緣層116為黑鑽石。在其他實施例中,第二絕緣層116為氧化物,且與第一絕緣層112的材料不同。
請參照第1F圖,依序形成第三氧離子擴散阻障材料118、氧離子儲存材料120、第四氧離子擴散阻障材料122及頂電極材料124於基板102上。
第三氧離子擴散阻障材料118可用於減少或避免氧離子的垂直移動。更具體而言,在高電阻態下,第三氧離子擴散阻障材料118可避免氧離子從電阻轉換層108A、108B及108C擴散進入氧離子儲存材料120中,以保持高電阻態的穩定性。另一方面,在低電阻態下,第三氧離子擴散阻障材料118可避免氧離子從氧離子儲存材料120擴散進入電阻轉換層108A、108B及108C中,以保持低電阻態的穩定性。為了阻擋氧離子的垂直移動,第三氧離子擴散阻障材料118可不同於電阻轉換材料108。第三氧離子擴散阻障材料118可相同於或相似於第一氧離子擴散阻障材料110。
當對RRAM 100施加形成電壓或寫入電壓時,氧離子儲存材料120可用於儲存來自於電阻轉換層108A、108B及108C中的氧離子。當對RRAM 100施加抹除電壓時,儲存於氧離子儲存材料120中的氧離子可被驅動回到電阻轉換層108A、108B及108C中。氧離子儲存材料120可包含鈦(Ti)、鉭(Ta)、鉿(Hf)、鋯(Zr)。在一些實施例中,氧離子儲存材料120的材料為鈦。
第四氧離子擴散阻障材料122可用於減少或避免氧離子的垂直移動。更具體而言,在低電阻態下,第四氧離子擴散阻障材料122可避免氧離子從氧離子儲存材料120擴散進入頂電極材料124中。因此,可避免頂電極材料124氧化,進而改善記憶體裝置的效能及良率。第四氧離子擴散阻障材料122可相同於或相似於第一氧離子擴散阻障材料110。
頂電極材料124可包含鈦、鉭、氮化鈦、氮化鉭、其他合適的導電材料或上述之組合。在一些實施例中,底電極材料104為鈦,且頂電極材料124為氮化鈦。在另一些實施例中,底電極材料104為氮化鈦,且頂電極材料124為鈦。
請參照第1G圖,進行圖案化製程,以形成複數個記憶體單元於基板102上。接著,形成絕緣結構130於兩個相鄰的記憶體單元之間。具體而言,可進行合適的乾式蝕刻製程(例如,電漿蝕刻製程),以在不同區域(例如,第一區域10與第二區域20)之間的交界處形成貫穿底電極材料104、電阻轉換材料108(例如,電阻轉換層108A及108C的一部分)、第一氧離子擴散阻障材料110(例如,第一氧離子擴散阻障層110A及110C的一部分)、第一絕緣層112、第三氧離子擴散阻障材料118、氧離子儲存材料120、第四氧離子擴散阻障材料122及頂電極材料124的開口(或稱溝槽),並形成底電極層104’、第三氧離子擴散阻障層118’、氧離子儲存層120’、第四氧離子擴散阻障層122’及頂電極層124’。接著,填入絕緣材料於上述開口中。接著,進行平坦化製程移除位於頂電極層124’上的多餘的絕緣材料,以形成絕緣結構130。絕緣結構130的材料及形成方法可相同於或相似於第一絕緣層112的材料及形成方法。
在本實施例中,位於第二開口115中的電阻轉換材料108會被圖案化而形成兩個鏡像對稱的L型結構(即,位於第一區域10的L型電阻轉換層108C及位於第二區域20的L型電阻轉換層108A)。相似地,位於第二開口115中的第一氧離子擴散阻障材料110也會被圖案化而形成兩個鏡像對稱的L型結構(即,位於第一區域10的L型第一氧離子擴散阻障層110C及位於第二區域20的L型第一氧離子擴散阻障層110A)。
之後,可進行其他習知的製程(例如,可形成接觸結構於頂電極層124’之上),以完成RRAM 100,在此不再詳述。
請參照第1G圖,在一些實施例中,RRAM 100包含形成於基板102中的複數個底部接觸結構101、形成於基板102上的複數個記憶體單元以及形成於兩個相鄰的記憶體單元之間的絕緣結構130。各記憶體單元位於第一區域10或第二區域20中,且包含依序形成於基板102上的底電極層104’、電阻轉換層(例如,108A、108B及108C)、第一氧離子擴散阻障層(例如,110A、110B及110C)、第三氧離子擴散阻障層118’、氧離子儲存層120’、第四氧離子擴散阻障層122’及頂電極層124’。此外,各記憶體單元還包含位於相鄰的電阻轉換層108A、108B、108C之間的U型的第二氧離子擴散阻障層114。藉由對底電極層104’與頂電極層124’施加電壓,可將電阻轉換層108A、108B、108C轉換成不同的電阻態。
在本實施例中,電阻轉換層108A與電阻轉換層108C為L型,而電阻轉換層108B為U型。U型的電阻轉換層108B包含兩個垂直部分及一個水平部分。L型的電阻轉換層108A或108C包含一個垂直部分及一個水平部分。在第一區域10中,電阻轉換層108A的水平部分從其垂直部分朝向遠離記憶體單元的中心的方向延伸,且電阻轉換層108C的水平部分從其垂直部分朝向遠離記憶體單元的中心的方向延伸。亦即,電阻轉換層108A與電阻轉換層108C的水平部分分別位於其垂直部分的兩相對側。換言之,在同一個記憶體單元中的電阻轉換層108A與電阻轉換層108C是以背對背的方式水平排列。
在一些實施例中,電阻轉換層108A的水平部分的長度與電阻轉換層108C的水平部分的長度不同。在另一些實施例中,電阻轉換層108A的水平部分的長度與電阻轉換層108C的水平部分的長度相同,亦即,電阻轉換層108A與電阻轉換層108C彼此為鏡像對稱。
在本實施例中,第一氧離子擴散阻障層110A、110C為L型,且第一氧離子擴散阻障層110B為U型。第一氧離子擴散阻障層110A形成於電阻轉換層108A所構成的凹槽上,第一氧離子擴散阻障層110B形成於電阻轉換層108B所構成的凹槽上,且第一氧離子擴散阻障層110C形成於電阻轉換層108C所構成的凹槽上。各第一氧離子擴散阻障層(110A、110B、110C)與第二氧離子擴散阻障層114分別形成於各電阻轉換層108A、108B、108C的垂直部分的內外側壁上。
底電極層104’形成於其中一個底部接觸結構101上。於本實施例中,在頂電極層124’與底電極層104’之間,具有一個L型剖面輪廓的電阻轉換層108A、兩個U型剖面輪廓的電阻轉換層108B、一個L型剖面輪廓的電阻轉換層108C及複數個具有U型剖面輪廓的第二氧離子擴散阻障層114。更具體而言,電阻轉換層108A、108B、108C、第一氧離子擴散阻障層110A、110B、110C及第二氧離子擴散阻障層114位於頂電極層124’的垂直投影與底電極層104’的垂直投影的重疊區域。
在本實施例所提供之RRAM 100的製造方法中,藉由控制電阻轉換層的形狀與尺寸,可有效控制導電路徑的位置與形狀,進而提升記憶體裝置的可靠度與效能的均一性。
更詳言之,請參照第1G圖,具體而言,當施加電壓時,相較於傳統的平面式電阻轉換層,本實施例的電阻轉換層108A、108B及108C能夠將導電路徑侷限於各電阻轉換層108A、108B及108C的垂直部分中。換言之,藉由形成電阻轉換層108A、108B及108C,能夠有效控制導電路徑的位置與形狀。如此一來,能夠提升RRAM 100的可靠度與效能的均一性。在一些實施例中,各電阻轉換層108A、108B及108C的垂直部分的頂表面具有介於5-20 Å的第三寬度W3(繪示於第1E圖中)。
另一方面,在本實施例中,各電阻轉換層108A、108B及108C的垂直部分的內外側壁皆受到氧離子擴散阻障層覆蓋。因此,當施加電壓時,能夠大幅減少或避免氧離子的水平移動,且能夠避免來自絕緣層(亦即,第一絕緣層112及第二絕緣層116)中的氧離子進入電阻轉換層中,而影響導電路徑的數量及尺寸。換言之,藉由本實施例的電阻轉換層108A、108B及108C、第一氧離子擴散阻障層110A、110B及110C與第二氧離子擴散阻障層114,能夠較容易預期與控制高電阻態與低電阻態的電阻值。如此一來,可避免發生低電阻態劣化或高電阻態劣化,並且可提升RRAM 100的良率及可靠度。
為了避免氧離子水平地進入或離開電阻轉換層108A、108B及108C的垂直部分,請參照第1E圖,在一些實施例中,各第一氧離子擴散阻障層110A、110B及110C的垂直部分的頂表面皆具有第四寬度W4,且第四寬度W4為10-50 nm。第二氧離子擴散阻障層114的垂直部分的頂表面具有第五寬度W5,且第五寬度W5為10-50 nm。在其他實施例中,可選擇氧離子阻擋能力較強的材料形成第一氧離子擴散阻障層110A、110B及110C及第二氧離子擴散阻障層114,如此可降低第四寬度W4及第五寬度W5,而有利於RRAM 100的微小化。
請參照第1F圖,在本實施例中,相較於第一氧離子擴散阻障層110A、110B及110C及第二氧離子擴散阻障層114的垂直部分的厚度,第三氧離子擴散阻障材料118及第四氧離子擴散阻障材料122可具有較小的厚度。如此將可有利於氧離子在氧離子儲存層120’與電阻轉換層108A、108B及108C之間的移動(亦即,垂直移動)。另一方面,為了進一步避免氧離子發生不預期的擴散,第三氧離子擴散阻障材料118可具有介於1-5 nm的第一厚度T1,而第四氧離子擴散阻障材料122可具有介於1-5 nm的第二厚度T2。
在其他實施例中,可形成更多的第一開口105於第一區域10中,使得位於第一區域10的記憶體單元可具有更多的U型的電阻轉換層108B。因此,將可增加可用以形成導電路徑的面積。如此一來,可進一步改善RRAM 100的效能及良率。
請參照第1G圖,電阻轉換層108A、108B及108C的頂表面共平面,且電阻轉換層108A、108B及108C的底表面共平面。藉由電阻轉換層108A、108B及108C各自包含與底電極層104’電性連接的水平部分可儲存部分的氧離子,當施加抹除電壓時,一些氧離子可從電阻轉換層108A、108B及108C的水平部分進入垂直部分。因此,較容易使所有的氧空缺與氧離子重新結合。如此一來,將可提高重置效率,並且進一步改善RRAM 100的效能。
請參照第1A圖,在本實施例中,由於第二開口115具有大於第一寬度W1的第二寬度W2,在形成絕緣結構130之後,位於第一區域10的L型電阻轉換層108C及第二區域20的L型電阻轉換層108A仍可保留具有適當長度的水平部分,以儲存氧離子。應可理解的是,第1A圖所繪示的第一開口105及第二開口115之數量及尺寸僅用於說明,並非用以限定本發明。
請參照第1A圖,犧牲圖案層106的底部與側壁之間具有夾角θ1。由於電阻轉換材料108及第一氧離子擴散阻障材料110是順應性地形成於犧牲圖案層106上,因此,第一開口105及第二開口115的底部與側壁之間具有與夾角θ1實質上為互補的夾角θ2。為了有利於填入第一絕緣層112於第一開口105及第二開口115中,在一些實施例中,夾角θ2為75度至105度。再者,請參照第1C圖,由於第三開口125的位置與形狀是對應於犧牲圖案層106,因此,第三開口125的底部與側壁之間具有夾角θ1。為了有利於填入第二絕緣層116、第二氧離子擴散阻障層114或第二氧離子擴散阻障層114*(繪示於第3B圖及第4圖)於第三開口125中,在一些實施例中,夾角θ2為75度至105度。請參照第1A圖,在本實施例中,犧牲圖案層106的側壁實質上垂直於底電極材料104的表面。換言之,夾角θ1及夾角θ2均為約90度。
應注意的是,在本說明書中,所謂「L型」可包含「L型」及「類L型」,並且所謂「U型」可包含「U型」及「類U型」。換言之,當夾角θ1為75度至105度時,所形成的電阻轉換層108A、108C、第一氧離子擴散阻障層110A及110C均可被視為具有「L型」的剖面輪廓。相似地,當夾角θ2為75度至105度時,所形成的電阻轉換層108B、第一氧離子擴散阻障層110B及第二氧離子擴散阻障層114均可被視為具有「U型」的剖面輪廓。
在本實施例中,並非藉由蝕刻製程(例如,電漿蝕刻製程),而是藉由平坦化製程移除第二絕緣層116且暴露電阻轉換層108A、108B、108C的頂表面。如此可避免電阻轉換層108A、108B、108C的頂表面在蝕刻製程期間受到損傷。因此,可進一步改善RRAM 100的效能及良率。
第2圖所繪示的RRAM 200與第1G圖所繪示的RRAM 100相似,差異在於第2圖的RRAM 200更包含第五氧離子擴散阻障層132。為了簡化說明,關於相同於第1G圖所繪示的元件及其製程步驟,在此不再詳述。
請參照第2圖,第五氧離子擴散阻障層132具有U型剖面輪廓,且絕緣結構130填滿第五氧離子擴散阻障層132所構成的凹槽。在如第1G圖的製程中,在不同區域(例如,第一區域10與第二區域20)之間的交界處形成開口或溝槽之後,可順應性地形成氧離子擴散阻障材料於記憶體單元上。接著,填入絕緣材料於上述開口或溝槽中。接著,進行平坦化製程移除位於頂電極層124’上的多餘的絕緣材料及氧離子擴散阻障材料,以形成絕緣結構130及第五氧離子擴散阻障層132。第五氧離子擴散阻障層132的材料及厚度可相同於或相似於第一氧離子擴散阻障材料110及其厚度。
在第一區域10中,第五氧離子擴散阻障層132形成於電阻轉換層108C的水平部分與絕緣結構130之間。在第二區域20中,第五氧離子擴散阻障層132形成於電阻轉換層108A的水平部分與絕緣結構130之間。第五氧離子擴散阻障層132可避免氧離子從絕緣結構130擴散進入位於第一區域10的電阻轉換層108C中以及位於第二區域20的電阻轉換層108A中。因此,可進一步改善RRAM 200的效能及良率。
第3A圖及第3B圖分別相似於第1D圖及第1G圖。第3B圖所繪示的RRAM 300與第1G圖所繪示的RRAM 100相似,差異在於第3B圖的第二氧離子擴散阻障層114*的剖面輪廓不同於第1G圖的第二氧離子擴散阻障層114的剖面輪廓。為了簡化說明,關於相同於第1G圖所繪示的元件、製程步驟與優點,在此不再詳述。
可藉由調整平坦化製程的持續時間,以控制第二氧離子擴散阻障層114*的頂表面的位置。如第3A圖所示,在此平坦化製程之後,第二氧離子擴散阻障層114*的頂表面高於第一絕緣層112、第一氧離子擴散阻障層110A、110B、110C的頂表面及電阻轉換層108A、108B、108C的頂表面。第二氧離子擴散阻障層114*的材料可相同於或相似於第二氧離子擴散阻障層114的材料。
在本實施例中,形成第二氧離子擴散阻障層114*以完全填滿第三開口125。第二氧離子擴散阻障層114*的導熱性優於第二絕緣層116。因此,可改善記憶體單元的散熱能力,進而提升RRAM 300的效能。再者,本實施例可省略第二絕緣層116的形成步驟與平坦化步驟。因此,本實施例所提供的製造方法可簡化製程,並且降低生產所需的時間與成本。
第4圖所繪示的RRAM 400與第3B圖所繪示的RRAM 300相似,差異在於第4圖的RRAM 400更包含第五氧離子擴散阻障層132。為了簡化說明,關於相同於第3B圖所繪示的元件、製程步驟與優點,在此不再詳述。
藉由形成第五氧離子擴散阻障層132,可避免氧離子從絕緣結構130擴散進入位於第一區域10的L型電阻轉換層108C中以及位於第二區域20的L型電阻轉換層108A中。因此,可進一步改善RRAM 400的效能及良率。
綜上所述,在本發明實施例所提供之RRAM的製造方法中,藉由形成犧牲圖案層,可在同一個記憶體單元的頂電極層與底電極層之間形成多個L型電阻轉換層及U型電阻轉換層。L型電阻轉換層及U型電阻轉換層的垂直部分能夠有效控制導電路徑的位置與形狀。如此一來,能夠提升RRAM的可靠度與效能的均一性。
再者,L型電阻轉換層及U型電阻轉換層的水平部分可儲存部分的氧離子。如此一來,將可提高重置效率,並且進一步改善RRAM的效能。在本發明實施例所提供之RRAM的製造方法中,藉由控制犧牲圖案層的形狀及尺寸,以及沉積電阻轉換層的製程條件,可控制具有特定形狀的電阻轉換層的數量及尺寸。因此,製程的靈活性高。
此外,在本發明實施例所提供之RRAM中,在電阻轉換層的垂直部分的內外側壁設置氧離子擴散阻障層。能夠限制氧離子在電阻轉換層中的水平移動。因此,可避免發生低電阻態劣化或高電阻態劣化。如此一來,可提升RRAM的良率及可靠度。此外,本發明實施例所提供的製造方法可輕易整合至現有的RRAM之製程中。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10:第一區域
20:第二區域
100,200,300,400:RRAM
102:基板
101:底部接觸結構
104:底電極材料
104’:底電極層
105:第一開口
106:犧牲圖案層
108:電阻轉換材料
108’:電阻轉換層
108A,108B,108C:電阻轉換層
110:第一氧離子擴散阻障材料
110A,110B,110C:第一氧離子擴散阻障層
112:第一絕緣層
114,114*:第二氧離子擴散阻障層
115:第二開口
116:第二絕緣層
118:第三氧離子擴散阻障材料
118’:第三氧離子擴散阻障層
120:氧離子儲存材料
120’:氧離子儲存層
122:第四氧離子擴散阻障材料
122’:第四氧離子擴散阻障層
124:頂電極材料
124’:頂電極層
125:第三開口
130:絕緣結構
132:第五氧離子擴散阻障層
W1:第一寬度
W2:第二寬度
W3:第三寬度
W4:第四寬度
W5:第五寬度
T1:第一厚度
T2:第二厚度
θ1:夾角
θ2:夾角
第1A圖至第1G圖為本發明一些實施例之製造RRAM的各步驟中所對應的剖面示意圖。 第2圖為本發明另一些實施例之RRAM的剖面示意圖。 第3A圖及第3B圖為本發明另一些實施例之製造RRAM的各步驟中所對應的剖面示意圖。 第4圖為本發明另一些實施例之RRAM的剖面示意圖。
10:第一區域
20:第二區域
100:RRAM
102:基板
101:底部接觸結構
104’:底電極層
108A,108B,108C:電阻轉換層
110A,110B,110C:氧離子擴散阻障層
112:第一絕緣層
114:第二氧離子擴散阻障層
116:第二絕緣層
118’:第三氧離子擴散阻障層
120’:氧離子儲存層
122’:第四氧離子擴散阻障層
124’:頂電極層
130:絕緣結構

Claims (18)

  1. 一種電阻式隨機存取記憶體,包括: 複數個底部接觸結構,形成於一基板中; 複數個記憶體單元,形成於該基板上,其中該等記憶體單元的每一者包括: 一底電極層,形成於該等底部接觸結構的其中一者上; 兩個L型電阻轉換層,形成於該底電極層上,其中該等L型電阻轉換層的每一者包括一水平部分及一垂直部分; 複數個氧離子擴散阻障層,形成於該等L型電阻轉換層的該等垂直部分的每一者的內外側壁上;及 一頂電極層,其中該等L型電阻轉換層與該等氧離子擴散阻障層位於該頂電極層與該底電極層之間;以及 一絕緣結構,形成於兩個相鄰的該等記憶體單元之間。
  2. 如請求項1之電阻式隨機存取記憶體,其中在各該記憶體單元中,各該L型電阻轉換層的該水平部分從該垂直部分朝向遠離該記憶體單元的中心的方向延伸。
  3. 如請求項1之電阻式隨機存取記憶體,其中各該記憶體單元更包括: 至少一個U型電阻轉換層,形成於該底電極層上且位於該等L型電阻轉換層之間,其中該U型電阻轉換層位於該頂電極層與該底電極層之間。
  4. 如請求項3之電阻式隨機存取記憶體,其中該U型電阻轉換層的頂表面與該等L型電阻轉換層的頂表面共平面,且該U型電阻轉換層的底表面與該等L型電阻轉換層的底表面共平面。
  5. 如請求項3之電阻式隨機存取記憶體,其中該U型電阻轉換層包括兩個垂直部分及一個水平部分,且該等氧離子擴散阻障層也形成於該U型電阻轉換層的該等垂直部分的每一者的內外側壁上。
  6. 如請求項3之電阻式隨機存取記憶體,其中在各該記憶體單元中,位於該等L型電阻轉換層的其中一者與該U型電阻轉換層之間的該氧離子擴散阻障層具有一U型的剖面輪廓。
  7. 如請求項5之電阻式隨機存取記憶體,其中位於該等L型電阻轉換層的其中一者與該U型電阻轉換層之間的空間完全被該氧離子擴散阻障層填滿。
  8. 如請求項1之電阻式隨機存取記憶體,更包括: 一U型氧離子擴散阻障層,其中該絕緣結構填滿該U型氧離子擴散阻障層所構成的凹槽。
  9. 如請求項1之電阻式隨機存取記憶體,其中各該L型電阻轉換層的該垂直部分的頂表面具有介於5-20 Å的寬度。
  10. 如請求項1之電阻式隨機存取記憶體,其中位於該等L型電阻轉換層的該等垂直部分的側壁上的該氧離子擴散阻障層的頂表面具有一第一寬度,且該第一寬度為10-50 nm。
  11. 如請求項1之電阻式隨機存取記憶體,更包括: 一第三氧離子擴散阻障層,形成於該些氧離子擴散阻障層與該等L型電阻轉換層上; 一氧離子儲存層,形成於該第三氧離子擴散阻障層上;及 一第四氧離子擴散阻障層,形成於該氧離子儲存層上, 其中該頂電極層形成於該第四氧離子擴散阻障層上。
  12. 一種電阻式隨機存取記憶體的製造方法,包括: 形成複數底部接觸結構於一基板中; 形成一底電極材料於該基板上; 形成一犧牲圖案層於該底電極材料上,其中該犧牲圖案層包括複數個第一開口; 順應性地形成一電阻轉換材料於該犧牲圖案層上; 順應性地形成一第一氧離子擴散阻障材料於該電阻轉換材料上; 進行一第一平坦化製程,以使該第一氧離子擴散阻障材料的頂表面、該電阻轉換材料的頂表面及該犧牲圖案層的頂表面共平面; 移除該犧牲圖案層,以形成複數個第二開口,其中該等第二開口暴露出該電阻轉換材料的側壁; 形成一第二氧離子擴散阻障層於該電阻轉換材料的該側壁上; 形成一頂電極材料於該電阻轉換材料、該第一氧離子擴散阻障材料與該第二氧離子擴散阻障層上; 進行一圖案化製程,以形成貫穿該底電極材料、該電阻轉換材料、該第一氧離子擴散阻障材料及該頂電極材料的一絕緣結構開口,而定義出複數個記憶體單元於該基板上;以及 形成一絕緣結構於該絕緣結構開口中。
  13. 如請求項12之電阻式隨機存取記憶體的製造方法,其中該等記憶體單元的每一者包括: 一底電極層,形成於該等底部接觸結構的其中一者上; 兩個L型電阻轉換層,形成於該底電極層上,其中該等L型電阻轉換層的每一者包括一水平部分及一垂直部分; 複數個氧離子擴散阻障層,形成於該等L型電阻轉換層的該等垂直部分的每一者的內外側壁上;以及 一頂電極層,其中該等L型電阻轉換層與該等氧離子擴散阻障層位於該頂電極層與該底電極層之間。
  14. 如請求項12之電阻式隨機存取記憶體的製造方法,其中形成該第二氧離子擴散阻障層包括: 順應性地形成該第二氧離子擴散阻障層於該電阻轉換材料上及該等第二開口中。
  15. 如請求項14之電阻式隨機存取記憶體的製造方法,更包括: 在形成該第一氧離子擴散阻障材料之後,形成一第一絕緣材料填滿該等第一開口; 在形成該第二氧離子擴散阻障層之後,形成一第二絕緣材料填滿該等第二開口;以及 進行一第二平坦化製程,以使該第一氧離子擴散阻障材料的頂表面、該第二氧離子擴散阻障層的頂表面、該電阻轉換材料的頂表面、該第一絕緣材料的頂表面及該第二絕緣材料的頂表面共平面。
  16. 如請求項15之電阻式隨機存取記憶體的製造方法,其中該犧牲圖案層的材料不同於該第一絕緣材料,且該犧牲圖案層的材料不同於該第二絕緣材料。
  17. 如請求項12之電阻式隨機存取記憶體的製造方法,其中形成該第二氧離子擴散阻障層包括: 形成該第二氧離子擴散阻障層完全填滿該等第二開口。
  18. 如請求項17之電阻式隨機存取記憶體的製造方法,更包括: 在形成該第一氧離子擴散阻障材料之後,形成一第一絕緣材料填滿該等第一開口;以及 進行一第二平坦化製程,以使該第二氧離子擴散阻障層的頂表面平坦化,其中在該第二平坦化製程之後,該第二氧離子擴散阻障層的頂表面高於該第一氧離子擴散阻障材料的頂表面及該電阻轉換材料的頂表面。
TW111129685A 2022-08-08 2022-08-08 電阻式隨機存取記憶體及其製造方法 TWI824655B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111129685A TWI824655B (zh) 2022-08-08 2022-08-08 電阻式隨機存取記憶體及其製造方法
US18/340,597 US20240049612A1 (en) 2022-08-08 2023-06-23 Resistive random access memory and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111129685A TWI824655B (zh) 2022-08-08 2022-08-08 電阻式隨機存取記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI824655B true TWI824655B (zh) 2023-12-01
TW202407985A TW202407985A (zh) 2024-02-16

Family

ID=89769088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111129685A TWI824655B (zh) 2022-08-08 2022-08-08 電阻式隨機存取記憶體及其製造方法

Country Status (2)

Country Link
US (1) US20240049612A1 (zh)
TW (1) TWI824655B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278529A1 (en) * 2006-05-30 2007-12-06 Macronix International Co., Ltd. Resistor random access memory cell with l-shaped electrode
TW201324757A (zh) * 2011-12-02 2013-06-16 Macronix Int Co Ltd 應用於可程式電阻記憶體之熱限制電極
US20150069316A1 (en) * 2013-09-09 2015-03-12 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof
TW201519427A (zh) * 2013-11-08 2015-05-16 Ind Tech Res Inst 通孔結構、記憶體陣列、三維電阻式記憶體與其形成方法
US20170243922A1 (en) * 2016-02-22 2017-08-24 Samsung Electronics Co., Ltd. Variable resistance memory device and a method of manufacturing the same
US20210384257A1 (en) * 2018-09-21 2021-12-09 Stmicroelectronics (Rousset) Sas Resistive memory cell having an ovonic threshold switch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278529A1 (en) * 2006-05-30 2007-12-06 Macronix International Co., Ltd. Resistor random access memory cell with l-shaped electrode
TW201324757A (zh) * 2011-12-02 2013-06-16 Macronix Int Co Ltd 應用於可程式電阻記憶體之熱限制電極
US20150069316A1 (en) * 2013-09-09 2015-03-12 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof
TW201519427A (zh) * 2013-11-08 2015-05-16 Ind Tech Res Inst 通孔結構、記憶體陣列、三維電阻式記憶體與其形成方法
US20170243922A1 (en) * 2016-02-22 2017-08-24 Samsung Electronics Co., Ltd. Variable resistance memory device and a method of manufacturing the same
US20210384257A1 (en) * 2018-09-21 2021-12-09 Stmicroelectronics (Rousset) Sas Resistive memory cell having an ovonic threshold switch

Also Published As

Publication number Publication date
TW202407985A (zh) 2024-02-16
US20240049612A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
TWI610476B (zh) 電阻式隨機存取記憶體結構及其形成方法
KR101617381B1 (ko) 가변 저항 메모리 장치 및 그 형성 방법
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
TWI709166B (zh) 電阻式隨機存取記憶體陣列及其製造方法
KR20200140993A (ko) 배리어층을 갖는 rram
US11502132B2 (en) Semiconductor memory device
TWI769574B (zh) 記憶體裝置、積體晶片及其形成方法
US20190334084A1 (en) Resistive random access memory structure and manufacturing method thereof
TWI717118B (zh) 電阻式隨機存取記憶體及其製造方法
TWI824655B (zh) 電阻式隨機存取記憶體及其製造方法
US11637241B2 (en) Resistive random access memory and manufacturing method thereoff
US11502130B2 (en) Variable resistance memory device and method of fabricating the same
TWI604446B (zh) 電阻式隨機存取記憶體結構及其製造方法
TWI808332B (zh) 具有減少的熱預算之三維nand記憶體
CN117729777A (zh) 电阻式随机存取存储器及其制造方法
CN112786780B (zh) 电阻式随机存取存储器阵列及其制造方法
TWI785921B (zh) 可變電阻式記憶體及其製造方法
TWI851248B (zh) 半導體器件及其製造方法
TW202147651A (zh) 電阻式隨機存取記憶體及其製造方法
CN113013327B (zh) 电阻式随机存取存储器及其制造方法
TWI724441B (zh) 電阻式隨機存取記憶體結構及其製造方法
TW202428174A (zh) 半導體器件及其製造方法
TW202147600A (zh) 電阻式隨機存取記憶體及其製造方法
CN113889569A (zh) 电阻式随机存取存储器及其制造方法