KR20170007513A - 타겟 및 그 제조 방법, 메모리 및 그 제조 방법 - Google Patents

타겟 및 그 제조 방법, 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR20170007513A
KR20170007513A KR1020170004011A KR20170004011A KR20170007513A KR 20170007513 A KR20170007513 A KR 20170007513A KR 1020170004011 A KR1020170004011 A KR 1020170004011A KR 20170004011 A KR20170004011 A KR 20170004011A KR 20170007513 A KR20170007513 A KR 20170007513A
Authority
KR
South Korea
Prior art keywords
memory
alloy ingot
target
chalcogen
layer
Prior art date
Application number
KR1020170004011A
Other languages
English (en)
Other versions
KR101800144B1 (ko
Inventor
카즈히로 오바
유이치 카모리
히토시 키무라
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20170007513A publication Critical patent/KR20170007513A/ko
Application granted granted Critical
Publication of KR101800144B1 publication Critical patent/KR101800144B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F9/00—Making metallic powder or suspensions thereof
    • B22F9/02—Making metallic powder or suspensions thereof using physical processes
    • B22F9/04—Making metallic powder or suspensions thereof using physical processes starting from solid material, e.g. by crushing, grinding or milling
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/05—Mixtures of metal powder with non-metallic powder
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • H01L45/085—
    • H01L45/1233—
    • H01L45/1266—
    • H01L45/145—
    • H01L45/146—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)
  • Powder Metallurgy (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군으로부터 선택된 1종 이상의 고융점 금속 원소와, Al, Ge, Zn, Co, Cu, Ni, Fe, Si, Mg, Ga로 구성되는 군에서 선택된 1종 이상의 원소와, S, Se, Te로 구성되는 군에서 선택된 1종 이상의 칼코겐 원소를 포함하는 것을 특징으로 하는 타겟.

Description

타겟 및 그 제조 방법, 메모리 및 그 제조 방법{TARGET, METHOD FOR PRODUCING THE SAME, MEMORY, AND METHOD FOR PRODUCING THE SAME}
본 발명은, 고융점 금속 원소 및 칼코겐 원소를 포함하는 타겟 및 그 제조 방법에 관한 것이다. 또한, 타겟을 사용하여 이온화층을 형성한 메모리 소자를 갖는 메모리 및 그 제조 방법에 관한 것이다.
컴퓨터 등의 정보 기기에 있어서는, 랜덤 액세스 메모리로서, 동작이 고속이고, 고밀도의 DRAM이 폭넓게 사용되고 있다. 그러나, DRAM은, 전원을 끊으면 정보가 사라져 버리는 휘발성 메모리이고, 빈번하게 리프레시 동작, 즉 기록한 정보(데이터)를 판독하고, 증폭하고, 재기록하는 동작을 행할 필요가 있다.
전원을 끊어도 정보가 사라지지 않는 불휘발성의 메모리로서는, 예를 들면, 플래시 메모리, FeRAM(강유전체 메모리)이나 MRAM(자기 기억 소자) 등이 제안되고 있다.
이러한 메모리의 경우, 전원을 공급하지 않아도 기록한 정보를 장시간 계속 유지하는 것이 가능해진다.
또한, 이러한 메모리의 경우, 불휘발성으로 하는 것에 의해, 리프레시 동작을 불필요하게 하여, 그만큼 소비 전력을 절감할 수 있다.
따라서, 상술한 각종의 불휘발성의 메모리에 관하여, 폭넓게 연구나 상품 개발이 행해지고 있다.
그렇지만, 상술한 각종의 불휘발성의 메모리는, 각각 일장 일단이 있다.
플래시 메모리는, 집적도가 비싸지만, 동작 속도의 점에서 불리하다.
FeRAM은, 고집적도화를 위한 미세 가공에 한계가 있고, 또 제작 프로세스에 있어 문제가 있다.
MRAM은, 소비 전력의 문제가 있다.
그러면, 특히 메모리 소자의 미세 가공의 한계에 대하여 유리한 새로운 타입의 메모리 소자가 제안되고 있다.
이 메모리 소자는, 2개의 전극의 사이에 특정 금속을 포함하는 이온 도전체를 끼운 구조이다. 2개의 전극간에 전압을 인가하는 경우에, 전극 중에 포함된 금속이 이온 도전체 속으로 이온으로서 확산하는 것에 의해, 이온 도전체의 저항치 또는 캐패시턴스 등의 전기 특성이 변화한다.
이 특성을 이용하여, 메모리 디바이스를 구성하는 것이 가능하다.
구체적으로는, 이온 도전체는 칼코겐 원소(S, Se, Te)와 금속의 고용체(solid soulutin)로 되고, 또한 구체적으로는, AsS, GeS, GeSe에 Ag, Cu, Zn가 용해된 재료로 된다(예를 들면, 일본 특표2002-536840호 공보 참조).
또한, 상술의 이온 도전체의 층(이하, 이온화층이라고 부른다)에, 상술한 칼코겐 원소 외에, Zr나 Al 등의 원소를 함유시키는 것이 제안되고 있다(예를 들면, 일본 특개2009-43758호 공보 참조).
특허문헌 1 : 일본 특표2002-536840호 공보 특허문헌 2 : 일본 특개2009-43758호 공보
상술의 메모리 소자의 이온화층은, 복수의 타겟을 이용하고, 코스퍼터링(co-sputtering)이나 구성 원소의 1nm 정도의 두께의 층의 주기적인 적층에 의해 형성할 수 있다.
그러나, 이온화층의 조성의 균일성을 향상하고, 웨이퍼마다의 고르지 않은 상태를 줄이기 위해서는, 1개의 타겟을 이용하여 이온화층을 형성하는 것이 바람직하다.
그런데, 상술의 메모리 소자의 이온화층을, M1 원소-M2 원소-칼코겐 원소의 구성으로 하는 것이 생각된다. 이 구성에서, 각 원소를 원소의 융점의 관점에서 분류된다. M1 원소는 Ti, Zr, Hf, V, Nb, Ta 등의 고융점 금속이고, M2 원소는 예를 들면 Cu, Al, Si, Ge, Mg, Ga 등이고, 칼코겐 원소는 S, Se, Te를 포함한다.
이러한 원소 중, M1 원소(고융점 금속 원소)의 융점은, 칼코겐 원소의 비등점을 초과하거나, 칼코겐 원소의 비등점에 가까운 경우가 많다. 그 때문에, 성분 원소를 한번에 용해하는 것이 곤란하고, 용해법으로 타겟을 제작하는 것이 곤란하다.
한편, 분말 소결법으로 타겟을 제작하려고 하는 경우에도, M1 원소 분말 중 예를 들면 Ti, Zr, Hf는 발화성이 높고, 소결 공정 중에 발화할 위험성이 있기 때문에, 이러한 분말 원료를 이용하여 소결을 행하는 것도 곤란하다.
그리고, 대구경의 타겟을 얻는 경우에도, 이러한 문제가 현저해지기 때문에, 대형의 타겟을 얻는 것이 곤란했었다.
따라서, 고융점 금속 원소를 포함하며 발화 위험성이 낮게 제조될 수 있는 타겟과 그 제조 방법을 제공하는 것이 바람직하다. 또한, 이 타겟을 사용하고 형성한 메모리 소자를 포함하는 메모리 및 그 제조 방법을 제공하는 것도 바람직하다.
본 발명의 타겟은, Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군으로부터 선택된 1종 이상의 고융점 금속 원소와, Al, Ge, Zn, Co, Cu, Ni, Fe, Si, Mg, Ga로 구성되는 군에서 선택된 1종 이상의 원소를 포함한다. 또한, S, Se, Te로 구성되는 군에서 선택된 1종 이상의 칼코겐 원소를 포함한다.
본 발명의 타겟의 제조 방법은, 칼코겐 원소를 포함한 타겟을 제조하는 방법이다. 그리고, Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군으로부터 선택된 1종 이상의 고융점 금속 원소와, 이 원소군 이외의 다른 원소를 사용하여, 합금 주괴를 제작하는 공정과, 이 합금 주괴를 분쇄하는 공정을 포함한다. 또한, 분쇄한 합금 주괴와, S, Se, Te로 구성되는 군에서 선택된 1종 이상의 칼코겐 원소를 사용하여 타겟을 제작하는 공정을 포함한다.
본 발명의 메모리는, 복수개의 메모리 소자에 의해 구성된 메모리이다. 그리고, 메모리 소자는, 타겟을 사용하고 형성되고, 이온화될 원소를 함유하는 이온화층을 포함한다.
또한, 사용되는 타겟은, Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군으로부터 선택된 1종 이상의 고융점 금속 원소와, Al, Ge, Zn, Co, Cu, Ni, Fe, Si, Mg, Ga로 구성되는 군에서 선택된 1종 이상의 원소를 포함한다. 또한, 타겟이 S, Se, Te로 구성되는 군에서 선택된 1종 이상의 칼코겐 원소를 포함한다.
즉, 본 발명의 메모리는, 상기 본 발명의 타겟을 사용하여, 메모리 소자의 이온화층이 형성되는 구성이다.
본 발명의 메모리의 제조 방법은, 복수개의 메모리 소자에 의해 구성된 메모리를 제조하는 방법이다. 그리고, Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군으로부터 선택된 1종 이상의 고융점 금속 원소와, 이 원소군 이외의 다른 원소를 사용하여 합금 주괴를 제작하는 공정과, 이 합금 주괴를 분쇄하는 공정을 포함한다. 또한, 분쇄한 합금 주괴와, 칼코겐 원소를 사용하여 타겟을 제작하는 공정과, 이 합금 타겟을 사용하고, 스퍼터링에 의해, 이온화될 원소를 함유하는, 메모리 소자의 이온화층을 형성하는 공정을 포함한다.
즉, 본 발명의 메모리의 제조 방법은, 상기 본 발명의 타겟의 제조 방법을 적용하고, 이 제조 방법에 의해 제조한 타겟을 사용하여, 메모리 소자의 이온화층을 형성한다.
상술의 본 발명의 타겟에 의하면, 고융점 금속 원소와, Al, Ge, Zn, Co, Cu, Ni, Fe, Si, Mg, Ga로 구성되는 군에서 선택된 1종 이상의 원소와, 칼코겐 원소를 포함하기 때문에, 이러한 원소를 포함하는 신규의 타겟을 실현하는 것이 가능해진다.
이것에 의해, 1개의 타겟만으로, 이러한 원소를 포함하는 층을 스퍼터링으로 형성하는 것이 가능해진다.
상술의 본 발명의 타겟의 제조 방법에 의하면, 고융점 금속 원소와, 고융점 금속 원소의 원소군 이외의 다른 원소를 사용하여 합금 주괴를 제작하는 공정과, 이 합금 주괴를 분쇄하는 공정을 포함한다. 이것에 의해, 분말 형태에서 발화하기 쉬운 고융점 금속 원소를 사용해도, 발화가 생기지 않고, 소결용 분말 원료 등의 분말로 하는 것이 가능해진다. 또한, 합금 주괴의 융점은 고융점 금속 원소의 융점보다도 내려가기 때문에, 칼코겐 원소의 융점과의 차이가 작아진다.
또한, 분쇄한 합금 주괴와, S, Se, Te로 구성되는 군에서 선택된 1종 이상의 칼코겐 원소를 사용하여 타겟을 제작하는 공정에 의해, 소결시에 발화가 생기지 않고, 고융점 금속 원소와 칼코겐 원소를 포함하는 타겟을 제작할 수 있다.
상술의 본 발명의 메모리에 의하면, 상기 본 발명의 타겟을 사용하여, 메모리 소자의 이온화층이 형성되는 구성이기 때문에, 1개의 타겟만으로, 고융점 금속 원소를 포함하는 이온화층을 형성하는 것이 가능해진다.
상술의 본 발명의 메모리의 제조 방법에 의하면, 상기 본 발명의 타겟의 제조 방법을 적용하고, 이 제조 방법에 의해 제조한 타겟을 사용하여, 메모리 소자의 이온화층을 형성하고 있다. 이것에 의해, 분쇄나 소결시에 발화가 생기지 않고, 고융점 금속 원소와 칼코겐 원소를 포함하는 타겟을 제작할 수 있고, 이 타겟을 사용하여, 1개의 타겟만으로, 고융점 금속 원소를 포함하는 이온화층을 형성하는 것이 가능해진다.
상술의 본 발명의 타겟에 의하면, 1개의 타겟만으로, 고융점 금속 원소 및 칼코겐 원소, 및 다른 금속 원소를 포함하는 층을 스퍼터링으로 형성하는 것이 가능해지고, 종래에 없는 신규의 타겟을 실현할 수 있다.
본 발명의 타겟의 제조 방법에 의하면, 분쇄나 소결시에 발화가 생기지 않고, 고융점 금속 원소와 칼코겐 원소를 포함하는 타겟을 제작할 수 있다.
그리고, 100mmφ 이상의 대형의 타겟이라도, 발화한 위험성이 없이 제조할 수 있게 된다.
따라서, 웨이퍼의 대형화에 대응하도록 타겟을 대형화하고, 대구경의 웨이퍼 상에 성막을 행하는 것이 가능해진다.
또한, 본 발명의 메모리 및 그 제조 방법에 의하면, 고융점 금속 원소를 포함하며 메모리를 형성하는 메모리 소자의 이온화층을, 1개의 타겟만으로 형성하는 것이 가능해진다. 이것에 의해, 코스퍼터링과 같이 복수의 타겟을 이용하는 경우와 비교하여, 메모리 소자의 이온화층을 형성하는 성막 장치의 캐소드의 수를 절감할 수 있기 때문에, 제조 장치를 간략화할 수 있고, 단위 시간당 처리량을 대폭적으로 향상할 수 있다.
나아가서는, 코스퍼터링나 주기적인 적층에서 쉽게 관측되는 웨이퍼 사이의 조성이나 막두께의 고르지 않은 상태를 절감한 것도 가능해진다.
도 1은 본 발명의 메모리를 구성하는 메모리 소자의 한 실시의 형태의 대략 단면도.
도 2는 실시예1의 메모리를 구성하는 메모리 소자의 I-V 특성을 나타내는 도면.
도 3은 실시예1의 메모리를 구성하는 메모리 소자의 R-V 특성을 나타내는 도면.
도 4는 실시예1의 메모리를 구성하는 메모리 소자에 반복하여 재기록 동작을 행한 때의 메모리 소자의 저항치를 나타내는 도면.
도 5는 실시예1과 비교예2의 각 시료로, 메모리 소자의 초기의 저항치(중간값(median value))의 변동을 비교한 도면.
이하, 발명을 실시하기 위한 최선의 형태(이하, 실시의 형태라고 한다)에 관하여 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 본 발명의 개요
2. 메모리 소자 및 메모리의 실시의 형태
3. 실험예
<1. 본 발명의 개요>
먼저, 본 발명의 실시의 형태 및 실험 예의 설명에 앞서, 본 발명의 개요를 설명한다.
본 발명의 타겟은, 고융점 금속 원소와, 고융점 금속 원소 이외의 다른 원소(금속 원소)와, 칼코겐 원소를 포함한다.
고융점 금속 원소는, Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드(lanthanoids) 원소(Ln)의 원소군(M1 원소군)으로부터 선택된 1종 이상의 고융점 금속 원소이다.
고융점 금속 원소 이외의 다른 원소(금속 원소)는, Al, Ge, Zn, Co, Cu, Ni, Fe, Si, Mg, Ga로 구성되는 군(M2 원소군)에서 선택된 1종 이상의 원소이다.
칼코겐 원소는, S, Se, Te로 구성되는 군에서 선택된 1종 이상의 칼코겐 원소이다.
상술한 3 종류의 원소를 포함하는 본 발명의 타겟은, 종래에는 없는 것이고, 신규의 타겟을 실현할 수 있다.
이것에 의해, 상술한 3 종류의 원소를 포함하는 층을, 1개의 타겟을 사용한 스퍼터링으로 형성할 수 있기 때문에, 복수의 타겟을 사용하는 스퍼터링과 비교하여 안정된 조성으로 층을 형성할 수 있다.
본 발명의 타겟의 제조 방법은, 칼코겐 원소를 포함하는 타겟을 제조하는 방법이고, 이하의 공정을 포함한다:
(1) Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군(M1 원소군)으로부터 선택된 1종 이상의 고융점 금속 원소와, 이 원소군 이외의 다른 원소를 사용하여, 합금 주괴를 제작한 공정.
(2) 합금 주괴를 분쇄한 공정.
(3) 분쇄한 합금 주괴와, S, Se, Te로 구성되는 군에서 선택된 1종 이상의 칼코겐 원소를 사용하여, 타겟을 제작하는 공정.
본 발명의 타겟의 제조 방법은, (1)의 합금 주괴를 제작하는 공정과, (2)의 합금 주괴를 분쇄하는 공정을 포함하기 때문에, 분말 형태에서 발화하기 쉬운 고융점 금속 원소를 발화 위험성이 적은 분말로서 사용할 수 있다. 또한, 합금 주괴의 융점은 고융점 금속 원소의 융점보다도 내려가기 때문에, 칼코겐 원소의 융점과의 차이가 작아진다.
또한, 분쇄한 합금 주괴와 칼코겐 원소를 사용하여 타겟을 제작하는 (3)의 공정에 의해, 소결시에 발화가 생기지 않고, 고융점 금속 원소와 칼코겐 원소를 포함하는 타겟을 제작할 수 있다.
그리고, 100mmφ 이상의 대형의 타겟이라도, 발화 위험성이 없게 제조할 수 있다다.
따라서, 웨이퍼의 대형화에 대응하도록 타겟을 대형화하고, 대구경의 웨이퍼 상에 성막을 행하는 것이 가능해진다.
(1)의 합금 주괴를 제작한 공정에서, 원료가 되는 고융점 금속 원소로서, 입자가 100㎛ 이상인 재료를 사용하는 것이 바람직하다. 이것에 의해, 발화의 위험성을 더욱 절감할 수 있다.
(1)의 합금 주괴를 제작한 공정에서, 고융점 금속 원소의 원소군 이외의 다른 원소로서, Al, Ge, Zn, Co, Cu, Ni, Fe, Si, Mg, Ga(M2 원소군)로 구성되는 군에서 선택된 1종 이상의 원소를 사용하는 것이 바람직하다. 이것에 의해, 합금 주괴의 융점을, 고융점 금속 원소의 융점보다도 충분히 낮출 수 있고, 칼코겐 원소의 융점과의 차이를 절감할 수 있기 때문에, 고융점 금속 원소와 칼코겐 원소를 포함하는 타겟을 만들기 쉬워진다.
본 발명의 타겟의 제조 방법에서, 이하의 각 공정을 행하는 것이 더 바람직하다:
(4) 칼코겐 원소와 1종 이상의 칼코겐 원소 이외의 다른 원소를 합금화하고, 칼코겐 원소를 포함하는 제 2의 합금 주괴를 제작하는 공정.
(5) 제 2의 합금 주괴를 분쇄하는 공정.
그리고, (2)의 공정에서 분쇄한 합금 주괴와, (5)의 공정에서 분쇄한 제 2의 합금 주괴를 사용하여, (3)의 타겟을 제작하는 공정을 행한다.
또한, (4)의 제 2의 합금 주괴를 제작한 공정에서, 제 2의 합금 주괴의 융점을 칼코겐 원소의 융점보다도 높게 하는 것이 바람직하다. 이와 같이 하면, 제 2의 합금 주괴를 제작할 때의 소결이 용이해지는 이점을 갖는다.
또한, (4)의 제 2의 합금 주괴를 제작하는 공정에서, 칼코겐 원소 이외의 다른 원소로서, Al, Ge, Zn, Co, Cu, Ni, Fe, Si, Mg, Ga(M2 원소군)로 구성되는 군에서 선택된 1종 이상의 원소를 사용할 수 있다. 이와 같이 하면, 최종적으로, 고융점 금속 원소와 M2 원소군의 원소와 칼코겐 원소를 포함하는 타겟, 즉, 전술한 본 발명의 타겟을 제작할 수 있다.
본 발명의 메모리는, 복수개의 메모리 소자에 의해 메모리를 구성한다. 그리고, 메모리 소자는, 이온화될 원소를 함유하는 이온화층을 포함한다.
또한, 메모리 소자의 이온화층은, 상기 본 발명의 타겟을 사용하여 형성된다.
이것에 의해, 1개의 타겟만으로, 고융점 금속 원소를 포함하는 이온화층을 형성하는 것이 가능해진다.
본 발명의 메모리의 제조 방법은, 복수개의 메모리 소자를 포함하는 메모리의 제조에, 상기 본 발명의 타겟의 제조 방법을 적용하고, 이 제조 방법에 의해 제조한 타겟을 사용하여, 메모리 소자의 이온화층을 형성한다.
이것에 의해, 분쇄나 소결시에 발화가 생기지 않고, 고융점 금속 원소와 칼코겐 원소를 포함하는 타겟을 제작할 수 있고, 이 타겟을 사용하여, 1개의 타겟만으로, 고융점 금속 원소를 포함하는 이온화층을 형성하는 것이 가능해진다.
그리고, 본 발명의 메모리 및 그 제조 방법에 의하면, 이온화층을 1개의 타겟만으로 형성하는 것이 가능해지기 때문에, 코스퍼터링과 같이 복수의 타겟을 이용하는 경우와 비교하여, 이온화층을 형성하는 성막 장치의 캐소드의 수를 절감할 수 있다.
이 때문에, 제조 장치를 간략화할 수 있고, 단위 시간당 처리량을 대폭적으로 향상할 수 있다.
또한, 코스퍼터링나 주기적인 적층에서 자주 관측되는 웨이퍼 사이의 조성이나 막두께의 변동을 줄일 수 있다.
본 발명의 메모리는, 본 발명의 타겟을 사용하여 이온화층을 형성하고 있다. 그 때문에, 형성된 이온화층은 타겟과 동일한 원소, 즉, 고융점 금속 원소(M1 원소군의 원소)와, 고융점 금속 원소 이외의 다른 금속 원소(M2 원소군의 원소)와, 칼코겐 원소를 포함한다.
이온화층을 구성하는 상술의 원소 중, 칼코겐 원소는, 음이온을 제공하는 이온 전도 재료로서 작용한다.
또한, 고융점 금속 원소(M1 원소군의 원소)의 4A족의 천이 금속 원소인 Ti, Zr, Hf나, 5A족의 천이 금속 원소인 V, Nb, Ta는, 이온화하여 양이온이 되고, 전극으로 환원되어 금속 상태의 전도 경로(필라멘트)를 형성한다. M2 원소 군의 Cu 등도, 마찬가지로 금속 상태의 전도 경로(필라멘트)를 형성한다.
이온화층에 하부 전극 및 상부 전극을 설치하고, 이러한 전극을 통하여, 메모리 소자의 이온화층에 전압을 인가하는 것에 의해, 이온화층의 저항치를 변화시키고, 이온화층의 저항치의 상태에 의해 메모리 소자에 정보를 기록하여 유지시킬 수 있다.
메모리 소자에 정보를 기록하는 동작은 대략 다음과 같다.
고저항 상태의 메모리 소자에 정전압을 인가한 때에는, 이온화층에 포함된 이온화될 금속 원소(Ti나 Zr 등)가 이온화하여 양이온이 된다. 그리고, 이 양이온이 이온화층에 이온 전도되고, 전극측에서 전자와 결합하고 석출하여, 전극과의 계면에 금속 상태로 환원된 저저항의 전도 경로(필라멘트)가 형성된다. 이것에 의해, 메모리 소자의 이온화층의 저항치가 낮아지고, 초기 상태의 고저항 상태에서 저저항 상태로 변화한다.
한편, 저저항 상태의 메모리 소자에 부전압을 인가한 때에는, 전도 경로의 금속 원소가 산화하여 이온화하고, 이온화층에 용해 또는 이온화층의 칼코겐 원소와 결합하여, 전도 경로가 소실된다. 이것에 의해, 메모리 소자의 이온화층의 저항치가 높아지고, 저저항 상태에서 고저항 상태로 변화한다. 어느 경우도, 메모리 소자의 저항치가 변화한 후에, 메모리 소자에 인가하고 있던 전압을 제거해도, 메모리 소자의 저항치의 상태가 유지되기 때문에, 기록된 정보를 유지시킬 수 있다.
<2. 메모리 소자 및 메모리의 실시의 형태>
계속해서, 본 발명의 구체적인 실시의 형태로서, 메모리를 구성하는 메모리 소자 및 메모리의 실시의 형태에 관하여 설명한다.
본 발명의 한 실시의 형태로서 메모리를 구성하는 메모리 소자의 한 실시의 형태의 대략 단면도를 도 1에 나타낸다.
이 메모리 소자(10)는, 하부 전극(11)의 상에, 고저항층(12)과, 이온화층(13)과, 상부 전극(14)이, 이 순서로 적층되어 있다. 하부 전극(11)은, 예를 들면, 도시하지 않은 CMOS 회로가 형성된 실리콘 기판의 상에 형성된다.
하부 전극(11) 및 상부 전극(14)에는, 반도체 프로세스에 사용되는 배선 재료, 예를 들면 TiW, Ti, W, Cu, Al, Mo, Ta, 실리사이드 등을 이용할 수 있다.
또한, Cu와 같이, 전계로 이온 전도가 생길 가능성이 있는 전극 재료를 이용하는 경우에는, Cu 전극 상에 W, WN, TiN, TaN 등의 이온 전도나 열 확산이 어려운 재료로 피복하여 이용해도 좋다.
고저항층(12)에는, 산화물이나 질화물을 사용한다. 예를 들면, 고저항층(12)에, 희토류 원소 중, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Yb, Y로 구성되는 군에서 선택된 1 종류 이상의 원소나, Si 또는 Cu를 포함하는 산화물을 이용한다.
이 고저항층(12)은, 이온화층(13)보다도 저항치가 충분히 높다.
또한, 고저항층(12)은, 메모리 소자(10)에 흐르는 전류가 너무 작아지지 않도록, 다른 층과 비교하여 얇게 형성된다.
이온화층(13)은, 이온화될 원소와, Te, Se, S로 구성되는 군에서 선택된 원소(칼코겐 원소)와, 그 밖의 원소를 함유할 수 있다.
본 실시의 형태에서는, 이 이온화층(13)을, 고융점 금속 원소와, 고융점 금속 원소 이외의 다른 원소(금속 원소)와, 칼코겐 원소를 포함하는 구성으로 한다.
고융점 금속 원소는, Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소(Ln)의 원소군(M1 원소군)으로부터 선택된 1종 이상의 고융점 금속 원소로 한다.
고융점 금속 원소 이외의 다른 원소(금속 원소)는, Al, Ge, Zn, Co, Cu, Ni, Fe, Si, Mg, Ga로 구성되는 군(M2 원소군)에서 선택된 1종 이상의 원소로 한다.
칼코겐 원소는, S, Se, Te로 구성되는 군에서 선택된 1종 이상의 칼코겐 원소이다.
이러한 원소 중, 칼코겐 원소는, 음이온을 제공하는 이온 전도 재료로서 작용한다.
또한, 4A족의 천이 금속 원소인 Ti, Zr, Hf, 5A족의 천이 금속 원소인 V, Nb, Ta, 및, M2 원소군의 Cu 등은, 이온화되어 양이온을 제공하고, 전극에서 환원되어 금속 상태의 전도 경로(필라멘트)를 형성한다.
또한, M2 원소군 중의 Al, Ge, Si, Mg 등은, 메모리 소자가 저저항 상태에서 고저항 상태에 변한 때에, 이온화층(13)과 전극과의 계면에서 산화되어, 안정된 산화막을 형성한다.
고저항층(12)과 이온화층(13)은 정보를 기록하고 기억시키기 위한 기억층으로 총칭될 수 있다.
상술한 구성의 메모리 소자(10)는, 전압 펄스 또는 전류 펄스가 인가되는 것에 의해, 기억층(고저항층(12) 및 이온화층(13))의 임피던스, 혹은 이온화층(13)의 임피던스가, 변화하는 특성을 갖는다.
또한, 본 실시의 형태에서는, 메모리 소자(10)의 이온화층(13)을, 고융점 금속 원소와, 고융점 금속 원소 이외의 다른 원소(금속 원소)와, 칼코겐 원소를 포함하는 타겟(즉, 전술한 본 발명의 타겟)을 사용하여 형성한다. 이것에 의해, 1개의 타겟만으로 이온화층(13)을 형성하는 것이 가능해지기 때문에, 코스퍼터링과 같이 복수의 타겟을 이용하는 경우와 비교하여, 이온화층(13)을 형성하는 성막 장치의 캐소드의 수를 절감할 수 있다. 이 때문에, 제조 장치를 간략화할 수 있고, 단위 시간당 처리량을 대폭적으로 향상할 수 있다.
또한, 코스퍼터링나 주기적인 적층의 경우에 자주 관측되는 웨이퍼 사이의 조성이나 막두께의 변동도 감소될 수 있다.
본 실시의 형태의 메모리 소자(10)는 다음과 같이 동작되어 정보의 기억을 할 수가 있다.
먼저, 상부 전극(14)에, 예를들면 정전위(+전위)를 인가하고, 하부 전극(11)측이 부가 되도록, 메모리 소자(10)에 대하여 정전압을 인가한다. 이것에 의해, 이온화층(13)으로부터 이온화할 원소의 이온이 이온 전도되고, 하부 전극(11)측에서 전자와 결합하고 석출하여, 고저항층(12)의 내에 전도 경로가 형성된다. 그 결과, 고저항층(12)의 저항치가 낮아진다. 고저항층(12) 이외의 각 층은, 고저항층(12)의 저항치와 비교하여, 원래 저항치가 낮기 때문에, 고저항층(12)의 저항치를 낮게 하는 것에 의해, 메모리 소자(10) 전체 저항치도 낮게 할 수 있다.
그 후, 정전압을 제거하여, 메모리 소자(10)에 대한 전압을 없애면, 저항치가 낮아진 상태에서 유지된다. 이것에 의해, 정보를 기록하는 것이 가능해진다. 한번만 기록이 가능한 기억 장치, 이른바, PROM에 이용하는 경우에는, 이 기록 과정만으로 기록은 완결된다.
한편, 소거가 가능한 기억 장치, 이른바, RAM 또는 EEPROM 등에의 응용에는 소거 과정이 필요하다.
소거 과정에 있어서는, 상부 전극(14)에, 예를 들면 부전위(-전위)를 인가하고, 하부 전극(11)측이 정이 되도록, 메모리 소자(10)에 대하여 부전압을 인가한다. 이것에 의해, 고저항층(12) 내에 형성되고 있던 전도 경로의 원소가 산화하여 이온화하고, 이온화층(13)에 용해 또는 이온화층(13) 안의 칼코겐 원소와 결합하여 화합물을 형성한다.
그 결과, 고저항층(12) 내에서 전도 경로가 소멸, 또는 감소하고, 고저항층(12)의 저항치가 높아진다. 고저항층(12) 이외의 각 층은 원래 저항치가 낮기 때문에, 고저항층(12)의 저항치를 높게 하는 것에 의해, 메모리 소자(10) 전체 저항치도 높게 할 수 있다.
그 후, 부전압을 제거하여, 메모리 소자(10)에 대한 전압을 없애면, 저항치가 높아진 상태에서 유지된다. 이것에 의해, 기록된 정보를 소거하는 것이 가능해진다.
이와 같은 과정을 반복한 것에 의해, 메모리 소자(10)에 정보의 기록(기록하고)과 기록된 정보의 소거를 반복하여 행할 수 있다.
예를 들면, 저항치가 높은 상태를 0의 정보에, 저항치가 낮은 상태를 1의 정보에, 각각 대응시키면, 정전압의 인가에 의한 정보의 기록 과정에서 0으로부터 1로 변경하고, 부전압의 인가에 의한 정보의 소거 과정에서 1로부터 0으로 변경할 수 있다.
기록 후의 저항치는, 메모리 소자(10)의 셀 사이즈 및 고저항층(12)의 재료 조성보다도, 기록시에 인가된 전압 펄스 또는 전류 펄스의 폭이나 전류량 등의 기록 조건에 의존한다. 초기 저항치가 100kΩ 이상인 경우, 기록 후의 저항은 대략 50Ω∼50kΩ 의 범위가 된다.
기록 데이터를 회복하기 위해서는, 초기 저항치와 기록후의 저항치의 비가, 대략, 2배 이상이라면 충분하다. 그 때문에, 기록전의 저항치가 100Ω이고, 기록후의 저항치가 50Ω이거나, 또는, 기록전의 저항치가 100kΩ, 기록후의 저항치가 50kΩ이면 충분하고, 고저항층(12)의 초기의 저항치는 이러한 조건을 충족시키도록 설정된다.
고저항층(12)의 저항치는, 예를 들면, 열처리전의 고저항층(12)의 산화물에 포함된 산소의 양이나, 산화막의 두께 등에 의해 제어하는 것이 가능하다.
상술한 메모리 소자(10)의 구성에 의하면, 하부 전극(11)과 상부 전극(14) 사이에, 고저항층(12)과 이온화층(13)이 끼인 구성으로 하고 있다. 이것에 의해, 상부 전극(14)에 정전압(+전위)을 인가하고, 하부 전극(11)측이 부가 되도록 한 경우에, 고저항층(12) 내에, 이온화할 원소를 다량 포함하는 전도 경로가 형성되고, 고저항층(12)의 저항치가 낮아지고, 메모리 소자(10) 전체 저항치가 낮아진다. 그리고, 정전압의 인가를 정지하고, 메모리 소자(10)에 전압이 인가되지 않도록 하는 것으로, 저항치가 낮아진 상태가 유지되고, 정보를 기록하는 것이 가능해진다.
또한, 상술한 기록 후의 상태의 메모리 소자(10)에 대하여, 상부 전극(14)에 부전압(-전위)을 인가하고, 하부 전극(11)측이 정이 되도록 하는 것에 의해, 고저항층(12) 내에 형성되어 있던 전도 경로가 소멸한다. 이것에 의해, 고저항층(12)의 저항치가 높아지고, 메모리 소자(10) 전체 저항치가 높아진다. 그리고, 부전압의 인가를 정지하고, 메모리 소자(10)에 전압이 인가되지 않도록 하는 것으로, 저항치가 높아진 상태가 유지되고, 기록되고 있던 정보를 소거하는 것이 가능해진다.
상술한 구성의 메모리 소자(10)를 이용하고, 메모리 소자(10)를 다수, 예를 들면 배열 모양이나 매트릭스 모양으로 배치하는 것에 의해, 메모리(기억 장치)를 구성할 수 있다. 각 메모리 소자(10)에 대하여, 그 하부 전극(11)측에 접속된 배선과, 그 상부 전극(14)측에 접속된 배선을 설치하고, 예를 들면 이러한 배선의 교차로 부근에 각 메모리 소자(10)가 배치되도록 하면 좋다. 그리고, 필요에 따라, 메모리 소자(10)에 메모리 소자 선택용의 MOS 트랜지스터, 또는 다이오드를 접속하여 메모리 셀을 구성한다. 또한, 배선을 이용하여, 센스 앰프, 어드레스 레코더, 기록/소거/판독 회로 등에 접속한다.
본 발명의 메모리는, 각종의 메모리에 적용할 수 있다. 예를 들면, 한 번만 기록이 가능한 PROM(프로그램 가능 ROM), 전기적으로 소거가 가능한 EEPROM( Electrically Erasable ROM), 고속으로 기록/소거/재생이 가능한 RAM을 들 수 있다.
상술의 실시의 형태에서는, 이온화층(13)에 접하여 고저항층(12)을 설치하고 있지만, 본 발명의 메모리를 구성하는 메모리 소자에서, 고저항층은 필수가 아니라, 고저항층이 없는 구성으로 하는 것도 가능하다.
상술의 실시의 형태와 같이, 이온화층(13)에 접하여 고저항층(12)을 설치하는 경우에는, 정보의 유지 특성을 보다 안정화시킬 수 있다는 이점을 갖는다.
<3. 실험예>
다음에, 실제로 타겟을 제작하고, 또한, 제작한 타겟을 사용하여 메모리 소자로 이루어지는 메모리를 제조했다.
그리고, 제조한 메모리에 관하여, 그 메모리 소자의 특성을 조사했다.
(실시예1)
먼저, 고융점 금속 원소군(M1)의 Zr의 원료로서 1mm3의 크기의 Zr 스크랩을 이용하고, 원소군(M2)의 원료로서 1cm3의 크기의 Al 펠릿, 3cm2의 Cu박판을 고주파 용해로에서 용해하고, AlCuZr 합금 주괴를 제작했다.
다음에, 이 합금 주괴를 어트리터(attritor)로 분쇄하고, 입자 106㎛ 이하의 합금 분말을 제작했다.
다음에, 이 합금 분말과, 입자 75㎛ 이하의 Te 분말과, 입자 32∼106㎛의 Ge 분말을 혼합하고, 소결시키는 것에 의해, AlCuGeTeZr 타겟 모재를 얻었다.
다음에, 이 타겟 모재를, 두께 5mm, 직경 300mm의 원반 형태로 절삭 가공하여, 타겟으로 하였다.
그리고, 제작한 타겟을, In 왁스를 사용하여 스퍼터링 장치의 베이킹 플레이트(baking plate)에 접착했다.
다음에, W(텅스텐)층으로 이루어지는 하부 전극(11)이 형성되어 있는 CMOS 회로 상에, 고저항층(12)으로서 Gd 산화막 2nm를 형성했다.
계속해서, 먼저 제작한 타겟을 사용하여, 이온화층(13)으로서, 막두께 약60nm의 AlCuGeTeZr층을 형성했다.
또한, 그 위에, 상부 전극(14)으로서 W 층 50nm를 형성하고, 도 1의 단면 구조를 갖는 메모리 소자(10)를 제작했다.
이와 같이 하여, 웨이퍼에 다수의 메모리 소자(10)를 갖는 메모리 셀 어레이를 형성하고, 실시예1의 메모리의 시료로 하였다.
이 실시예1의 시료의 메모리를 구성하는 메모리 소자의 동작 특성을 조사했다. 구체적으로는, 메모리 소자에 공급하는 전압을 변화시켜, 전류나 메모리 소자의 저항의 변화를 조사했다.
얻어진 결과로서, 메모리 소자의 I-V 특성을 도 2에 나타내고, 메모리 소자의 R-V 특성을 도 3에 나타낸다.
도 2 및 도 3에 나타낸 바와 같이, 이 메모리 소자는, 초기 상태에서는 10MΩ 만큼의 고저항이지만, 하부 전극(11)측을 마이너스로 바이어스 하는 것에 의해 저저항 상태로 된다. 다음에, 하부 전극(11)측을 플러스로 바이어스 하는 것에 의해, 다시 한번 고저항 상태로 돌아오고, 양호한 메모리 동작을 나타내고 있다.
또한, 기록 펄스로서 전압 Vw=3V, 전류 약100μA, 펄스 폭 10ns의 전압 펄스를 인가하고, 소거 펄스로서 전압 Ve=2V, 전류 약100μA, 펄스 폭 10ns의 전압 펄스를 인가하고, 100만 회가 반복하여 재기록 동작을 행했다. 그리고, 재기록 동작마다, 메모리 소자의 고저항 상태의 저항치 및 저저항 상태의 저항치를 측정했다. 측정 결과로서, 동작 횟수와 메모리 소자의 저항치와의 관계를, 도 4에 나타낸다.
도 4로부터, 반복적으로 재기록을 행해도, 고저항 상태 및 저저항 상태의 각 저항치가 크게 변화하지 않고, 양호한 동작 특성을 나타내고 있고, 양호한 메모리 동작 특성을 얻을 수 있음을 알 수 있다.
(비교예1)
비교예로서, 금속 원소군(M1)의 Zr의 원료로서 입자 106㎛ 이하의 분말, 원소군(M2)의 Al, Cu, Ge의 원료로서 각각 Al은 입자 53∼106㎛의 분말, Cu는 입자 25∼35㎛의 분말, Ge는 입자 32∼106㎛의 분말을 이용했다. 또한, 칼코겐 원소군의 Te의 원료로서 입자 75㎛ 이하의 분말을 이용하여, 소결을 행했다. 그런데, 대기 중의 산소와 Zr 분말이 반응하여 발화했기 때문에, 타겟 모재를 제작할 수 없었다.
(실시예2)
금속 원소군(M1)의 Zr의 원료로서 1mm3의 크기의 Zr 스크랩을 이용하고, 원소군(M2) 중 Al의 분말 원료를 혼합하고, 고주파 용해로에서 용해하고, AlZr 합금 주괴를 제작했다. 이것을 분쇄하는 것에 의해, 합금 분말을 얻었다.
다음에, Ge, Cu, Te 원료를 각각 고주파 용해로에서 용해하고 합금 주괴를 제작한 후에 분쇄하고, 합금 분말을 얻었다.
다음에, 이러한 2 종류의 합금 분말을, 원하는 조성비가 되도록 혼합하고, 소결시키는 것에 의해, AlCuGeTeZr 타겟 모재를 얻었다.
다음에, 이 타겟 모재를, 두께 5mm, 직경 300mm의 원반 형태로 절삭 가공하고, 타겟으로 하였다.
그 후는, 실시예1과 똑같이 하여, 웨이퍼에 다수의 메모리 소자(10)를 갖는 메모리 셀 어레이를 형성하고, 실시예2의 메모리의 시료로 하였다.
이 실시예2의 시료의 메모리에 관하여, 실시예1과 마찬가지로 특성 평가를 행한 바, 양호한 메모리 특성을 얻을 수 있다.
(비교예2)
실시예1에서는, AlCuGeTeZr 합금의 타겟을 사용하고, 메모리 소자(10)의 이온화층(12)을 성막하였다.
이것에 대하여, Al, Zr, Cu, GeTe의 4 종류의 타겟을 동시 방전하는 코스퍼터링법에 의해, 메모리 소자(10)의 이온화층(12)을 형성하였다. 그 외에는 실시예1과 똑같이 하여, 웨이퍼에 다수의 메모리 소자(10)를 갖는 메모리 셀 어레이를 형성하고, 비교예2의 메모리의 시료로 하였다.
(초기 저항치의 불규칙함의 평가)
실시예1의 합금 타겟으로 성막한 경우와, 비교예2의 코스퍼터링으로 성막한 경우에서, 각 메모리의 시료의 메모리 소자(10)의 초기 저항의 측정을 행하고, 그 분산의 평가를 행했다.
구체적으로는, 같은 카세트에 11장의 웨이퍼를 넣고, 성막 장치내에서 각 웨이퍼의 메모리 소자(10)에 이온화층(12)을 성막하고, 각 웨이퍼에 메모리 셀 어레이를 형성했다. 그리고, 웨이퍼의 중앙부 부근에 형성한 4kB의 메모리 셀 어레이의 메모리 소자(10)의 초기의 저항치를 측정하고, 이 저항치의 중간값을 계산하였다.
평가 결과로서, 성막 횟수, 즉, 웨이퍼의 번호(1∼11)에 따른 메모리 소자의 초기의 저항치(중간값)의 변동을, 도 5에 나타낸다.
도 5로부터, 비교예2의 코스퍼터링으로 성막한 경우에는, 성막 횟수가 많아지는 것에 따라 저항치가 높아지는 것을 알 수 있다. 이것에 대하여, 실시예1의 합금 타겟을 이용하여 성막한 경우에는, 성막 횟수가 증가해도 저항치의 변동이 적은 것을 알 수 있다.
이것은, 코스퍼터링법으로 성막을 계속하면, 타겟의 표면에 불필요한 원소가 부착하여, 막 조성이 변동하기 때문이라고 생각된다.
한편으로, 1개의 합금 타겟을 이용하고 있는 경우에 있어서는, 성막한 막과 같은 성분의 타겟을 사용하고 있기 때문에, 부착해도 타겟과 같은 성분이고, 불필요한 원소의 부착의 영향이 적다.
따라서, 합금 타겟으로 메모리의 이온화층을 성막한 쪽이, 조성 변동이 적ㄱ고 보다 양산에 적합하다고 말할 수 있다.
본 발명은, 상술의 실시의 형태로 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위에서 그 밖에 다양한 구성을 취할 수 있다.
본 발명은 2009년 7월 28일자로 일본특허청에 특허출원된 일본특허원 제2009-175709호를 우선권으로 주장한다.
10: 메모리 소자
11: 하부 전극
12: 고저항층
13: 이온화층
14: 상부 전극

Claims (10)

  1. 칼코겐 원소를 포함하는 타겟을 제조하는 방법에 있어서,
    Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군으로부터 선택되는 1종 이상의 고융점 금속 원소와, Al, Cu로부터 선택되는 1종 이상의 원소를 사용하여, 합금 주괴를 제조하는 공정과,
    상기 합금 주괴를 분쇄하는 공정과,
    분쇄한 상기 합금 주괴와, S, Se, Te로부터 선택되는 1종 이상의 상기 칼코겐 원소를 사용하여 타겟을 제조하는 공정과,
    상기 칼코겐 원소와 1종 이상의 상기 칼코겐 원소 이외의 다른 원소를 합금화하고, 상기 칼코겐 원소를 포함하는 제2의 합금 주괴를 제조하는 공정과,
    상기 제2의 합금 주괴를 분쇄하는 공정과,
    분쇄한 상기 합금 주괴와 분쇄한 상기 제 2의 합금 주괴를 사용하여, 상기 타겟을 제조하는 공정을 포함하는 것을 특징으로 하는 타겟의 제조 방법.
  2. 제1항에 있어서,
    상기 합금 주괴를 제조하는 공정에서, 원료가 되는 상기 고융점 금속 원소로서, 입도가 100㎛ 이상의 재료를 사용하는 것을 특징으로 하는 타겟의 제조 방법.
  3. 제1항에 있어서,
    상기 제2의 합금 주괴의 융점이 상기 칼코겐 원소의 융점보다도 높은 것을 특징으로 하는 타겟의 제조 방법.
  4. 제1항에 있어서,
    상기 칼코겐 원소 이외의 다른 원소로서, Ge, Cu로부터 선택되는 1종 이상의 원소를 사용하여, 상기 제2의 합금 주괴를 제조하는 것을 특징으로 하는 타겟의 제조 방법.
  5. 복수개의 메모리 소자에 의해 구성된 메모리에 있어서,
    상기 메모리 소자는, Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군으로부터 선택되는 1종 이상의 고융점 금속 원소와,
    Al, Cu로부터 선택되는 1종 이상의 원소로서 구성되는 합금 주괴와,
    상기 합금 주괴를 분쇄하고, S, Se, 및 Te로부터 선택되는 1종 이상의 칼코겐 원소로 형성된 타겟과,
    이온화하는 원소를 함유하는 이온화층을 구비하며,
    상기 칼코겐 원소와 1종 이상의 상기 칼코겐 원소 이외의 다른 원소를 합금화하고, 상기 칼코겐 원소를 포함하는 제2의 합금 주괴를 구비하며,
    상기 제2의 합금 주괴를 분쇄하여 분쇄한 상기 합금 주괴와 분쇄한 상기 제 2의 합금 주괴를 사용하여 상기 타겟을 구비하는 것을 특징으로 하는 메모리.
  6. 복수개의 메모리 소자에 의해 구성된 메모리를 제조하는 방법에 있어서,
    Ti, Zr, Hf, V, Nb, Ta, 및, 란타노이드 원소의 원소군으로부터 선택되는 1종 이상의 고융점 금속 원소와, Al, Cu로부터 선택되는 1종 이상의 원소를 사용하여, 합금 주괴를 제조하는 공정과,
    상기 합금 주괴를 분쇄하는 공정과,
    분쇄한 상기 합금 주괴와, 칼코겐 원소를 사용하여, 타겟을 제조하는 공정과,
    상기 타겟을 사용하여, 스퍼터링에 의해, 이온화하는 원소를 함유하는, 상기 메모리 소자의 이온화층을 형성하는 공정과,
    상기 칼코겐 원소와 1종 이상의 상기 칼코겐 원소 이외의 다른 원소를 합금화하고, 상기 칼코겐 원소를 포함하는 제2의 합금 주괴를 제조하는 공정과,
    상기 제2의 합금 주괴를 분쇄하는 공정과,
    분쇄한 상기 합금 주괴와 분쇄한 상기 제 2의 합금 주괴를 사용하여, 상기 타겟을 제조하는 공정을 포함하는 것을 특징으로 하는 메모리의 제조 방법.
  7. 제6항에 있어서,
    상기 합금 주괴를 제조하는 공정에 있어서, 원료가 되는 상기 고융점 금속 원소로서, 입도가 100㎛ 이상의 재료를 사용하는 것을 특징으로 하는 메모리의 제조 방법.
  8. 제6항에 있어서,
    상기 칼코겐 원소와 1종 이상의 상기 칼코겐 원소 이외의 다른 원소를 합금화하고, 상기 칼코겐 원소를 포함하는 제2의 합금 주괴를 제조하는 공정과,
    상기 제2의 합금 주괴를 분쇄하는 공정을 더 포함하고,
    분쇄한 상기 합금 주괴와 분쇄한 상기 제2의 합금 주괴를 사용하여, 상기 타겟을 제조하는 공정을 수행하는 것을 특징으로 하는 메모리의 제조 방법.
  9. 제8항에 있어서,
    상기 제2의 합금 주괴의 융점이 상기 칼코겐 원소의 융점보다도 높은 것을 특징으로 하는 메모리의 제조 방법.
  10. 제8항에 있어서,
    상기 칼코겐 원소 이외의 다른 원소로서, Ge, Cu로부터 선택되는 1종 이상의 원소를 사용하여, 상기 제2의 합금 주괴를 제조하는 것을 특징으로 하는 메모리의 제조 방법.
KR1020170004011A 2009-07-28 2017-01-11 타겟 및 그 제조 방법, 메모리 및 그 제조 방법 KR101800144B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009175709A JP5377142B2 (ja) 2009-07-28 2009-07-28 ターゲットの製造方法、メモリの製造方法
JPJP-P-2009-175709 2009-07-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100068403A Division KR20110011545A (ko) 2009-07-28 2010-07-15 타겟 및 그 제조 방법, 메모리 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170007513A true KR20170007513A (ko) 2017-01-18
KR101800144B1 KR101800144B1 (ko) 2017-11-21

Family

ID=43527320

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100068403A KR20110011545A (ko) 2009-07-28 2010-07-15 타겟 및 그 제조 방법, 메모리 및 그 제조 방법
KR1020170004011A KR101800144B1 (ko) 2009-07-28 2017-01-11 타겟 및 그 제조 방법, 메모리 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020100068403A KR20110011545A (ko) 2009-07-28 2010-07-15 타겟 및 그 제조 방법, 메모리 및 그 제조 방법

Country Status (5)

Country Link
US (3) US20110027597A1 (ko)
JP (1) JP5377142B2 (ko)
KR (2) KR20110011545A (ko)
CN (1) CN101985733B (ko)
TW (2) TWI507553B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426839B1 (en) 2009-04-24 2013-04-23 Adesto Technologies Corporation Conducting bridge random access memory (CBRAM) device structures
JP5377142B2 (ja) 2009-07-28 2013-12-25 ソニー株式会社 ターゲットの製造方法、メモリの製造方法
JP5457609B2 (ja) * 2011-09-08 2014-04-02 Ｊｘ日鉱日石金属株式会社 Ｃｕ−Ｔｅ合金系焼結体スパッタリングターゲットの製造方法
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
JP6059460B2 (ja) * 2012-07-20 2017-01-11 株式会社コベルコ科研 ターゲット組立体
US9412945B1 (en) 2013-03-14 2016-08-09 Adesto Technologies Corporation Storage elements, structures and methods having edgeless features for programmable layer(s)
JP6517184B2 (ja) 2013-03-15 2019-05-22 アデスト テクノロジー コーポレーション 半金属及び／又は半導体の電極を備える不揮発性メモリ
CN103337589B (zh) * 2013-06-27 2015-03-11 合肥工业大学 基于硫属亚铜化合物的准一维纳米阻变存储器与制备方法
JP6037421B2 (ja) * 2014-03-25 2016-12-07 Ｊｘ金属株式会社 Ｓｂ−Ｔｅ基合金焼結体スパッタリングターゲット
JP6262332B2 (ja) * 2014-03-28 2018-01-24 Ｊｘ金属株式会社 Ａｌ−Ｔｅ−Ｃｕ−Ｚｒ合金からなるスパッタリングターゲット及びその製造方法
KR102226901B1 (ko) * 2014-05-27 2021-03-11 성균관대학교산학협력단 전도성 박막 및 그 제조 방법
SG11201701833TA (en) 2014-10-09 2017-04-27 Jx Nippon Mining & Metals Corp SPUTTERING TARGET COMPRISING OF Al-Te-Cu-Zr-BASED ALLOY AND METHOD OF MANUFACTURING SAME
CN106637105B (zh) * 2016-12-27 2019-05-24 江西科泰新材料有限公司 硫系玻璃或相变储存材料锗砷硒碲靶材的生产工艺
CN109371371A (zh) * 2018-12-10 2019-02-22 有研工程技术研究院有限公司 一种硒砷锗多元合金溅射靶材的制备方法
CN110129759B (zh) * 2019-06-27 2020-12-25 江阴恩特莱特镀膜科技有限公司 一种用于Low-E玻璃的硅铝锆靶材及其制备方法
CN112719275B (zh) * 2021-04-06 2021-07-16 西安斯瑞先进铜合金科技有限公司 一种低温研磨制备钛硅金属粉末的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002536840A (ja) 1999-02-11 2002-10-29 アリゾナ ボード オブ リージェンツ プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
JP2009043758A (ja) 2007-08-06 2009-02-26 Sony Corp 記憶素子および記憶装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132816B2 (ja) 1988-09-19 2001-02-05 三菱マテリアル株式会社 スパッタリング用合金ターゲットの製造方法
WO1995004167A1 (fr) 1993-07-27 1995-02-09 Kabushiki Kaisha Toshiba Cible en siliciure metallique a point de fusion eleve, son procede de production, couche en siliciure metallique a point de fusion eleve, et dispositif a semi-conducteurs
DE19612823C2 (de) * 1995-03-31 2001-03-01 Mitsubishi Chem Corp Optisches Aufzeichnungsverfahren
JP2001020065A (ja) 1999-07-07 2001-01-23 Hitachi Metals Ltd スパッタリング用ターゲット及びその製造方法ならびに高融点金属粉末材料
JP3988023B2 (ja) 2001-10-04 2007-10-10 ソニー株式会社 固体撮像素子の製造方法
ATE373312T1 (de) * 2001-12-10 2007-09-15 Showa Denko Kk Nioblegierung, gesinterter körper davon und kondensator damit
JP3850783B2 (ja) * 2002-10-08 2006-11-29 Ｔｄｋ株式会社 相変化材料ターゲットおよびその製造方法
JP4001823B2 (ja) 2003-02-04 2007-10-31 デプト株式会社 薄膜形成用スパッタリングターゲット材、薄膜、電極配線層、光学記録媒体、電子部品、電子光学部品及び電子機器
TW201506922A (zh) * 2003-07-24 2015-02-16 Panasonic Corp 資訊記錄媒體及其製造方法
US20070039817A1 (en) * 2003-08-21 2007-02-22 Daniels Brian J Copper-containing pvd targets and methods for their manufacture
JP4766441B2 (ja) * 2003-09-17 2011-09-07 三菱マテリアル株式会社 半導体不揮発メモリー用相変化膜およびこの相変化膜を形成するためのスパッタリングターゲット
WO2005083150A1 (ja) * 2004-02-27 2005-09-09 Nippon Mining & Metals Co., Ltd. スパッタリングターゲット並びに光情報記録媒体及びその製造方法
JP2005302264A (ja) 2004-03-18 2005-10-27 Ricoh Co Ltd 相変化型光情報記録媒体及び２層相変化型光情報記録媒体
JP2005290404A (ja) * 2004-03-31 2005-10-20 Mitsubishi Materials Corp 高強度スパッタリングターゲット
JP5088036B2 (ja) * 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
JP2009043873A (ja) 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置
JP5568880B2 (ja) 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5377142B2 (ja) 2009-07-28 2013-12-25 ソニー株式会社 ターゲットの製造方法、メモリの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002536840A (ja) 1999-02-11 2002-10-29 アリゾナ ボード オブ リージェンツ プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
JP2009043758A (ja) 2007-08-06 2009-02-26 Sony Corp 記憶素子および記憶装置

Also Published As

Publication number Publication date
CN101985733A (zh) 2011-03-16
US9419214B2 (en) 2016-08-16
US20110027597A1 (en) 2011-02-03
US10069066B2 (en) 2018-09-04
US20140151624A1 (en) 2014-06-05
CN101985733B (zh) 2013-02-13
TWI592505B (zh) 2017-07-21
US20160308125A1 (en) 2016-10-20
KR101800144B1 (ko) 2017-11-21
TWI507553B (zh) 2015-11-11
JP5377142B2 (ja) 2013-12-25
TW201534743A (zh) 2015-09-16
KR20110011545A (ko) 2011-02-08
JP2011026679A (ja) 2011-02-10
TW201120226A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
KR101800144B1 (ko) 타겟 및 그 제조 방법, 메모리 및 그 제조 방법
US8884397B2 (en) Memory device and storage apparatus
US7675053B2 (en) Memory device comprising a memory layer and a metal chalcogenide ion-source layer
KR101519696B1 (ko) 기억 소자 및 기억 장치
JP5708930B2 (ja) 記憶素子およびその製造方法ならびに記憶装置
KR101913860B1 (ko) 기억 소자 및 기억 장치
JP5724651B2 (ja) 記憶素子および記憶装置
KR20110085885A (ko) 기억 소자 및 기억 장치
JP2004288843A (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP5434967B2 (ja) 記憶素子及び記憶装置
JP5668819B2 (ja) メモリの製造方法
JP5103932B2 (ja) 記憶素子及び記憶装置
JP2008047709A (ja) 記憶装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right