CN110858502B - 多重状态存储器元件及其存储状态值的调整方法 - Google Patents

多重状态存储器元件及其存储状态值的调整方法 Download PDF

Info

Publication number
CN110858502B
CN110858502B CN201810970278.XA CN201810970278A CN110858502B CN 110858502 B CN110858502 B CN 110858502B CN 201810970278 A CN201810970278 A CN 201810970278A CN 110858502 B CN110858502 B CN 110858502B
Authority
CN
China
Prior art keywords
memory
memory cell
value
control unit
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810970278.XA
Other languages
English (en)
Other versions
CN110858502A (zh
Inventor
林榆瑄
林昱佑
李峰旻
王超鸿
曾柏皓
许凯捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201810970278.XA priority Critical patent/CN110858502B/zh
Publication of CN110858502A publication Critical patent/CN110858502A/zh
Application granted granted Critical
Publication of CN110858502B publication Critical patent/CN110858502B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种多重状态存储器元件包括：第一存储器单元、第二存储器单元、第一控制单元以及第二控制单元。第二存储器单元具有与第一存储器单元实质相同的存储单元结构，并与第一存储器单元串接。第一控制单元与第一存储器单元串联或并联。第二控制单元，具有与第一控制单元相同的特征值以及相同连接结构，用以与第二存储器单元电性连接。当第一存储器单元经由第一控制单元接收第一信号和第二信号时，第一存储器单元分别产生第一状态值和第二状态值；其中特征值介于第一状态值第二状态值之间。

Description

多重状态存储器元件及其存储状态值的调整方法
技术领域
本发明是有关于一种非易失性存储器(non-volatile memory，NVM)。特别是有关于一种多重状态存储器元件(multi-state memory)及其存储状态值(characteristics ofmemory-state)的调整方法。
背景技术
非易失性存储器元件，具有在移除电源时亦不丢失储存于存储单元中的信息的特性。目前较被广泛使用的是属于采用电荷储存式(charge trap)的电荷储存式快闪(ChargeTrap Flash，CTF)存储器元件。然而，随着存储器元件的集成密度增加，元件关键尺寸(critical size)和间隔(pitch)缩小，电荷储存式闪存元件面临其物理极限，而无法动作。
多重状态存储器元件，是通过向存储元件施加多个不同的脉冲电压，以产生多个存储状态值来作为信息储存状态的判读依据。以电阻式存储器元件为例，当对电阻式随机存取存储器元件(Resistive random-access memory，ReRAM)的施加两个不同的脉冲电压时，电阻式随机存取存储器元件的金属氧化物薄膜会产生两个不同的电阻值，用来作为数据储存状态例如“0”和“1”的判读依据。由于，多重状态存储器元件不论在元件密度(devicedensity)、电力消耗、编程/擦除速度或三维空间堆叠特性上，都优于闪存。因此，目前已成为倍受业界关注的存储器元件之一。
然而，多重状态存储器元件，常会因为工艺变异(process variation)或元件的尺寸公差(dimensional tolerance)，使得位于相同存储器串行(cell string)中的每一个存储单元(或存储单元)的存储状态值分布范围有所差异，进而导致当以相同信号来对这些存储单元进行数据读取时，无法准确判读多重状态存储器元件的数据储存状态，严重影响多重状态存储器元件的操作可靠度(reliability)。
因此，有需要提供一种先进的多重状态存储器元件及其存储状态值的调整方法，来解决现有技术所面临的问题。
发明内容
本说明书的一实施例揭露一种多重状态存储器(multi-state memory)元件，此多重状态存储器包括：第一存储器单元、第二存储器单元、第一控制单元以及第二控制单元。第二存储器单元具有与第一存储器单元实质相同的存储单元结构，并与第一存储器单元串接。第一控制单元与第一存储器单元串联或并联。第二控制单元，具有与第一控制单元相同的特征值以及相同连接结构，用以与第二存储器单元电性连接。当第一存储器单元经由第一控制单元接收第一信号和第二信号时，第一存储器单元分别产生第一状态值和第二状态值；其中特征值介于第一状态值第二状态值之间。
本说明书的另一实施例揭露一种多重状态存储器元件的存储状态值的调整方法，包括下述步骤：提供一个第一存储器单元及一个具有与第一存储器单元实质相同的存储单元结构的第二存储器单元，并使第一存储器单元和第二存储器单元串接。提供一个第一控制单元，使其与第一存储器单元串联或并联。提供一个第二控制单元，具有与第一控制单元相同的特征值以及相同连接结构，用以与第二存储器单元电性连接。当第一存储器单元经由第一控制单元接收第一信号和第二信号时，第一存储器单元分别产生一个第一状态值和一个第二状态值；其中，特征值介于第一状态值和第二状态值之间。
根据上述实施例，本说明书是揭露一种包含至少一存储单元串行的多重状态存储器元件及其存储状态值的调整方法。其是采用串联或并联的方式，在同一条存储单元串行中的每一个存储器单元(存储单元)上电性连接一个控制单元，用以调整每一存储器单元的存储状态值，降低不同存储器单元在接收相同信号时所产生的存储状态值的分布变异程度，进而准确判读多重状态存储器元件的数据储存状态。
在本说明书的一些实施例中，存储状态值可以是存储单元的电阻值、电导值(conductance)或阈值电压值(threshold voltage，Vth)。控制单元件的种类，则根据存储状态值的选择，而可以是一种具有稳定阻值的电阻或一种具有一稳定阈值电压的开关(switch)。控制单元件和存储器单元的连接方式(串联或并联)，可以随着多重状态存储器元件的种类、应用范围以及操作信号的形式来进行选择。
例如，在本说明书的一实施例中，当多重状态存储器元件是以每一个存储器单元的电阻值来作为数据储存状态(例如“0”和“1”)的判读依据时，控制单元件可以是一种具有稳定阻值的电阻。且当操作信号为一固定电压时，每一个存储器单元都可以与一个电阻与形成串联，藉以减少存储器单元用来作为储存状态值的电导值在低阻值范围中的分布变异程度；而当操作信号为一固定电流时，每一个存储器单元都可以与一个电阻形成并联，藉以减少存储器单元用来作为储存状态值的电阻值在高阻值范围中的分布变异程度。
在本说明书的另一实施例中，当多重状态存储器元件是以每一个存储器单元的阈值电压值来作为数据储存状态(例如“0”和“1”)的判读依据时，控制单元件可以是一种具有稳定阈值电压的开关。且当每一个存储器单元与一个开关形成串联时，可以减少存储器单元用来作为储存状态值的阈值电压值在低阈值电压值范围中的分布变异程度；而当每一个存储器单元都与一个开关形成并联时，可以减少存储器单元用来作为储存状态值的阈值电压值在高阈值电压值范围中的分布变异程度。
附图说明
为了对本说明书的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下：
图1是根据本说明书的一实施例所绘示的多重状态存储器元件的电路方块示意图；
图2A是绘示，在对图1所示的多重状态存储器元件的存储单元结构提供较高固定电压的第一信号和较低固定电压的第二信号分别进行写入(program)之后，再分别通过具有一个固定电压脉冲的读取信号来进行读取(read)，所得出的电阻值累积分布函数图；
图2B是绘根据图2A所绘示的电导值累积分布函数图；
图3是绘示对采用如图1所绘示的存储器单元所组合而成的存储器串行，对其施加相同电压脉冲进行写入后，再采用一个具有固定电压脉冲的读取信号来进行读取，所得到的存储器串行总和电导值累积分布函数图；
图4是根据本说明书的另一实施例所绘示的多重状态存储器元件的电路方块示意图；
图5是绘示在对图4所示的多重状态存储器元件的存储单元结构提供较低固定电压的第一信号和较高固定电压的第二信号之后，所得出的单一存储器单元的电阻值累积分布函数图；
图6是绘示对采用如图4所绘示的存储器单元所组合而成的存储器串行，对其施加相同电压脉冲后，所得到的存储器串行总和电导值累积分布函数图；
图7是根据本说明书的又一实施例所绘示的多重状态存储器元件的电路方块示意图；
图8是绘示在对图7所示的多重状态存储器元件的存储单元结构提供较高固定电流的第一信号和较低固定电流的第二信号之后，所得出的单一存储器单元的电阻值累积分布函数图；
图9是绘示对采用如图7所绘示的存储器单元所组合而成的存储器串行，对其提供相同电流信号后，所得到的存储器串行总和电导值累积分布函数图；
图10是根据本说明书的再一实施例所绘示的多重状态存储器元件的电路方块示意图；
图11是根据本说明书的又另一实施例所绘示的多重状态存储器元件的电路方块示意图；
图12是根据本说明书的又再一实施例所绘示的多重状态存储器元件的电路方块示意图；以及
图13是根据本说明书的又再一实施例所绘示的多重状态存储器元件的电路方块示意图。
【符号说明】
100、400、700、1000、1100、1200、1300：多重状态存储器元件
101-104、1001-1004、1201-1204：存储器单元
111-114、1011-1014、1211-1214、1311-1314：选择开关
401-404、701-704、1005-1008、1105-1108、1205-1208、1305-1308：控制单元
101a-104a、1001a-1004a：上电极层
101b-104b、1001b-1004b：下电极层
101c-104c、1001c-1004c：过渡金属层
111a-114a、1011a-1014a：栅极
111b-114b、1011b-1014b：源极
1l1c-114c、1011c-1014c：漏极
150、150a-150e、450、450a-450e、750、750a-750e、1050、1150、1250、1350：存储单元串行
131-134、431-434、731-734、1031-1034、1131-1134、1231-1234、1331-1334：存储单元结构
201、202、301-305、501、502、601-605、801、802、901-905：曲线
203、213：阈值电阻值
606-609：阈值电导值
BL：位线
SL：共同源极线
LRS：低电阻值区域
HRS：高电阻值区域
WL1、WL2、WL3、WL4：字线
具体实施方式
本说明书是提供一种多重状态存储器元件及其存储状态值的调整方法，可较精准判读多重状态存储器元件的信息储存状态，进而提高多重状态存储器元件的操作可靠度。为了对本说明书的上述实施例及其他目的、特征和优点能更明显易懂，下文特举一存储器元件及其制作方法作为优选实施例，并配合所附附图作详细说明。
但必须注意的是，这些特定的实施案例与方法，并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。优选实施例的提出，仅是用以例示本发明的技术特征，并非用以限定本发明的申请专利范围。该技术领域中普通技术人员，将可根据以下说明书的描述，在不脱离本发明的精神范围内，作均等的修饰与变化。在不同实施例与附图之中，相同的元件，将以相同的元件符号加以表示。
请参照图1，图1是根据本说明书的一实施例所绘示的多重状态存储器元件100的电路方块示意图。其中，多重状态存储器元件100包括多个结构相同的存储器单元101-104以及多个结构相同的选择开关111-114。每一个存储器单元都与一个选择开关对应并且彼此串联，形成一个存储单元结构(例如，存储单元结构131-134)。这些存储单元结构131-134又可通过一条位线BL彼此串接形成一条存储单元串行150。而值得注意的是，虽然图1所绘示的存储器串行150仅包含4个存储单元结构131-134(存储器单元101-104)，但存储器串行150中存储单元结构(存储器单元)的数量并不以此为限，在本说明书的其他实施例中，存储器串行150可以包括数量更多或更少的存储单元结构(存储器单元)。
例如，在本实施例中，存储器单元101与选择开关111彼此串联，形成一个存储单元结构131；存储器单元102与选择开关112彼此串联，形成一个存储单元结构132；存储器单元103与选择开关113彼此串联，形成一个存储单元结构133；以及存储器单元104与选择开关114彼此串联，形成一个存储单元结构134。
在本说明书的一些实施例中，存储器单元101-104可以是一种以电阻值来作为资料储存状态(例如“0”和“1”)的判读依据的存储器元件。例如，电阻式随机存取存储器元件(Resistive Random-Access Memory，ReRAM)、相变化存储器(Phase Change Memory、PCM)、磁阻式随机存取存储器(Magnetic Random-Access Memory，MRAM)或自旋转移力矩随机存取存储器(Spin-Transfer Torque Random-Access Memory，STT-RAM)。
在本实施例中，存储器单元101-104可以是一种电阻式随机存取存储器元件。存储器单元101包括一个上电极层101a、一个下电极层101b和一个过渡金属层101c。其中，上电极层101a连接至选择开关111；下电极层101b连接至位线BL；过渡金属层101c连接上电极层101a和下电极层101b。存储器单元102包括一个上电极层102a、一个下电极层102b和一个过渡金属层102c。其中，上电极层102a连接至选择开关112；下电极层102b连接至位线BL；过渡金属层102c连接上电极层102a和下电极层102b。存储器单元103包括一个上电极层103a、一个下电极层103b和一个过渡金属层103c。其中，上电极层103a连接至选择开关113；下电极层103b连接至位线BL；过渡金属层103c连接上电极层103a和下电极层103b。存储器单元104包括一个上电极层104a、一个下电极层104b和一个过渡金属层104c。其中，上电极层104a连接至选择开关114；下电极层104b连接至位线BL；过渡金属层104c连接上电极层104a和下电极层104b。
在本说明书的一些实施例中，选择开关111-114可以是一种晶体管(transistor)、一种二极管(diode)或一种选择器(selector)。在本实施例中，选择开关111-114可以是一种金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，MOSFET)。其中，选择开关111的栅极111a连接至字线WL1；选择开关111的源极111b连接至共同源极线SL；选择开关111的漏极111c连接至存储器单元101的上电极层101a。选择开关112的栅极112a连接至字线WL2；选择开关112的源极112b连接至共同源极线SL；选择开关112的漏极112c连接至存储器单元102的上电极层102a。选择开关113的栅极113a连接至字线WL3；选择开关113的源极113b连接至共同源极线SL；选择开关113的漏极113c连接至存储器单元103的上电极层103a。选择开关114的栅极114a连接至字线WL4；选择开关114的源极114b连接至共同源极线SL；选择开关114的漏极114c连接至存储器单元104的上电极层104a。
请参照图2A和图2B，图2A是绘示在对图1所示的多重状态存储器元件100的存储单元结构131-134提供较高电压的第一信号和较低电压的第二信号分别进行写入之后，再分别通过具有一个固定电压脉冲的读取信号来进行读取所得出的单一存储器单元(例如存储器单元101)电阻值累积分布函数图。图2B是绘根据图2A所绘示的电导值(conductance)累积分布函数图。其中，图2A的横轴代表存储器单元101的电阻值；纵轴代表存储器单元101的累积机率。图2B的横轴代表存储器单元101的电导值；纵轴代表存储器单元101的累积机率。图2A中的曲线201和202分别代表，对存储器单元101施加一个高电压脉冲和一个低电压脉冲时在所测量到的电阻值累积分布函数区线。图2B中的曲线211和212则分别代表，对应曲线201和202的电导值累积分布函数区线。
在被施加一个高电压脉冲后，存储器单元101的电阻值累积分布会落在电阻值较高的区域HRS(参见曲线201)；电导值累积分布会落在电导值较低的区域(参见曲线211)。在被施加一个低电压脉冲后，存储器单元101的电阻值累积分布会落在电阻值较低的区域LRS(参见曲线202)；电导值累积分布会落在电导值较高的区域(参见曲线212)。曲线201和202(211和212)二者之间具有一个彼此不重叠的读取区间。读取时，通过比较存储器单元的电阻值(电导值)是否高于或低于位于读取区间的阈值电阻值203(213)，可决定储存于较电阻式随机存取存储器单元中的数据储存状态(例如，决定储存位(bit)为“0”或“1”)。
由图2A和图2B可以看出，存储器单元101在高电阻值区域HRS中的电阻值分布变异程度(其范围横跨1.5×105欧姆(Ohm，Ω)至1.4×106欧姆之间)，大于低电阻值区域LRS中的电阻值分布变异程度(其范围横跨0欧姆至5×104欧姆之间)。且存储器单元101在低电阻值区域LRS中的电导值分布变异程度(其范围横跨2.5×10-5西门子(S)至7.5×10-5西门子之间)大于在高电阻值区域HRS中的电导值分布变异程度(其范围横跨0西门子至9×10-6西门子之间)。
然而，由于工艺变异或元件的尺寸公差等因素，使得每一个构成多重状态存储器元件100的存储器单元101-104的电阻值(电导值)分布变异程度都不相同。甚至可能呈现相反的特性。而这个现象，将导致以相同条件对存储器单元102-104进行读取(read)时，无法准确判读每一个存储器单元101-104的数据储存状态。
这个问题，在以非易失性存储器为基础的神经形态计算(neuromorphiccomputing)应用中会被更加凸显。例如，当分别对多重状态存储器元件100中不同存储器串行150a-150b的所有存储器单元施加相同电压脉冲时，若将同一条存储器串行(例如存储器串行150a)中所测量到的存储器单元电阻值(电导值)予以加总，得到的总和电导值累积分布函数图。所得到的总和电导值累积分布函数图会因为不同存储器串行150a-150b使用电阻值(电导值)分布变异程度不同的存储器单元，而出现很大的数值差异。
请参照图3，图3是绘示对采用如图1所绘示的存储器单元101-104所组合而成的存储器串行150a-150e，分别对其施加相同电压脉冲进行写入后，再采用一个具有固定电压脉冲的读取信号来进行读取，所得到的存储器串行总和电导值累积分布函数图。其中，构成存储器串行150a-150e的每一个存储器单元101-104可能具有相同结构，但在以相同条件进行写入之后再进行读取时，会分别具有不同的存储状态值。曲线301-305分别代表存储器串行150a-150e的总和电导值累积分布函数曲线。
例如在本实施例中，构成存储器串行150a的所有存储器单元101-104，其所读取的存储状态值(电阻值)，在高电阻值区域HRS中的电阻值分布变异程度，皆大于低电阻值区域LRS中的电阻值分布变异程度。存储器串行150b中有3个存储器单元(例如存储器单元101-103)，其所读取的存储状态值(电阻值)，在高电阻值区域HRS中的电阻值分布变异程度大于在低电阻值区域LRS中的电阻值分布变异程度；另一个存储器单元(例如存储器单元104)在低电阻值区域LRS中的电阻值分布变异程度，则大于在高电阻值区域HRS中的电阻值分布变变异程度。存储器串行150c中有2个存储器单元(例如存储器单元101-102)，其所读取的存储状态值(电阻值)，在高电阻值区域HRS中的电阻值分布变异程度大于在低电阻值区域LRS中的电阻值分布变异程度；另外的2个存储器单元(例如存储器单元103-104)所读取的存储状态值(电阻值)，在低电阻值区域LRS中的电阻值分布变异程度大于在高电阻值区域HRS中的电阻值分布变异程度。存储器串行150d中只有1个存储器单元(例如存储器单元101)，其所读取的存储状态值(电阻值)，在高电阻值区域HRS中的电阻值分布变异程度大于在低电阻值区域LRS中的电阻值分布变异程度；另外3个存储器单元(例如存储器单元102-104)，其所读取的存储状态值(电阻值)，在低电阻值区域LRS中的电阻值分布变异程度大于在高电阻值区域HRS中的电阻值分布变异程度。存储器串行150e中所有存储器单元101-104，其所读取的存储状态值(电阻值)，在低电阻值区域LRS中的电阻值分布变异程度大于在高电阻值区域HRS中的电阻值分布变异程度。
由图3可以观察到，除了存储器串行150a(参见曲线301)之外，其他存储器串行150b-150e(参见)的总和电导值分布曲线302-305延伸的范围都相当大，且彼此之间都有重叠区域，无法在二取线之间找到一个不重叠的阈值值，来作为数据储存状态的判读标准。
为了解决此一问题，请参照图4，图4是根据本说明书的另一实施例所绘示的多重状态存储器元件400的电路方块示意图。多重状态存储器元件400的结构大致上与多重状态存储器元件100类似，差别仅在于多重状态存储器元件400还包括多个控制单元401-404，分别与存储器单元101-104对应，并且彼此串联。
在本实施例中，存储器单元101与选择开关111和控制单元401彼此串联，形成一个存储单元结构431；存储器单元102与选择开关112和控制单元402彼此串联，形成一个存储单元结构432；存储器单元103与选择开关113和控制单元403彼此串联，形成一个存储单元结构433；以及存储器单元104与选择开关114和控制单元404彼此串联，形成一个存储单元结构434。这些存储单元结构431-434又可通过一条位线BL彼此串接形成一条存储单元串行450
在本说明书的一些实施例中，控制单元401-404可以是任何一种可以提供稳定电阻值(特征值)的电子电路元件(例如晶体管、电阻元件、存储器元件)、寄生元件(例如半导体掺杂区)或绝缘结构(例如材料为硅氧化物的介电隔离结构)。例如，在本实施例中，控制单元401-404可以是一种由掺杂多晶硅所构成的电阻元件，且控制单元401-404具有实质相同的电阻值(特征值)。
控制单元401的一端连接至存储器单元101的下电极层101b，另一端连接至位线BL；控制单元402的一端连接至存储器单元102的下电极层102b，另一端连接至位线BL；控制单元403的一端连接至存储器单元103的下电极层103b，另一端连接至位线BL；控制单元404的一端连接至存储器单元104的下电极层104b，另一端连接至位线BL。
当将选择开关111-114全部开启，并通过位线BL对存储单元串行450中的存储单元结构431-434施加一个较高电压的脉冲和一个较低电压的脉冲(即提供一个高电压信号和一个低电压信号)时，可以分别得出每一个存储器单元101-104的电阻值累积分布函数(未绘示)和电导值累积分布函数。
例如请参照图5。图5是绘示在对图4所示的多重状态存储器元件400的存储单元结构431-434提供低电压信号(低电压脉冲通)和高电压信号(高电压脉冲通)之后，所得出的单一存储器单元(例如存储器单元101)的电阻值累积分布函数图。当存储单元结构431的存储器单元101在接收低电压的第一信号时，所测量的电阻值在累积分布函数上形成一个低电阻值区域LRS(未绘示)；当存储单元结构431的存储器单元101在接收高电压信号时，所测量的电阻值在累积分布函数上形成一个高电阻值区域HRS(未绘示)。之后，再将前述的电阻值累积分布函数(未绘示)转换成图5所绘示的电导值累积分布函数图。其中，曲线501和502分别代表对应低电阻值区域LRS和高电阻值区域HRS的电导值累积分布。其中，控制单元401所提供的稳定电阻(特征值)值实质上介于高电阻值区域HRS与低电阻值区域LRS之间。
将图5与图2B相比，可观察到：在存储单元结构431的存储器单元101上附加一个串联的控制单元401，可以限缩存储器单元101的电导值在低电阻值区域LRS(高电导值区域)中的分布范围。同理，其他存储器单元102-104的电导值在低电阻值区域LRS(高电导值区域)中的分布变异程度也会降低。
同图3所述，将在同一存储器串行(例如存储器串行450a)中所测量到的每一个存储器单元101-104位于低电阻值区域LRS的对应电导值予以加总，即可得到存储单元串行450a的总和电导值累积分布函数。请参照图6，图6是绘示对采用如图4所绘示的存储器单元101-104所组合而成的存储器串行431-434，对其施加相同电压脉冲后，所得到的存储器串行总和电导值累积分布函数图。其中，曲线601-605分别代表存储器串行450a-450e的总和电导值累积分布函数。
由图6可以观察到，曲线601-605的电导值分布范围相当紧缩，且彼此之间都有一未重叠区域，可以在曲线601-605之间找到多个阈值电导值606-609，用来作为数据储存状态的判读标准。这显示，在附加了与存储器单元101-104串连的控制单元401-404之后，可以改善多重状态存储器元件400中存储器单元101-104数据储存状态的判读准确率，达到提高多重状态存储器元件400的操作可靠度的目的。
请参照图7，图7是根据本说明书的又一实施例所绘示的多重状态存储器元件700的电路方块示意图。多重状态存储器元件700的结构大致上与多重状态存储器元件400类似，差别仅在于多重状态存储器元件700的控制单元701-704分别与对应的存储器单元101-104并联，而非串联。
在本实施例中，存储器单元101与控制单元701彼此并联，再与选择开关111串联，以形成一个存储单元结构731；存储器单元102与控制单元702彼此并联，再与选择开关112串联，以形成一个存储单元结构732；存储器单元103与控制单元703彼此并联，再与选择开关113串联，以形成一个存储单元结构733；存储器单元104与控制单元704彼此并联，再与选择开关114串联，以形成一个存储单元结构734。并通过位线BL将存储单元结构731-734串接，以形成存储单元串行750。
在本实施例中，控制单元701-704可以是一种由掺杂多晶硅所构成的电阻元件，且控制单元701-704具有实质相同的电阻值。其中，控制单元701的一端连接至存储器单元101的上电极层101a和选择开关111的漏极111c，另一端连接至存储器单元101的下电极层101b和位线BL。控制单元702的一端连接至存储器单元102的上电极层102a和选择开关112的漏极112c，另一端连接至存储器单元102的下电极层102b和位线BL。控制单元703的一端连接至存储器单元103的上电极层103a和选择开关113的漏极113c，另一端连接至存储器单元103的下电极层103b和位线BL；控制单元704的一端连接至存储器单元104的上电极层104a和选择开关114的漏极114c，另一端连接至存储器单元103的下电极层103b和位线BL。
当将选择开关111-114全部开启，并通过位线BL分别对存储单元串行750中的存储单元结构731-734提供一个具有较高固定电流的第一信号，以及一个具有较低固定电流的第二信号，可以分别得出每一个存储器单元101-104的电阻值累积分布函数。
以存储器单元101为例，请参照图8。图8是绘示在对图7所示的多重状态存储器元件700的存储单元结构731-734提供具有较高固定电流的第一信号和具有较低固定电流的第二信号之后，所得出的单一存储器单元(例如存储器单元101)的电阻值累积分布函数图。当存储单元结构731的存储器单元101在接收到具有较高固定电流的第一信号时，所测量的电阻值会在累积分布函数上形成一个低电阻值区域LRS(如曲线801所绘示)；当存储单元结构731的存储器单元101在接收到具有较低固定电流的第一信号时，所测量的电阻值会在累积分布函数上形成一个高电阻值区域HRS(如曲线802所绘示)。其中，控制单元701所提供的稳定电阻值(特征值)，实质上介于高电阻值区域HRS(如曲线802所绘示)与低电阻值区域LRS(如曲线801所绘示)之间。
将图8与图2A的图相比，可观察到：在存储单元结构731的存储器单元101附加一个并联的控制单元701，可以限缩存储器单元101的电阻值在高电阻值区域HRS的分布范围，降存储器单元101在高电阻值区域HRS中的电阻值分布变异程度。同理，其他存储器单元102-104的电阻值在高电阻值区域HRS中的分布变异程度也会降低。
将在同一存储器串行(例如存储器串行750a)中所测量到的每一个存储器单元101-104位于高电阻值区域HRS的对应电导值予以加总，即可得到存储单元串行750a的总和电导值累积分布函数。请参照图9，图9是绘示对如图7所绘示的存储器单元101-104所组合而成的存储器串行731-734提供相同电流的信号后，所得到的存储器串行总和电导值累积分布函数图。其中，曲线901-905分别代表存储器串行750a-750e的总和电导值累积分布函数。
由图9可以观察到，曲线901-905的电导值分布范围相当紧缩，且彼此之间都有一未重叠区域，可以在二曲线之间找到多个阈值值906-909，用来作为数据储存状态的判读标准。这显示，在附加了与存储器单元101-104串连的控制单元701-704之后，可以改善多重状态存储器元件700中存储器单元101-104数据储存状态的判读准确率，达到提高多重状态存储器元件700的操作可靠度的目的。
值得注意的是，虽然在图1、图4和图7中，构成多重状态存储器元件100、400和700的存储单元串行150、170和750皆是AND型存储单元串行，但本说明书所述构成多重状态存储器元件的存储单元串行的形式，并不以此为限。在本说明书的一些实施例中，构成多重状态存储器元件的存储单元串行可以是一种NAND型存储单元串行。
例如，参照图10，图10是根据本说明书的再一实施例所绘示的多重状态存储器元件1000的电路方块示意图。其中，多重状态存储器元件1000包括多个结构相同的存储器单元1001-1004、多个结构相同的选择开关1011-1014以及多个结构相同的控制单元1005-1008。
在本说明书的一些实施例中，存储器单元1001-1004可以是一种电阻式随机存取存储器元件、相变化存储器、磁阻式随机存取存储器或自旋转移力矩随机存取存储器。在本实施例中，存储器单元1001-1004可以是一种电阻式随机存取存储器元件。
选择开关1011-1014可以是一种晶体管、一种二极管或一种选择器。在本实施例中，选择开关1011-1014可以是一种金属氧化物半导体场效晶体管。控制单元1005-1008可以是任何一种可以提供稳定阻值(特征值)的电子电路元件(例如晶体管、电阻元件、存储器元件)、寄生元件(例如半导体掺杂区)或绝缘结构(例如材料为硅氧化物的介电隔离结构)。在本实施例中，控制单元1005-1008以是一种由掺杂多晶硅所构成的电阻元件，且控制单元1005-1008具有实质相同的电阻值。
存储器单元1001与选择开关1011以及控制单元1005彼此并联，形成一个存储单元结构1031；存储器单元1002与选择开关1012以及控制单元1006彼此并联，形成一个存储单元结构1032；存储器单元1003与选择开关1013以及控制单元1007彼此并联，形成一个存储单元结构1033；以及存储器单元1004与选择开关1014以及控制单元1008彼此并联，形成一个存储单元结构1034。这些存储单元结构1031-1034又可通过一条位线BL彼此串接形成一条存储单元串行1050
其中，选择开关1011的栅极1011a连接至字线WL1；选择开关1011的源极1011b连接至存储器单元1001的上电极层1001a和控制单元1005的一端；选择开关1011的漏极1011c连接至存储器单元1001的下电极层1001b和控制单元1005的另一端。选择开关1012的栅极1012a连接至字线WL2；选择开关1012的源极1012b连接至存储器单元1002的上电极层1002a和控制单元1006的一端；选择开关1012的漏极1012c连接至存储器单元1002的下电极层1002b和控制单元1006的另一端。选择开关1013的栅极1013a连接至字线WL3；选择开关1013的源极1013b连接至存储器单元1003的上电极层1003a和控制单元1007的一端；选择开关1013的漏极1013c连接至存储器单元1003的下电极层1003b和控制单元1007的另一端。选择开关1014的栅极1014a连接至字线WL4；选择开关1014的源极1014b连接至存储器单元1004的上电极层1004a和控制单元1008的一端；选择开关1014的漏极1014c连接至存储器单元1004的下电极层1004b和控制单元1008的另一端。
如前所述，当将选择开关1011-1014全部开启，并通过位线BL对存储单元串行1050中的存储单元结构1031-1034提供一个第一信号(例如较低的固定电压)和一个第二信号(例如较高的固定电压)时，可以分别得出每一个存储器单元1001-1004的电阻值累积分布函数(未绘示)。每个存储单元结构1031-1034的电阻值累积分布函数会分别具有一个低电阻值分布区域LRS(未绘示)和一个高电阻值分布区域HRS(未绘示)。其中，控制单元1005-1008所提供的稳定电阻值(特征值)实质上介于高电阻值分布区域HRS与低电阻值分布区域LRS之间。
将每个存储单元结构1031-1034的电阻值累积分布函数(未绘示)，与未附加串联控制单元的存储单元结构131的电阻值累积分布函数(如的图2B所绘示)相比，可观察到：在存储单元结构1031-1034的每一个存储器单元1001-1004上对应地并联一个控制单元1005-1008，可以限缩每一个存储器单元1001-1004的电阻值在高电阻值区域HRS的分布范围。
请参照图11，图11是根据本说明书的又另一实施例所绘示的多重状态存储器元件1100的电路方块示意图。其中，多重状态存储器元件1100的结构大致与多重状态存储器元件900相同，差别仅在于多重状态存储器元件1100的控制单元1105-1108分别与对应的存储器单元1001-1004串联，而非并联。由于多重状态存储器元件1100的其他结构与存储状态值的调整方法以详述如上，在此不再赘述。
另外，在本说明书的一些实施例中，构成多重状态存储器元件的存储器单元可以是一种以阈值电压值(threshold voltage，Vth)来作为数据储存状态(例如“0”和“1”)的判读依据的存储器元件。例如，铁电随机存取存储器(Ferroelectric Random-AccessMemory，FeRAM)。构成多重状态存储器元件的控制单元可以是任何一种可以提供稳定阈值电压值(特征值)的电子电路元件(例如晶体管、二极管或选择器)。
请参照图12，图12是根据本说明书的又再一实施例所绘示的多重状态存储器元件1200的电路方块示意图。其中，多重状态存储器元件1200包括多个结构相同的存储器单元1201-1204、多个结构相同的选择开关1211-1214以及多个结构相同的控制单元1205-1208。在本实施例中，存储器单元1201-1204可以是一种铁电随机存取存储器。控制单元1205-1208可以是一种二极管。
存储器单元1201与选择开关1211以及控制单元1205彼此串联，形成一个存储单元结构1231；存储器单元1202与选择开关1212以及控制单元1206彼此串联，形成一个存储单元结构1232；存储器单元1203与选择开关1213以及控制单元1207彼此串联，形成一个存储单元结构1233；以及存储器单元1204与选择开关1214以及控制单元1208彼此串联，形成一个存储单元结构1234。通过位线BL将存储单元结构1231-1234串接，以形成存储单元串行1250。
当选择开关1211-1214全部开启，并通过位线BL对存储单元串行1250中的存储器单元1201-1204提供一个第一信号(例如较低的固定电压)和一个第二信号(例如较高的固定电压)时，可以分别得出每一个存储器单元1201-1204的阈值电压值累积分布函数(未绘示)。每一个存储器单元1201-1204的阈值电压值累积分布函数会分别具有一个低阈值电压值区域LVth(未绘示)和一个高阈值电压值区域HVth(未绘示)。其中，控制单元1201-1204所提供的稳定阈值电压值(特征值)实质上介于高阈值电压值区域HVth与低阈值电压值区域LVth之间。
同理，将每一个存储器单元1201-1204的阈值电压值累积分布函数(未绘示)，与未附加串联控制单元的存储器单元的阈值电压值累积分布函数(未绘示)相比，可观察到：在每一个存储器单元1201-1204上对应串联一个控制单元1205-1208，可以限缩存储器单元1201-1204的阈值电压在值低阈值电压值区域LVth的范围，降低每一个存储器单元1201-1204在低阈值电压值区域LVth中阈值电压值的分布变异程度，达到提高多重状态存储器元件1200操作可靠度的目的。
请参照图13，图13是根据本说明书的一实施例所绘示的多重状态存储器元件1300的电路方块示意图。多重状态存储器元件1300的结构大致上与多重状态存储器元件1200类似差别仅在于，多重状态存储器元件1300的控制单元1301-1304，分别与对应的存储器单元1201-1204并联，而非串联。
在本实施例中，存储器单元1201与控制单元1201彼此并联，再与选择开关1211串联，以形成一个存储单元结构1331；存储器单元1202与控制单元1202彼此并联，再与选择开关1212串联，以形成一个存储单元结构1332；存储器单元1201与控制单元1303彼此并联，再与选择开关1213串联，以形成一个存储单元结构1333；存储器单元1204与控制单元1304彼此并联，再与选择开关1214串联，以形成一个存储单元结构1334。并通过位线BL将存储单元结构1331-1334串接，以形成存储单元串行1350。
当选择开关1211-1214全部开启，并通过位线BL对存储单元串行1350中的存储器单元1201-1204提供一个第一信号(例如较低的固定电压)和一个第二信号(例如较高的固定电压)时，可以分别得出每一个存储器单元1201-1204的阈值电压值累积分布函数(未绘示)。每一个存储器单元1201-1204的阈值电压值累积分布函数会分别具有一个低阈值电压值区域LVth(未绘示)和一个高阈值电压值区域HVth(未绘示)。其中，控制单元1301-1304所提供的稳定阈值电压值(特征值)实质上介于高阈值电压值区域HVth与低阈值电压值区域LVth之间。
同理，将每一个存储器单元1201-1204的阈值电压值累积分布函数(未绘示)，与未附加串联控制单元的存储器单元的阈值电压值累积分布函数(未绘示)相比，可观察到：在每一个存储器单元1201-1204上对应并联一个控制单元1305-1308，可以限缩每一个存储器单元1201-1204的阈值电压值在高阈值电压值区域HVth的分布范围，降低每一个存储器单元1201-1204，在高阈值电压值区域HVth中阈值电压值的分布变异程度，达到提高多重状态存储器元件1300操作可靠度的目的。
根据上述实施例，本说明书是揭露一种包含至少一存储单元串行的多重状态存储器元件及其存储状态值的调整方法。其是采用串联或并联的方式，在同一条存储单元串行中的每一个存储器单元(存储单元)上电性连接一个控制单元，用以调整每一存储器单元的存储状态值，降低不同存储器单元在接收相同信号时所产生的存储状态值的分布变异程度，进而准确判读多重状态存储器元件的数据储存状态。
在本说明书的一些实施例中，存储状态值可以是存储单元的电阻值、电导值或阈值电压值。控制单元件的种类，则根据存储状态值的选择，而可以是一种具有稳定阻值的电阻或一种具有一稳定阈值电压的开关。控制单元件和存储器单元的连接方式(串联或并联)，可以随着多重状态存储器元件的种类、应用范围以及操作信号的形式来进行选择。
例如，在本说明书的一实施例中，当多重状态存储器元件是以每一个存储器单元的电阻值来作为数据储存状态(例如“0”和“1”)的判读依据时，控制单元件可以是一种具有稳定阻值的电阻。且当操作信号为一固定电压时，每一个存储器单元都可以与一个电阻与形成串联，藉以减少存储器单元用来作为储存状态值的电导值在低阻值范围中的分布变异程度；而当操作信号为一固定电流时，每一个存储器单元都可以与一个电阻形成并联，藉以减少存储器单元用来作为储存状态值的电阻值在高阻值范围中的分布变异程度。
在本说明书的另一实施例中，当多重状态存储器元件是以每一个存储器单元的阈值电压值来作为数据储存状态(例如“0”和“1”)的判读依据时，控制单元件可以是一种具有稳定阈值电压的开关。且当每一个存储器单元与一个开关形成串联时，可以减少存储器单元用来作为储存状态值的阈值电压值在低阈值电压值范围中的分布变异程度；而当每一个存储器单元都与一个开关形成并联时，可以减少存储器单元用来作为储存状态值的阈值电压值在高阈值电压值范围中的分布变异程度。
虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何该技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (10)

1.一种多重状态存储器元件，包括：
一第一存储器单元；
一第二存储器单元，具有与该第一存储器单元相同的一存储单元结构，并与该第一存储器单元串接；
一第一控制单元，与该第一存储器单元串联或并联；以及
一第二控制单元，具有与该第一控制单元相同的一特征值以及一相同连接结构，用以与该第二存储器单元电性连接；
当该第一存储器单元经由该第一控制单元接收一第一信号和一第二信号时，该第一存储器单元分别产生一第一状态值和一第二状态值；其中，该特征值介于该第一状态值和该第二状态值之间；
其中，该第一控制单元包括一第一电阻，具有一第一电阻值；该第二控制单元包括一第二电阻，具有一第二电阻值，该特征值为该第一电阻值，且等于该第二电阻值。
2.如权利要求1所述的多重状态存储器元件，其中该第一状态值和该第二状态值，是在该第一存储器单元分别接收该第一信号和该第二信号后，通过对该第一存储器单元输入具有一固定电压脉冲的一读取信号所测量而得。
3.如权利要求1所述的多重状态存储器元件，当第一信号和该第二信号皆为一固定电压时，该第一电阻与该第一存储器单元串联，该第二电阻与该第二存储器单元串联；当第一信号和该第二信号皆为一固定电流时，该第一电阻与该第一存储器单元并联；且该第二电阻与该第二存储器单元并联。
4.如权利要求1所述的多重状态存储器元件，更包括一第三存储器单元，具有该存储单元结构，且串接该第二存储器单元，形成一存储器串行。
5.一种多重状态存储器元件，包括：
一第一存储器单元；
一第二存储器单元，具有与该第一存储器单元相同的一存储单元结构，并与该第一存储器单元串接；
一第一控制单元，与该第一存储器单元串联或并联；以及
一第二控制单元，具有与该第一控制单元相同的一特征值以及一相同连接结构，用以与该第二存储器单元电性连接；
当该第一存储器单元经由该第一控制单元接收一第一信号和一第二信号时，该第一存储器单元分别产生一第一状态值和一第二状态值；其中，该特征值介于该第一状态值和该第二状态值之间；
其中，该第一控制单元包括一第一开关(switch)，具有一第一阈值电压值；该第二控制单元包括一第二开关，具有一第二阈值电压值，该特征值为该第一阈值电压值，且等于该第二阈值电压值。
6.如权利要求5所述的多重状态存储器元件，其中：
当该第一状态值小于该第一阈值电压值，且具有比该第二状态值大的一分布变异程度时，该第一开关与该第一存储器单元串联；且该第二开关与该第二存储器单元串联；
当该第一状态值大于该第一阈值电压值，且具有比该第二状态值大的一分布变异程度时，该第一开关与该第一存储器单元并联；且该第二开关与该第二存储器单元并联。
7.如权利要求5所述的多重状态存储器元件，更包括：一第一选择开关以及一第二选择开关，二者具有相同的一开关结构，分别电性连接该第一存储器单元和该第二存储器单元；
当该第一开关与该第一存储器单元串联，且该第二开关与该第二存储器单元串联时，该第一选择开关包括：
一第一栅极，连接一第一字线；
一第一源极，连接一共同源极线；以及
一第一漏极，通过该第一存储器单元和该第一控制单元连接至一位线；
该第二选择开关包括：
一第二栅极，连接一第二字线；
一第二源极，连接该共同源极线；以及
一第二漏极，通过该第二存储器单元和该第二控制单元连接至该位线；当该第一开关与该第一存储器单元并联，且该第二开关与该第二存储器单元并联时，该第一选择开关包括：
一第一栅极，连接一第一字线；
一第一源极，链接该第一存储器单元的一端；以及
一第一漏极，链接该第一存储器单元的另一端；
该第二选择开关包括：
一第二栅极，连接一第二字线；
一第二源极，链接该第二存储器单元的一端；以及
一第二漏极，链接该第二存储器单元的另一端。
8.一种多重状态存储器元件的存储状态值(characteristics of memory-state)的调整方法，包括：
提供一第一存储器单元；
提供一第二存储器单元，具有与该第一存储器单元相同的一存储单元结构，并与该第一存储器单元串接；
提供一第一控制单元，使其与该第一存储器单元串联或并联；以及
提供一第二控制单元，具有与该第一控制单元相同的一特征值以及一相同连接结构，用以与该第二存储器单元电性连接；
当该第一存储器单元经由该第一控制单元接收一第一信号和一第二信号时，该第一存储器单元分别产生一第一状态值和一第二状态值；其中，该特征值介于该第一状态值和该第二状态值之间；
其中当该第一信号和该第二信号皆为一固定电压时，提供该第一控制单元的步骤包括，提供一第一电阻与该第一存储器单元串联；提供该第二控制单元的步骤包括，提供一第二电阻与该第二存储器单元串联；该特征值等于该第一电阻的一第一电阻值和该第二电阻的一第二电阻值。
9.如权利要求8所述的多重状态存储器元件的存储状态值的调整方法，其中该第一状态值和该第二状态值，是在该第一存储器单元接收该第一信号或该第二信号后，通过对该第一存储器单元输入具有一固定电压脉冲的一读取信号所测量而得。
10.如权利要求8所述的多重状态存储器元件的存储状态值的调整方法，当该特征值为一电阻值，当该第一信号和该第二信号皆为一固定电流时，提供该第一控制单元的步骤包括，提供一第一电阻与该第一存储器单元并联；提供该第二控制单元的步骤包括，提供一第二电阻与该第二存储器单元并联；该特征值等于该第一电阻的一第一电阻值和该第二电阻的一第二电阻值。
CN201810970278.XA 2018-08-23 2018-08-23 多重状态存储器元件及其存储状态值的调整方法 Active CN110858502B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810970278.XA CN110858502B (zh) 2018-08-23 2018-08-23 多重状态存储器元件及其存储状态值的调整方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810970278.XA CN110858502B (zh) 2018-08-23 2018-08-23 多重状态存储器元件及其存储状态值的调整方法

Publications (2)

Publication Number Publication Date
CN110858502A CN110858502A (zh) 2020-03-03
CN110858502B true CN110858502B (zh) 2021-10-19

Family

ID=69635360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810970278.XA Active CN110858502B (zh) 2018-08-23 2018-08-23 多重状态存储器元件及其存储状态值的调整方法

Country Status (1)

Country Link
CN (1) CN110858502B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1796103A2 (en) * 2005-12-12 2007-06-13 Hitachi Global Storage Technologies Netherlands B.V. Unpolar resistance random access memory (pram) device and vertically stacked architecture
CN101548333A (zh) * 2006-11-30 2009-09-30 富士通株式会社 非易失性半导体存储器件及其写入、读取方法和删除方法
CN102339846A (zh) * 2010-07-19 2012-02-01 旺宏电子股份有限公司 具有可调整栅极电阻值的晶体管的半导体存储器元件
CN102568565A (zh) * 2010-12-13 2012-07-11 索尼公司 存储装置
CN102263122B (zh) * 2010-05-28 2012-12-12 旺宏电子股份有限公司 非易失性存储装置
CN103594112A (zh) * 2013-10-31 2014-02-19 华为技术有限公司 一种相变存储器的写操作方法及设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9042158B2 (en) * 2013-05-21 2015-05-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with protective resistance film

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1796103A2 (en) * 2005-12-12 2007-06-13 Hitachi Global Storage Technologies Netherlands B.V. Unpolar resistance random access memory (pram) device and vertically stacked architecture
CN101548333A (zh) * 2006-11-30 2009-09-30 富士通株式会社 非易失性半导体存储器件及其写入、读取方法和删除方法
CN102263122B (zh) * 2010-05-28 2012-12-12 旺宏电子股份有限公司 非易失性存储装置
CN102339846A (zh) * 2010-07-19 2012-02-01 旺宏电子股份有限公司 具有可调整栅极电阻值的晶体管的半导体存储器元件
CN102568565A (zh) * 2010-12-13 2012-07-11 索尼公司 存储装置
CN103594112A (zh) * 2013-10-31 2014-02-19 华为技术有限公司 一种相变存储器的写操作方法及设备

Also Published As

Publication number Publication date
CN110858502A (zh) 2020-03-03

Similar Documents

Publication Publication Date Title
US10552251B2 (en) Storage of neural networks
US10482953B1 (en) Multi-state memory device and method for adjusting memory state characteristics of the same
US20170148512A1 (en) Multi-bit ferroelectric memory device and methods of forming the same
CN113284539B (zh) 循环期间的编程电压调制
JP6905127B1 (ja) プログラム（ｐｒｏｇａｍ）検証スキップを備える不揮発性メモリ
US9590014B2 (en) Resistance variable memory cell structures and methods
van Breemen et al. Ferroelectric transistor memory arrays on flexible foils
KR102494236B1 (ko) 비휘발성 저장소에서 가열 이벤트 이후의 개선된 다레벨 판독
US20220101926A1 (en) Non-volatile memory with switchable erase methods
CN110858502B (zh) 多重状态存储器元件及其存储状态值的调整方法
US12087391B2 (en) Drift compensation for codewords in memory
TWI684862B (zh) 多重狀態憶體元件及其記憶狀態值的調整方法
US12087360B2 (en) Method for programming an array of resistive memory cells
US11955184B2 (en) Memory cell group read with compensation for different programming speeds
US20220374202A1 (en) Multiply operation circuit, multiply and accumulate circuit, and methods thereof
US10468459B2 (en) Multiple vertical TFT structures for a vertical bit line architecture
US11869582B2 (en) Non-volatile memory device and method of incrementally programming the same using a plurality of program loops
US11705203B2 (en) Digital temperature compensation filtering
CN114464235A (zh) 制造半导体器件的方法
US20240071487A1 (en) Drift compensation for codewords in memory
US12027212B2 (en) Drift compensation for codewords in memory
US20240355395A1 (en) Drift compensation for codewords in memory
Papandreou et al. Exploiting the non-linear current-voltage characteristics for resistive memory readout
EP4357981A1 (en) Hybrid feram/oxram data storage circuit
US20230065465A1 (en) Memory cell, memory device manufacturing method and memory device operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant