CN102568565A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN102568565A
CN102568565A CN2011104018354A CN201110401835A CN102568565A CN 102568565 A CN102568565 A CN 102568565A CN 2011104018354 A CN2011104018354 A CN 2011104018354A CN 201110401835 A CN201110401835 A CN 201110401835A CN 102568565 A CN102568565 A CN 102568565A
Authority
CN
China
Prior art keywords
resistance
electro
resistance element
storage unit
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104018354A
Other languages
English (en)
Other versions
CN102568565B (zh
Inventor
対马朋人
北川真
椎本恒则
中岛智恵子
吉原宏
小方宪太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102568565A publication Critical patent/CN102568565A/zh
Application granted granted Critical
Publication of CN102568565B publication Critical patent/CN102568565B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种存储装置，其包括：多个存储单元，每个存储单元包含第一电阻变化元件；以及读出电路，其通过比较从多个存储单元中选择的存储单元的电阻状态与基准存储单元的电阻状态，以判定第一电阻变化元件的电阻值的大小；其中，所述基准存储单元包含第二电阻变化元件，第二电阻变化元件相对于所施加电压的电阻值小于第一电阻变化元件在高电阻状态下的电阻值，并且第二电阻变化元件呈现出与第一电阻变化元件相同的电阻变化特性。本发明可精确地判定存储单元的电阻值大小，即，不考虑读出电压等级而判定所述状态是写入状态还是擦除状态。

Description

存储装置
相关申请的交叉引用
本申请包含与2010年12月13日向日本专利局提交的日本专利申请JP2010-276748中公开的相关主题并要求其优先权，将其全部内容通过引用并入此处。
技术领域
本发明涉及一种具有电阻变化型存储元件(电阻变化元件)的存储装置，更具体地，涉及一种设有通过基准存储单元来判定存储状态(电阻值大小)的读出电路的存储装置。
背景技术
目前，已提出了即使切断电源也没有信息被擦除的非易失性存储元件，例如有闪存、铁电随机存取存储器(FeRAM)、磁阻随机存取存储器(MRAM)等。在这些存储元件中，即使在不供电时仍可连续地长时间保持写入的信息。然而，这些存储元件存在问题。例如，闪存的集成度高，而工作速度低。FeRAM存在制造工艺的问题，而MRAM存在功耗的问题。
因此，开发了具有新型电阻变化型存储元件的存储装置。该存储元件具有这样的结构，其中，在两个电极之间布置有包含预定金属的离子导体(例如，JP-A-2006-196537和JP-A-2009-43757)。在该存储元件中，通过热或电场使原子或离子运动，且认为电阻值因导电路径的形成而发生变化。
在从具备多个非易失性存储元件的存储单元中读出的数据中，读出电路可用于判定存储元件的状态，即，判定所述状态是写入状态还是擦除状态。
在具有例如电阻型存储元件的存储装置中，基准存储单元可用于读出电路中，该基准存储单元具有介于写入状态下的电阻值和擦除状态下的电阻值之间的中间电阻值。
然而，根据存储元件的配置和制造方法，不易于制造这种基准存储单元。具体来说，在与JP-A-2006-196537和JP-A-2009-43757中所述的同样类型的存储元件的情况下，存储元件的电阻值随着读出电压等级而非线性地变化，于是，难以制备对应于全部读出电压的基准存储单元。
发明内容
于是，本发明期望提供一种可不考虑读出电压等级而精确地判定存储元件的状态的存储装置。
一种根据本发明的实施方式的存储装置，该装置包括：多个存储单元，每个存储单元包含第一电阻变化元件；以及读出电路，其通过比较从多个存储单元中选择的存储单元的电阻状态与基准存储单元的电阻状态，以判定第一电阻变化元件的电阻值的大小。所述基准存储单元包含第二电阻变化元件，第二电阻变化元件相对于所施加电压的电阻值小于第一电阻变化元件在高电阻状态下的电阻值，并且第二电阻变化元件呈现出与第一电阻变化元件相同的电阻变化特性。
在本发明的实施方式的存储装置中，在读出操作中，将选定的存储单元的电阻状态与基准存储单元的电阻状态进行比较，并根据比较结果来判定存储单元的第一电阻变化元件的电阻值大小(即，所述状态是写入状态还是擦除状态)。这里，存储单元的电阻值随着读出电压等级而非线性地变化。然而，基准存储单元(第二电阻变化元件)的电阻值对应于存储单元的电阻值的变化而变化，并根据读出电压以精确地进行判定。
在本发明的实施方式的存储装置中，因为基准存储单元由第二电阻变化元件构成，该第二电阻变化元件呈现出与存储单元中包含的第一电阻变化元件相同的电阻变化特性，故可精确地判定存储单元的电阻值大小，即，不考虑读出电压等级而判定所述状态是写入状态还是擦除状态。
附图说明
图1为表示本发明的第一实施方式的存储装置的示意性配置例的图。
图2A和图2B为表示在图1所示的存储单元中的第一电阻变化元件的配置的图。
图3A和图3B为表示在图1所示的基准存储单元中的第二电阻变化元件的配置的图。
图4为图1所示的存储单元的电阻-电压特性图。
图5为比较例的基准存储单元的电阻-电压特性图。
图6为图1所示的存储单元和基准存储单元的电阻-电压特性图。
图7为表示本发明的第二实施方式的存储装置的示意性配置例的图。
图8A和图8B为表示在图7所示的基准存储单元中的电阻变化元件的配置的图。
图9为图7所示的存储单元和基准存储单元的电阻-电压特性图。
具体实施方式
下面，参照附图来说明本发明的实施方式。以下列顺序进行说明：
1.第一实施方式(构成基准存储单元的第二电阻变化元件的面积大于存储单元的第一电阻变化元件的面积的例子)
2.第二实施方式(构成基准存储单元的第二电阻变化元件设有与第一电阻变化元件具有相同配置的多个电阻变化元件的例子)
<第一实施方式>
[存储装置1的配置]
图1表示本发明的第一实施方式的存储装置1的示意性配置。该存储装置1设有存储阵列(存储部)10、读出电路20、ROW解码器30、BL开关电路40以及数据输出电路50。
(存储阵列10)
存储阵列10具有沿列方向和行方向以矩阵(例如，4列×6行)布置的多个存储单元11。例如，存储单元11配置为使得金属氧化物半导体(MOS)型晶体管12和电阻变化元件13(第一电阻变化元件)串联连接。同一列的存储单元11中的各晶体管12的一组端子(例如漏极端子)连接于以列方向延伸的公共位线BL0～BL3，而同一行的存储单元11中的各晶体管12的栅极端子连接于以行方向延伸的公共字线WL0～WL5。各晶体管12的其他端子(例如源极端子)连接于各电阻变化元件13的一组端子(例如下部电极)，各电阻变化元件13各自与晶体管12形成一对。各电阻变化元件13的其他端子(例如上部电极)连接于公共端P，公共端P以块为单位而具有同一电位。
字线WL0～WL5连接于ROW解码器30，并且对地址信号进行解码而获得的列选择信号通过字线WL0～WL5而被输入至晶体管12的栅极端子。位线BL0～BL3连接于BL开关电路40，并且在BL开关电路40中选择与读出对象的存储单元11连接的位线。即，读出对象的存储单元11通过BL开关电路40而连接于读出电路20。
图2A表示电阻变化元件13的横截面结构，而图2B表示电阻变化元件13的平面形状。该电阻变化元件13基本上为四棱柱状元件，该四棱柱状元件依次具有下部电极131(第一电极)、存储层132以及上部电极133(第二电极)。
在例如硅基板(未图示)上设置的下部电极131为与晶体管12的连接部。该下部电极131由在半导体工艺中所使用的布线材料制成，所述布线材料例如为钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)以及硅化物。当下部电极131由可在电场中发生离子导电的铜等材料制成时，由铜等制成的下部电极131的表面可覆盖有不易于发生离子导电和热扩散的材料，该材料例如为钨、氮化钨、氮化钛(TiN)以及氮化钽(TaN)等。此外，当后述的离子源层132A包含铝时，优选地使用包含与铝相比不易于电离的铬(Cr)、钨、钴(Co)、硅(Si)、金(Au)、钯(Pd)、钼、铱(Ir)以及钛(Ti)中至少一种的金属膜、它们的氧化物膜或氮化物膜。
存储层132由离子源层132A和电阻变化层132B构成。离子源层132A包含有待成为可移动离子(阳离子和阴离子)而扩散至电阻变化层132B中的元素。可包含诸如铝、锗(Ge)和锌(Zn)等金属元素的一种或两种以上以作为可电离为阳离子的元素。可包含诸如氧(O)、碲(Te)、硫(S)和硒(Se)等第16族元素(硫族元素)的至少一种以作为可电离为阴离子的离子导电材料。离子源层132A设置于上部电极133侧，这里，使离子源层132A与上部电极133接触。金属元素和硫族元素彼此结合并形成金属硫族化合物层。该金属硫族化合物层主要具有非晶态结构，并用作离子供给源。
在写入操作中，在阴极电极(例如下部电极131)上还原可电离为阳离子的金属元素，并形成处于金属状态下的导电路径(丝)。于是，优选使用化学稳定元素，所述化学稳定元素在包含上述硫族元素的离子源层132A中可以金属状态出现。这些金属元素的例子不仅包括上述金属元素，还包括元素周期表的4A、5A、6A族中的过渡金属元素，即钛、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽、铬、钼以及钨。可使用这些元素的一种或两种以上。此外，银(Ag)、硅等可用作离子源层132A的添加元素。
这种离子源层132A的材料的具体例子包括ZrTeAl、TiTeAl、CrTeAl、WTeAl以及TaTeAl。所述材料的例子还可包括：将铜添加至ZrTeAl而得到的CuZrTeAl、进一步添加锗的CuZrTeAlGe以及包含添加元素的CuZrTeAlSiGe。否则，可使用以镁替代铝的ZrTeMg。即使当以诸如钛和钽等其他过渡金属元素替代锆时，仍可使用同样的添加元素作为待电离的金属元素。例如，可使用TaTeAlGe。此外，不仅可使用上述的碲，还可使用硫、硒或碘(I)以作为离子导电材料。具体来说，可使用ZrSAl、ZrSeAl、ZrIAl、CuGeTeAl等。可不包含铝并且可使用CuGeTeZr等。
其他元素可添加至离子源层132A中，目的例如是在存储层132的高温热处理中防止膜剥落。例如，硅为可同时期望改进保持特性的添加元素，优选地将硅与锆一起添加至离子源层132A中。然而，当硅的添加量过小时，无法期望防止膜剥落的效果，而当所述量过大时，不能获得良好的存储操作特性。因此，离子源层132A中硅的含量优选地在约10～45％的范围内。
电阻变化层132B设置于下部电极131侧，这里，使电阻变化层132B与下部电极131接触。该电阻变化层132B用作导电的阻挡层。当在下部电极131和上部电极133之间施加预定电压时，电阻变化层132B的电阻值发生变化。
电阻变化层132B具有包含例如过渡金属氧化物的层。例如，电阻变化层132B包括氧化铝(AlOx)层以及比氧化铝的电阻低的过渡金属氧化物层。从下部电极131侧依次设置过渡金属氧化物层和氧化铝层。这样，构成了电阻变化层132B，于是可提高电阻变化元件13的重复耐久性。过渡金属氧化物层优选地为绝缘性能不高的导电氧化物。具体来说，过渡金属氧化物层优选地为包含钛、锆、铪、钒、铌、钽、铬、钼以及钨的过渡金属族的至少一种的氧化物。此外，电阻变化层132B可不包括过渡金属氧化物层，而可包括氧化铝层。电阻变化层132B可包括使用过的氧化镓(GaOx)。
上部电极133可使用与下部电极131同样的公知的半导体布线材料。然而，上部电极优选地由稳定材料制成，该稳定材料即便在后退火处理后也不与离子源层132A反应。
相比于诸如闪存的存储元件，上述电阻变化元件13可简化存储单元11的配置，从而降低对存储元件的尺寸的依赖性。于是，可获得大信号，并且具有较强的缩放特性。此外，写入时间可缩短为约5纳秒，并且可以例如约1V的低电压和约20μA的低电流进行工作。
(读出电路20)
在电源VDD和BL开关电路40之间设有读出电路20，且读出电路20包括：用于施加读出电压的晶体管21A、21B；基准存储单元22；电流镜像电流源负载24；以及感测放大器25。
在该读出电路20中，当将预定电压施加于晶体管21A、21B的端子C时，晶体管21A、21B输出读出电压Vr，该读出电压Vr适合于选定的读出对象的存储单元11的状态。这里，晶体管21A、21B的晶体管尺寸相同，于是在施加相同电压的情况下，晶体管21A、21B的电流供给能力相同。
基准存储单元22设有图3A、3B中所示的电阻变化元件23(第二电阻变化元件)。图3A表示电阻变化元件23的横截面配置，而图3B表示电阻变化元件23的平面配置。电阻变化元件23基本上为四棱柱状元件，其依次包括：下部电极231、包含离子源层232A和电阻变化层232B的存储层232以及上部电极233。例如，下部电极231连接于晶体管21B，而上部电极233连接于上述公共端P。
在本实施方式中，构成读出电路20的电阻变化元件23的下部电极231、存储层232和上部电极233由与存储单元11中的电阻变化元件13相同的构成材料制成。上述相同的构成材料可不必是完全相同的材料，并且可不必具有相同的组成。这意味着当电阻变化元件13、23的尺寸相同时，可获得基本相同的电气特性(相对于所施加电压的电阻值的变化)。
当如图2B、3B所示的基本为四棱柱状的电阻变化元件13和电阻变化元件23的上表面(和下表面)的四边形面积分别由Sm和Srm表示时，Srm大于Sm。即，就沿着与电压或电流的施加方向(连接下部电极131、231和上部电极133、233的方向)垂直的方向所截取的横截面积而言，电阻变化元件23大于电阻变化元件13。因此，在施加相同等级电压的情况下，电阻变化元件23的电阻值小于电阻变化元件13的高电阻状态下的电阻值。当电阻变化元件23和电阻变化元件13的电阻值相同时，或者当电阻变化元件23的电阻值较大时，基准存储单元22不用作基准存储器。在图1中，基准存储单元22具有一个电阻变化元件23，然而，基准存储单元22可具有多个电阻变化元件23。而且，当基准存储单元22由多个电阻变化元件23形成时，在施加相同等级电压的情况下，各个电阻变化元件23的电阻值可全部相同，或者可彼此不同。
基准存储单元22中的电阻变化元件23优选地处于擦除状态(与电阻变化元件13的擦除状态或后述的高电阻状态对应的状态)，并且更优选地处于在存储装置制造后还未执行写入(未施加写入电压)的状态，即处于初始状态。这是因为当施加大电压时，电阻变化元件23的电阻值发生变化，于是担心电阻变化元件23的电阻值可变得小于电阻变化元件13的低电阻状态下的电阻值。而且一般来说，相比于每个存储单元11，基准存储单元22被更频繁地访问且更易于劣化。通过使用还未被施加大的写入电压的初始状态下的元件，可抑制该劣化。
在电流镜像电流源负载24中，由与存储阵列10连接的晶体管24A和与基准存储单元22连接的晶体管24B来检测流经读出对象的存储单元11的电流Im和流经基准存储单元22的电流Irm。电流Im和电流Irm之间的电流差被转换为电压，然后由感测放大器25进行放大，于是，可判定电流Im和电流Irm之间的大小关系(即，存储单元11是写入状态还是擦除状态)，并输出给数据输出电路50。
[存储装置1的作用和效果]
在本实施方式的存储装置1中，当由电源VDD施加电压脉冲时，在电阻变化元件13中，通过下部电极131和上部电极133，存储层132的例如电阻值等电气特性发生变化，从而存储信息(写入、擦除、读出)。下面，详述该操作。
(1.写入)
首先，将正电压施加给电阻变化元件13，于是上部电极133侧例如为正电位，而下部电极131侧为负电位。因此，电流I沿图2A、2B所示的箭头方向流入电阻变化元件13中，并且离子源层132A中的金属元素扩散至电阻变化层132B中，并在下部电极131侧被还原。结果，在下部电极131和电阻变化层132B之间的界面处形成导电路径(丝)。否则，被电离的金属元素留在电阻变化层132B中，于是形成杂质能级，且在电阻变化层132B中形成导电路径。因此，减小了电阻变化层132B的电阻值。此后，即使通过除去正电压以消除施加给电阻变化元件13的电压时，仍可保持低电阻状态，从而写入信息。图1所示的电阻变化元件13、23上的箭头对应于图2A～3B中的箭头。即，当电流沿着由端子P至BL的方向流动时，在电阻变化元件13中进行写入。
(2.擦除)
在擦除过程中，将负电压施加给电阻变化元件13，从而上部电极133侧例如为负电位，而下部电极131侧为正电位。因此，在电阻变化层132B中形成的导电路径的金属元素被再次电离并溶解于离子源层132A中，并且电阻变化层132B的电阻值再次上升。于是，电阻变化元件13进入高电阻状态。以此方式进行擦除。
图4表示包含电阻变化元件13的存储单元11的电阻-电压特性。在图4中，晶体管12的栅极电压通常为导通状态。当电阻变化元件13处于初始状态时，电阻值高且接近10MΩ。然而，当施加正电压时，电阻值下降，并且当施加+1.3V以上的电压时，电阻值急剧下降至约10kΩ(写入)。
接下来，当逐渐提高并施加与上述写入情况的极性相反的电压时，在-0.7V处电阻值急剧增加。最终，电阻值增加至与初始状态下同样的程度(擦除)。低电阻状态和高电阻状态分别与数据“1”和“0”关联，于是存储1位数据。从图4中显而易见，擦除状态(初始状态)下的电阻变化元件13的电阻值根据所施加的电压等级而非线性地变化。电阻变化元件13具有这样的特性，于是变得难以制备用于在读出过程中精确地判断电阻变化元件13的状态的基准存储单元。
(3.读出)
在读出过程中，首先，ROW解码器30选择字线WL0～WL5之任一个，且BL开关电路40选择位线BL0～BL3之任一个，以确定读出对象的存储单元11。接下来，将端子P设定为0V，并且将不足以进行写入和擦除的相对小的电压(例如，0.1V～1V)施加给端子C。可以任何方向施加电压。例如，施加给端子C的电压为被加上Vgs的读出电压Vr。当将电压Vr施加给被用于施加读出电压的晶体管21A、21B选定为读出对象的存储单元11以及基准存储单元22时，电流Im和电流Irm分别流入存储单元11和基准存储单元22。通过电流镜像电流源负载24和感测放大器25来比较电流Im和电流Irm之间的大小关系，并将比较结果输出给数据输出电路50。换言之，将存储单元11的电阻状态与基准存储单元22的电阻状态进行比较以确定累积的数据(存储单元11的写入状态或擦除状态)。
以上过程为一般性读出过程，随后，参照比较例来详述本实施方式中的读出过程的特征。
(3-1.比较例)
图5以比较例表示当以电阻值为1MΩ的基准存储单元来替代包含电阻变化元件23的基准存储单元22时的基准存储单元的电阻-电压特性。在图5中，以虚线表示基准存储单元的电阻-电压特性，而以图4中的实线表示的存储单元11的电阻-电压特性与上述特性重叠。
例如，在沿擦除方向施加0.3V(-0.3V)的电压并如此进行读出的情况下，当存储单元11的电阻值大于基准存储单元的电阻值1MΩ时，判定为数据“0”，而当存储单元11的电阻值小于基准存储单元的电阻值1MΩ时，判定为数据“1”。然而，相比于存储单元11的电阻值随着读出电压等级而非线性变化，基准存储单元的电阻值是恒定的，从而存在当读出电压等级发生变化时存储单元11的状态可被误判的问题。
(3-2.本实施方式)
相比于上述比较例，本实施方式的存储装置1包括基准存储单元22中的电阻变化元件23，且电阻变化元件23由与存储单元11中的电阻变化元件13相同的构成材料制成。因此，电阻变化元件23呈现出与电阻变化元件13相同的电阻变化特性。即，针对所施加的电压，基准存储单元22的电阻值(基准电阻)对应于存储单元11的电阻值的变化而变化。
图6表示具有电阻变化元件23的基准存储单元22的电阻-电压特性。在图6中，以虚线表示基准存储单元22的电阻-电压特性，而以图4中的实线表示的存储单元11的电阻-电压特性与上述特性重叠。此外，图6中的电阻变化元件13的面积Sm和电阻变化元件23的面积Srm之比(Sm∶Srm)为1∶10。即，相对于初始状态下的基准存储单元22的所施加电压的电阻值为初始状态下的存储单元11的电阻值的1/10。
参照图6，可确认存储单元11的电阻-电压特性与基准存储单元22的电阻-电压特性相同，并且基准存储单元22的电阻值(基准电阻)对应于存储单元11的电阻值而变化，该存储单元11的电阻值根据电压等级而非线性地变化。已根据擦除方向上的电压施加说明了读出，而且在写入方向上施加电压的情况下，以同样的方式进行读出。
如上所述，在本实施方式的存储装置1中，基准存储单元22由电阻变化元件23构成，电阻变化元件23呈现出与存储单元11中包含的电阻变化元件13相同的电阻变化特性。因此，电阻变化元件23(基准存储单元22)的电阻值与电阻变化元件13(存储单元11)的电阻值基本上成比例地变化。于是，可不考虑读出电压等级而精确地判定存储单元11的状态、即写入状态或擦除状态。即，可自由设定读出电压。
此外，因为电阻变化元件13、23由同一构成材料制成，并且仅电阻变化元件13、23的面积的尺寸可发生变化，故通过溅射法可容易地制造电阻变化元件23。
而且，通过使用初始状态下的电阻变化元件23，可抑制电阻变化元件23的劣化，并且可以更高的精度来判定存储单元11的状态。
在本实施方式中，因为电阻变化元件23的电阻被设定为小于电阻变化元件13的电阻，故电阻变化元件23的面积Srm设定为大于电阻变化元件13的面积Sm。然而，所述面积可设定为彼此相同，并且存储层232的层厚可设定为小于存储层132的层厚以减小电阻。
下面，说明本发明的其他实施方式。在以下说明中，与上述实施方式相同的构成部件由相同的附图标记表示，并且适当地省略重复说明。
<第二实施方式>
图7表示本发明的第二实施方式的存储装置2的示意性配置。本实施方式不同于上述第一实施方式之处在于，在基准存储单元22A中包含与存储单元11中的电阻变化元件13具有相同配置的多个电阻变化元件26，以作为第二电阻变化元件。多个电阻变化元件26中的每个都通过晶体管27而并联连接于用于施加读出电压的晶体管21B的一个端子。在图7中，将三个电阻变化元件26并联连接，但电阻变化元件26的个数可以为两个或四个以上。
图8A表示电阻变化元件26的横截面配置，而图8B表示电阻变化元件26的平面配置。电阻变化元件26基本上为四棱柱状元件，其依次具有下部电极261、包含离子源层262A和电阻变化层262B的存储层262以及上部电极263。例如，电阻变化元件26的下部电极261连接于晶体管27，并且上部电极263连接于上述公共端P。即，在本实施方式中，单独地对选择端子S0～S2进行导通/截止控制，以便调节连接于晶体管21B的电阻变化元件26的个数，于是，针对相同等级的施加电压，第二电阻变化元件(多个电阻变化元件26)的电阻值设定为小于第一电阻变化元件(电阻变化元件13)的高电阻状态下的电阻值。
电阻变化元件26的下部电极261、存储层262和上部电极263由与存储单元11中的电阻变化元件13相同的构成材料制成，并且面积SrmA与面积Sm相等。即，电阻变化元件26具有与电阻变化元件23相同的配置。电阻变化元件26、23优选地具有同一形状以易于制造。然而，当面积SrmA与面积Sm相等时，所述各形状可彼此不同。
图9表示具有电阻变化元件26的基准存储单元22A的电阻-电压特性。在图9中，以虚线表示基准存储单元22A的电阻-电压特性，而以图4中的实线表示的存储单元11的电阻-电压特性与上述特性重叠。当控制端子S0～S2中的两个处于导通状态时，初始状态下的基准存储单元22A的电阻值为初始状态下的存储单元11的电阻值的2/3，而当控制端子S0～S2中的三个处于导通状态时，初始状态下的基准存储单元22A的电阻值为初始状态下的存储单元11的电阻值的1/3。当存储单元11的电阻值与基准存储单元22A的电阻值相等时，基准存储单元22A不用作基准存储单元。因此，在本实施方式中，可选择并联连接的多个电阻变化元件26中的两个以上。
在本实施方式的存储装置2中，基准存储单元22A由多个电阻变化元件26构成，多个电阻变化元件26的配置与存储单元11中的电阻变化元件13的配置相同。因此，不仅具有上述实施方式的效果，还可简化制造工艺并易于调整基准电阻的等级。
如上所述，已参照各实施方式说明了本发明，但本发明不限于上述实施方式，并且可作出各种变型。例如，上述实施方式中所述的各层的材料未作限定，可使用其他材料。而且，在上述实施方式中，已经说明电阻变化元件23、26的构成材料与存储单元11中的电阻变化元件13的构成材料相同。然而，如果基准存储单元的电阻-电压特性呈现出与存储单元的电阻-电压特性基本相同的变化(趋势)，则所述构成材料可不同。
此外，例如，在上述实施方式中，说明了基本为正方形平面形状的电阻变化元件13、23、26。然而，所述平面形状可以为长方形或其他多边形或环形，且三维形状不限于柱状，而可以为其他形状。
在上述实施方式中，已经说明了通过所谓的电压施加电流感测方法对选定的存储单元11进行读出的方法。然而，还可通过诸如电压感测方法和电流感测方法等其他读出方法进行读出。
本领域的技术人员应当明白，在不脱离所附权利要求及其等同物的范围内，取决于设计需要和其它因素可出现各种变化、组合、子组合和替代。

Claims (9)

1.一种存储装置，其包括：
多个存储单元，每个所述存储单元包含第一电阻变化元件；以及
读出电路，其通过比较从所述多个存储单元中选择的存储单元的电阻状态与基准存储单元的电阻状态，以判定所述第一电阻变化元件的电阻值的大小，
其中，所述基准存储单元包含第二电阻变化元件，所述第二电阻变化元件相对于所施加电压的电阻值小于所述第一电阻变化元件在高电阻状态下的电阻值，并且所述第二电阻变化元件呈现出与所述第一电阻变化元件相同的电阻变化特性。
2.如权利要求1所述的存储装置，
其中，所述第一电阻变化元件依次具有第一电极、存储层以及第二电极，并且
所述存储层的电阻值随着对所述第一电极和所述第二电极施加的电压而变化。
3.如权利要求1或2所述的存储装置，其中，所述第二电阻变化元件由与所述第一电阻变化元件相同的材料制成。
4.如权利要求3所述的存储装置，其中，所述第二电阻变化元件沿电流流动方向的面积大于所述第一电阻变化元件沿电流流动方向的面积。
5.如权利要求1所述的存储装置，其中，所述第二电阻变化元件的配置与所述第一电阻变化元件的配置相同，且该第二电阻变化元件由彼此并联连接的多个电阻变化元件形成，并且在读出操作中选定所述多个电阻变化元件中的两个以上。
6.如权利要求1所述的存储装置，其中，所述第二电阻变化元件处于擦除状态。
7.如权利要求1所述的存储装置，其中，所述第二电阻变化元件处于初始状态。
8.如权利要求2所述的存储装置，其中，所述存储层具有：
离子源层，其设置于所述第二电极侧，并且该离子源层包含氧、碲、硫和硒中的至少一种以及铜、铝、锗和锌中的至少一种金属元素；以及
电阻变化层，其设置于所述第一电极侧。
9.如权利要求8所述的存储装置，其中，所述电阻变化层至少包含过渡金属氧化物。
CN201110401835.4A 2010-12-13 2011-12-06 存储装置 Expired - Fee Related CN102568565B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-276748 2010-12-13
JP2010276748A JP2012128892A (ja) 2010-12-13 2010-12-13 記憶装置

Publications (2)

Publication Number Publication Date
CN102568565A true CN102568565A (zh) 2012-07-11
CN102568565B CN102568565B (zh) 2017-05-24

Family

ID=46413775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110401835.4A Expired - Fee Related CN102568565B (zh) 2010-12-13 2011-12-06 存储装置

Country Status (3)

Country Link
US (1) US8576608B2 (zh)
JP (1) JP2012128892A (zh)
CN (1) CN102568565B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593940A (zh) * 2013-09-27 2016-05-18 高通股份有限公司 用于修整电阻式存储器中的参考电平的系统和方法
CN106062881A (zh) * 2014-02-20 2016-10-26 松下知识产权经营株式会社 非易失性半导体存储装置
CN108573726A (zh) * 2017-03-09 2018-09-25 华邦电子股份有限公司 半导体存储装置
CN110858502A (zh) * 2018-08-23 2020-03-03 旺宏电子股份有限公司 多重状态存储器元件及其存储状态值的调整方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8526214B2 (en) * 2011-11-15 2013-09-03 Stmicroelectronics Pte Ltd. Resistor thin film MTP memory
JP2014067476A (ja) * 2012-09-10 2014-04-17 Toshiba Corp 磁気抵抗メモリ装置
US9070441B2 (en) * 2012-12-21 2015-06-30 Sony Corporation Non-volatile memory system with reset verification mechanism and method of operation thereof
JP5839201B2 (ja) * 2013-03-06 2016-01-06 ソニー株式会社 半導体装置および情報読出方法
US9224464B2 (en) * 2014-02-10 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and related method
CN106233392B (zh) * 2014-03-07 2019-03-29 东芝存储器株式会社 存储器设备
US11139027B1 (en) * 2020-06-25 2021-10-05 Intel Corporation Apparatus, system and method to reduce a read voltage across a memory cell and improve read sense margin

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065953A (ja) * 2006-09-11 2008-03-21 Fujitsu Ltd 不揮発性半導体記憶装置及びその読み出し方法
US20090122598A1 (en) * 2007-11-09 2009-05-14 Kabushiki Kaisha Toshiba Resistance change memory device
US20090225586A1 (en) * 2008-03-06 2009-09-10 Yoshihiro Ueda Semiconductor memory device
CN101911205A (zh) * 2007-12-26 2010-12-08 株式会社东芝 非易失性半导体存储器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815804B2 (ja) 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
JP4468414B2 (ja) * 2007-06-29 2010-05-26 株式会社東芝 抵抗変化メモリ装置
JP5088036B2 (ja) 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
JP5423941B2 (ja) * 2007-11-28 2014-02-19 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065953A (ja) * 2006-09-11 2008-03-21 Fujitsu Ltd 不揮発性半導体記憶装置及びその読み出し方法
US20090122598A1 (en) * 2007-11-09 2009-05-14 Kabushiki Kaisha Toshiba Resistance change memory device
JP2009117006A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 抵抗変化メモリ装置
CN101911205A (zh) * 2007-12-26 2010-12-08 株式会社东芝 非易失性半导体存储器件
US20090225586A1 (en) * 2008-03-06 2009-09-10 Yoshihiro Ueda Semiconductor memory device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105593940A (zh) * 2013-09-27 2016-05-18 高通股份有限公司 用于修整电阻式存储器中的参考电平的系统和方法
CN105593940B (zh) * 2013-09-27 2018-12-14 高通股份有限公司 用于修整电阻式存储器中的参考电平的系统、装置和方法
CN106062881A (zh) * 2014-02-20 2016-10-26 松下知识产权经营株式会社 非易失性半导体存储装置
CN106062881B (zh) * 2014-02-20 2019-02-26 松下知识产权经营株式会社 非易失性半导体存储装置
CN108573726A (zh) * 2017-03-09 2018-09-25 华邦电子股份有限公司 半导体存储装置
CN108573726B (zh) * 2017-03-09 2021-07-27 华邦电子股份有限公司 半导体存储装置
CN110858502A (zh) * 2018-08-23 2020-03-03 旺宏电子股份有限公司 多重状态存储器元件及其存储状态值的调整方法
CN110858502B (zh) * 2018-08-23 2021-10-19 旺宏电子股份有限公司 多重状态存储器元件及其存储状态值的调整方法

Also Published As

Publication number Publication date
US8576608B2 (en) 2013-11-05
JP2012128892A (ja) 2012-07-05
CN102568565B (zh) 2017-05-24
US20120212994A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
CN102568565A (zh) 存储装置
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
TWI270075B (en) Memory device
JP4880101B1 (ja) 不揮発性記憶装置及びその駆動方法
CN101636840B (zh) 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
JP5830655B2 (ja) 不揮発性記憶素子の駆動方法
CN103250252B (zh) 非易失性存储元件及非易失性存储装置
US20120020143A1 (en) Array Operation Using A Schottky Diode As A Non Ohmic Selection Device
TW201729210A (zh) 電阻式隨機存取記憶體列的形成方法
CN103348472B (zh) 非易失性存储元件和非易失性存储装置
CN102683349A (zh) 存储元件和存储装置
US10460799B2 (en) Method of reading resistive memory device
CN102612716B (zh) 非易失性存储装置
CN102637454A (zh) 存储设备和用于操作该存储设备的操作方法
KR20150048856A (ko) 저항성 메모리 디바이스들
US20140056056A1 (en) Method for reading data from nonvolatile memory element, and nonvolatile memory device
JPWO2013021649A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
CN102629486A (zh) 存储装置和存储装置的操作方法
JP7080178B2 (ja) 不揮発性記憶装置、及び駆動方法
US10892300B2 (en) Storage device
JP2010278275A (ja) 半導体記憶装置
CN112306399B (zh) 存储器单元、存储器器件及其使用方法
JP2011233211A (ja) 抵抗変化素子の駆動方法及び不揮発性記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160920

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170524

Termination date: 20201206