CN108573726B - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN108573726B
CN108573726B CN201710652927.7A CN201710652927A CN108573726B CN 108573726 B CN108573726 B CN 108573726B CN 201710652927 A CN201710652927 A CN 201710652927A CN 108573726 B CN108573726 B CN 108573726B
Authority
CN
China
Prior art keywords
data
flag
selected word
block
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710652927.7A
Other languages
English (en)
Other versions
CN108573726A (zh
Inventor
服部规男
矢野胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN108573726A publication Critical patent/CN108573726A/zh
Application granted granted Critical
Publication of CN108573726B publication Critical patent/CN108573726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本发明提供一种半导体存储装置，抑制由区块单位的擦除或字单位的编程引起的耐久特性的下降。本发明的电阻变化型存储器(100)包括：存储阵列(110)，通过可逆性且非易失性的可变电阻元件来存储数据；以及控制器(120)，在响应来自外部的擦除指令，擦除存储阵列(110)的选择的区块时，不变更区块的数据，而是设定表示区块为擦除状态的EF标志。控制器(120)还包括读取单元，此读取单元在响应来自外部的读取指令，读取存储阵列(110)的选择的字时，基于EF标志，输出选择的字的数据或表示擦除的数据。

Description

半导体存储装置
技术领域
本发明涉及一种半导体存储装置，尤其涉及一种利用了可变电阻元件的电阻变化型存储器。
背景技术
作为代替闪速存储器(flash memory)的非易失性存储器(non-volatilememory)，利用了可变电阻元件的电阻变化型存储器已受到关注。电阻变化型存储器作为如下存储器而为人所知，此存储器将脉冲电压施加至金属氧化物等的膜，可逆且非易失性地设定膜的电阻，由此来存储数据。电阻变化型存储器能够利用电压来改写数据，因此，消耗电力小，另外，因为采用了包含一个晶体管+一个电阻器的较简单的构造，所以单元面积小至约6F2(F为配线的直径，且为数十nm左右)，能够实现高密度化，而且有读取时间为10纳秒左右的与DRAM同样快速的优点(专利文献1、2等)。
图1是表示现有的电阻变化型存储器的存储阵列(memory array)的典型结构的电路图。一个存储单元组(memory cell unit)包含可变电阻元件与串联地连接于所述可变电阻元件的存取用的晶体管。m×n(m、n为1以上的整数)个单元组形成为二维阵列状，晶体管的栅极连接于字线，漏极区域连接于可变电阻元件的一个电极，源极区域连接于源极线。可变电阻元件的另一个电极连接于位线。
可变电阻元件包含氧化铪(HfOx)等金属氧化物的薄膜，且能够根据所施加的脉冲电压的大小及极性，可逆且非易失性地将电阻值设定为低电阻状态或高电阻状态。将可变电阻元件设定(或写入)为高电阻状态称为设置(SET)，设定(写入)为低电阻状态称为重置(RESET)。
能够通过字线、位线及源极线，以位单位来选择单元组。例如，在对单元组M11进行写入的情况下，通过字线WL1使晶体管导通，将与设置或重置对应的电压施加至位线BL1、源极线SL1。由此，对可变电阻元件进行设置或重置。在对单元组M11进行读取的情况下，通过字线WL1使晶体管导通，将用于读取的电压施加至位线BL1、源极线SL1。在位线BL1中具有与可变电阻元件的设置或重置对应的电压或电流，通过传感器电路来检测所述电压或电流。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2012-64286号公报
[专利文献2]日本专利特开2008-41704号公报
[发明所要解决的问题]
电阻变化型存储器与闪速存储器不同，能够将数据直接从“0”切换(改写)为“1”，或从“1”切换(改写)为“0”，而闪速存储器是通过擦除将数据设为“1”，并通过编程将数据设为“0”，并不存在将数据从“0”编程为“1”的动作。因此，在打算利用电阻变化型存储器替代闪速存储器的情况下，较理想的是使电阻变化型存储器以与闪速存储器具有兼容性的规格进行动作。即，要求电阻变化型存储器对应于闪速存储器所使用的擦除等指令(command)。因此，若电阻变化型存储器对区块擦除指令进行了断言(assert)，则电阻变化型存储器需要对目标区块中所含的全部的存储单元进行重置(将数据切换为“1”)。但是，若被重置的存储单元中有存储有数据“1”的存储单元，则对于此种存储单元来说，未必需要进行重置。反复地进行不必要的改写会无端地消耗电阻变化型存储器的改写限制次数，致使耐久特性变差。
图2是表示现有的电阻变化型存储器的概略结构的图。电阻变化型存储器10包含存储阵列20、控制器30、数据选择部40、数据输入部50及数据输出部60。电阻变化型存储器10能够进行例如与或非(NOR)型闪速存储器具有兼容性的动作，控制器30对应于闪速存储器所使用的区块擦除指令、编程指令、读取指令等。控制器30能够以区块单位进行擦除，以字单位进行编程或读取。在图例中表示了如下例子，即，存储阵列20包含多个区块，一个区块包含128字，一个字包含32位。
图3是对电阻变化型存储器的与NOR型闪速存储器具有兼容性的擦除动作进行说明的流程。控制器30从外部接收擦除指令及应擦除的区块的地址(S10)后，从存储阵列20中选择应擦除的区块[n](S12)，对所选择的区块[n]内的全部字进行重置(S14)。此处，若数据“1”表示擦除，则控制器30会将数据“1”写入至选择区块[n]的全部字。例如，如图6(A)所示，若选择区块[n]的第m个字[n，m]为“00000002h”，则将此字改写为“FFFFFFFFh”。
图4是对编程动作进行说明的流程。在进行编程动作之前，需要进行擦除动作。控制器30从外部接收编程指令及地址(S20)，而且从外部接收应编程的输入数据DIN，将此输入数据DIN设置于输入部50(S22)后，在进行编程之前，将包含所选择的字的区块[n]擦除(S24)。即，将区块[n]的全部字重置为数据“1”。在区块[n]的擦除结束后，将输入部50所保持的输入数据DIN编程至所选择的字(S26)。
例如，如图6(B)所示，应编程的数据DIN为“FFFFFFFEh”，所选择的字中存储的数据为“00000002h”。控制器30将包含所选择的字的区块[n]全部擦除，即，将数据“1”写入至全部字，其次，将数据“00000001h”写入至所选择的字。即使为1位的编程，也需要擦除区块，因此，将数据“1”再次写入至区块[n]中存储有数据“1”的存储单元。
图5是对读取动作进行说明的流程。控制器30从外部接收读取指令及地址(S30)后，读取所选择的字(S32)，从数据输出部60输出读取的数据(S34)。
发明内容
本发明是解决所述现有问题的发明，目的在于提供如下半导体存储装置，此半导体存储装置抑制与区块单位的擦除或字单位的编程相伴的耐久特性的下降。
[解决问题的技术手段]
本发明的半导体存储装置包括：存储阵列，通过可逆性且非易失性的可变电阻元件来存储数据；擦除单元，在响应来自外部的擦除指令，擦除所述存储阵列的选择的区块时，不变更所述区块的数据，而是设定表示所述区块为擦除状态的第一标志数据(flagdata)；以及读取单元，在响应来自外部的读取指令，读取所述存储阵列的选择的字时，基于所述第一标志数据，输出选择的字的数据或表示擦除的数据。
优选为所述读取单元在所述第一标志数据表示擦除状态时，与所述选择的字中所存储的数据无关地输出表示擦除的数据。优选为所述读取单元在所述第一标志数据表示非擦除状态时，输出所述选择的字中所存储的数据。优选为半导体存储装置还包括编程单元，此编程单元响应来自外部的编程指令，将输入数据编程至所述存储阵列的选择的字，所述编程单元将所述第一标志数据设定为非擦除状态。优选为所述编程单元对选择的字中所存储的数据与输入数据进行比较，并根据比较结果，将所述输入数据或所述输入数据的反向转换数据编程至所述选择的字，且设定用以对用于编程的数据进行判别的第二标志数据。优选为所述编程单元根据所述比较结果，对所述选择的字的不一致的数据进行反转。优选为在所述输入数据与所述选择的字中所存储的数据之间的不一致的比例为50％以上的情况下，将所述输入数据编程至所述选择的字，在不足50％的情况下，将所述反向转换数据编程至所述选择的字，第二标志数据表示对所述输入数据或所述反向转换数据进行编程。优选为所述读取单元还基于所述第二标志数据，输出选择的字的数据或所述数据的反向转换数据。优选为所述存储阵列包括存储第一标志数据及第二标志数据的标志区域，所述标志区域与存储单元的各字对应地设置。优选为所述擦除指令、所述编程指令及所述读取指令是与闪速存储器具有兼容性的指令。
本发明的半导体存储层包含能够进行随机存取的非易失性的存储器元件，且能够将存储器元件的数据从“0”改写为“1”或从“1”改写为“0”，且包括：擦除单元，在响应来自外部的擦除指令，擦除所述存储器元件的选择的区块时，不变更所述区块的数据，而是设定表示所述区块为擦除状态的第一标志数据；以及读取单元，在响应来自外部的读取指令，读取所述存储器元件的选择的字时，基于所述第一标志数据，输出所述选择的字中所存储的数据或表示擦除的数据。
[发明的效果]
根据本发明，在能够将非易失性存储器元件的数据直接从“0”改写为“1”或从“1”改写为“0”的半导体存储装置中，在进行区块单位的擦除或字单位的编程等的情况下，能够减少不必要的改写，防止存储器元件的耐久特性变差。
附图说明
图1是表示现有的电阻变化型存储器的典型的存储阵列的结构的图。
图2是表示现有的电阻变化型存储器的整体结构的方框图。
图3是表示现有的电阻变化型存储器的与闪速存储器具有兼容性的擦除动作的流程图。
图4是表示现有的电阻变化型存储器的与闪速存储器具有兼容性的编程动作的流程图。
图5是表示现有的电阻变化型存储器的与闪速存储器具有兼容性的读取动作的流程图。
图6(A)及图6(B)是表示现有的电阻变化型存储器的擦除时及编程动作时的具体例的图。
图7是表示本发明第一实施例的电阻变化型存储器的整体结构的方框图。
图8是表示本发明第一实施例的电阻变化型存储器的擦除动作的流程图。
图9是表示本发明第一实施例的电阻变化型存储器的编程动作的流程图。
图10是表示本发明第一实施例的电阻变化型存储器的读取动作的流程图。
图11(A)至图11(D)是表示本发明第一实施例的电阻变化型存储器的擦除时、编程时及读取时的具体例的图。
图12是表示本发明第二实施例的电阻变化型存储器的整体结构的方框图。
图13是表示本发明第二实施例的电阻变化型存储器的擦除动作的流程图。
图14是表示本发明第二实施例的电阻变化型存储器的编程动作的流程图。
图15是表示本发明第二实施例的电阻变化型存储器的读取动作的流程图。
图16(A)至图16(C)是表示本发明第二实施例的电阻变化型存储器的擦除时及编程时的具体例的图。
图17(A)至图17(C)是表示本发明第二实施例的电阻变化型存储器的读取时的具体例的图。
[符号的说明]
10、100、100A：电阻变化型存储器
20、110：存储阵列
30、120：控制器
40、130：数据选择部
50、140：数据输入部
60、150：数据输出部
110A：主区域
110B：标志区域
BL1～BLm：位线
DIN：输入数据
DOUT：输出数据
EF、RF：标志
M11～Mnm：单元组
S10、S12、S14、S20、S22、S24、S26、S30、S32、S34、S100、S102、S104、S120、S122、S124、S126、S130、S132、S134、S136、S200、S202、S204、S220、S222、S224、S226、S228、S230、S232、S234、S240、S242、S244：步骤
SL1～SLn：源极线
WL1～WLn：字线
具体实施方式
其次，参照附图来详细地对本发明的实施方式进行说明。但是，应留意附图为了易于理解而强调表示了各部分，与实际器件的比例尺并不相同。
[实施例]
图7是表示本发明实施例的电阻变化型存储器的概略结构的方框图。本实施例的电阻变化型存储器100包括：存储阵列110，配置有呈矩阵状地排列的多个单元组(可变电阻元件的存储单元与存取用的晶体管)；控制器120；数据选择部130，根据列地址来选择输入数据或输出数据；数据输入部140，保持来自外部端子的输入数据DIN；以及数据输出部150，保持向外部端子输出的输出数据DOUT。
控制器120基于来自外部的指令及地址等来选择存储单元，对所选择的存储单元进行设置、重置。在优选的方式中，控制器120与闪速存储器的规格具有兼容性，即，能够进行与闪速存储器所使用的各种指令(擦除指令、编程指令、读取指令)对应的动作。例如，电阻变化型存储器100能够包括接收指令数据(command data)的外部端子、接收地址数据(address data)的外部端子及接收数据的外部端子，控制器120能够基于从外部端子接收的指令、地址、数据，进行与闪速存储器具有兼容性的擦除动作、编程动作及读取动作。或者，电阻变化型存储器100也可以从共用的外部端子接收指令数据、地址数据及输入数据，在此情况下，控制器120根据外部控制信号或时钟信号，对从外部端子输入的指令数据、地址数据或数据进行识别。
控制器120在以与闪速存储器具有兼容性的规格进行擦除动作时，能够以区块单位对存储阵列110进行管理，并以区块单位进行擦除。区块是擦除的单位，且能够规定为任意的字数。如图7所示，存储阵列110包含：主区域110A，用以存储数据；以及标志区域110B，存储用以对主区域110A的状态进行判别的标志数据。控制器120在进行擦除动作时，基于所输入的区块地址，从存储阵列中选择应擦除的区块，并将选择区块擦除。详情后述，但控制器120将标志数据设置于标志区域110B，所述标志数据表示不对所选择的区块内的主区域110A中存储的数据进行改写，而是将选择区块擦除。例如，如图7所示，一个区块包含128个字，一个字包含32位的主区域与1位的EF标志，选择区块[n]后，将区块[n]中所含的128个字的128位的全部的EF标志设置为“1”。
控制器120在以与闪速存储器具有兼容性的规格进行编程动作时，能够以字单位对存储阵列110进行管理，并以字单位进行编程。字是编程或读取的单位，且能够规定为任意的位数。控制器120基于所输入的地址，从存储阵列110中选择字，并将输入数据DIN编程至所选择的字。控制器120在对所选择的字进行了编程时，为了表示编程后的状态，将EF标志设置为“0”。
另外，控制器120在以与闪速存储器具有兼容性的规格进行读取动作时，能够以字单位对存储阵列110进行管理，并以字单位进行读取。控制器120基于所输入的地址，从存储阵列110中选择字，并根据所选择的字的标志区域110B中所设定的EF标志的状态，输出所选择的字中存储的数据、或输出与所选择的字中存储的数据无关地表示擦除的数据。
其次，对本发明的第一实施例的动作的详情进行说明。图8是表示本实施例的擦除动作的流程。控制器120从外部接收擦除指令及应擦除的区块的地址后(S100)，从存储阵列110中选择应擦除的区块[n](S102)。控制器120不将选择区块[n]的主区域110A的数据改写为“1”，而是将“1”设定为选择区块[n]的全部字的EF标志[n，＊](S104)，并在此结束擦除动作。此处，数据“1”表示擦除，[＊]是指全部的区块[n]。若以图7为例，则在擦除选择区块[n]的情况下，将选择区块[n]的全部字的128位的EF标志设定为“1”。图11(A)是具体例。当作为擦除对象的选择区块[n]的第m个字[n，m]为“00000002h”时，完全不变更此数据，而是将标志区域110B的EF标志设定为“1”。对于选择区块[n]内的其他字，也同样将EF标志设定为“1”。
图9是对本实施例的编程动作进行说明的流程。控制器120从外部接收编程指令及地址(S120)，并从外部将应编程的输入数据DIN载入至输入部50(S122)。其次，控制器120基于行地址，从存储阵列110中选择区块[n]中的第m个字[n，m]，将输入数据DIN编程至选择字[n，m]的主区域110A(S124)，而且将选择字[n，m]的EF标志设定为“0”(S126)。EF标志“0”表示未擦除选择字[n，m]而对其进行了编程。图11(B)表示具体例。当输入数据DIN为“FFFFFFFEh”，且选择字[n，m]中所存储的数据为“00000002h”时，将输入数据DIN编程至选择字[n，m]，并将EF标志设定为“0”。
图10是对本实施例的读取动作进行说明的流程。控制器120在从外部接收读取指令及地址后(S130)，基于行地址来选择区块[n]的第m个字[n，m]，并参照选择字[n，m]的EF标志是否为“1”(S132)。在EF标志为“1”的情况下，无论选择字[n，m]的数据如何，控制器120均将全部的读取数据DOUT输出为表示擦除的“1”(S134)。另一方面，在EF标志为“0”的情况下，控制器120读取选择字[n，m]中所存储的数据，并将此数据输出为读取数据DOUT(S136)。图11(C)、图11(D)表示具体例。在读取例1的图11(C)中，因为EF标志为“1”，所以输出“FFFFFFFFh”作为读取数据DOUT。在读取例2(D)的图11(D)中，因为EF标志为“0”，所以输出选择字[n，m]中所存储的数据“00000002h”作为读取数据DOUT。
这样，根据本实施例，在将存储阵列110的选择区块擦除时，不将选择区块内的全部字改写为数据“1”。因此，无需再次将数据“1”写入(重置)至存储有数据“1”的可变电阻元件，能够防止可变电阻元件的耐久特性变差。
其次，对本发明的第二实施例进行说明。图12是表示第二实施例的电阻变化型存储器110A的结构的图。在第二实施例中，存储阵列110的标志区域110B还包括RF标志。RF标志是如下标志，其在进行编程时，判别是将输入数据的正向转换数据编程至选择字，还是将输入数据的反向转换数据编程至选择字。
图13是表示第二实施例的擦除动作的流程。在第二实施例中，控制器120将“1”分别设定为选择区块[n]的EF标志[n，＊]与RF标志[n，m](S204)，除此以外的动作与第一实施例时相同。图16(A)表示具体例。当选择区块[n]的第m个字[n，m]为“00000002h”时，不变更此数据，而是将EF标志及RF标志设定为“1”。选择区块[n]的其他字也相同。
图14是对本实施例的编程动作进行说明的流程。控制器120从外部接收编程指令及地址(S220)，并将来自外部的输入数据DIN载入至输入部50(S222)。其次，控制器120基于行地址，从存储阵列110的选择的区块[n]中选择第m个字[n，m]，并对选择字[n，m]中所存储的数据与输入数据DIN进行异或运算(Exclusive-OR，EXOR)，将此EXOR的运算结果保持于寄存器(register)或可变开关等(S224)。与输入数据DIN一致的位变为“0”，与输入数据DIN不一致的位变为“1”。其次，控制器120参照EXOR的运算结果来对数据“1”进行计数，并判定数据“1”的数量是否为50％以上(S226)。数据“1”的数量表示选择字中所存储的数据与输入数据DIN之间的不一致的位数。在计数出的数据“1”为50％以上的情况下，将输入数据DIN编程至选择字[n，m]，将EF标志设定为“0”，并将RF标志设定为“1”(S226)。此处应留意的是对于选择字[n，m]，通过对不一致的位进行反转来进行编程。另一方面，在计数出的数据“1”不足50％的情况下，将输入数据DIN的反向转换数据编程至选择字[n，m]，将EF标志设定为“0”，并将RF标志设定为“0”(S228)。在此情况下，对于选择字[n，m]，也仅对不一致的位进行反转。在此，编程动作结束。
图16(B)、图16(C)表示具体例。在编程例1的图16(B)中，当输入数据DIN为“FFFFFFFEh”，且选择字[n，m]中所存储的数据为“FFFFFFFDh”时，EXOR的运算结果中的数据“1”的计数数量为“2”。即，数据“1”的数量不足50％。因此，将输入数据DIN编程至选择字[n，m]，但仅对与表示EXOR不一致的“1”对应的选择字[n，m]的低位的2位的数据进行反转。另外，RF标志为了表示以正向转换数据编程而被设定为“1”。
在编程例2的图16(C)中，当输入数据DIN为“FFFFFFFEh”，选择字[n，m]中所存储的数据为“00000002h”时，EXOR的运算结果中的数据“1”的计数数量为“30”。因为不一致的数据数为50％以上，所以将输入数据DIN的反向转换数据编程至选择字[n，m]。在此情况下，因为使用反向转换数据，仅对与表示EXOR一致的“0”对应的选择字[n，m]的位的数据进行反转。另外，RF标志为了表示输入数据DIN以反向转换数据编程而被设定为“0”。
图15是对本实施例的读取动作进行说明的流程。控制器120从外部接收读取指令及地址后(S230)，基于行地址来选择区块[n]的第m个字[n，m]，并判定选择字[n，m]的EF标志是否为“1”(S232)。在EF标志为“1”的情况下，无论选择字[n，m]的数据如何，控制器120均将全部的读取数据DOUT输出为“1”(S234)。另一方面，在EF标志为“0”的情况下，控制器120判定RF标志是否为“1”(S240)。在RF标志为“1”的情况下，控制器120将选择字[n，m]中所存储的数据输出为读取数据DOUT(S242)，在RF标志为“0”的情况下，控制器120将使选择字[n，m]中所存储的数据反转所得的数据输出为读取数据DOUT(S244)。
图17(A)、图17(B)、图17(C)表示具体例。在读取例1的图17(A)中，因为EF标志为“1”，所以与选择字[n，m]中所存储的数据“00000002h”无关，输出“FFFFFFFFh”作为读取数据DOUT。在读取例2的图17(B)中，EF标志为“0”，RF标志为“1”。因此，输出选择字[n，m]中所存储的数据“FFFFFFFE2h”作为读取数据DOUT。在读取例3的图17(C)中，EF标志为“0”，RF标志为“0”。因为已将输入数据DIN的反向转换数据编程至选择字[n，m]，所以将选择字[n，m]中所存储的数据的反向转换数据作为读取数据DOUT而输出。
根据第二实施例，在进行编程时，基于输入数据与字中所存储的数据之间的不一致或一致的比例，对输入数据的正向转换数据或反向转换数据进行编程，因此，能够使选择字的可变电阻元件的改写次数比第一实施例时更少。
虽然所述实施例表示了电阻变化型存储器以与NOR型闪速存储器具有兼容性的规格进行动作的例子，但电阻变化型存储器也可以与与非(NAND)型闪速存储器具有兼容性的规格进行动作。而且，所述实施例例示了电阻变化型存储器作为如下半导体存储装置，此半导体存储装置能够进行随机存取，且非易失性存储器元件的数据能够直接从“0”改写为“1”，或从“1”改写为“0”，但非易失性存储器元件不限于电阻可变型存储器元件，也可以是其他通过强介电体或磁等来存储数据的元件。
以上对本发明的优选实施方式进行了详述，但本发明并不限定于特定的实施方式，能够在权利要求所记载的本发明的宗旨的范围内进行各种变形、变更。

Claims (9)

1.一种半导体存储装置，其特征在于包括：
存储阵列，通过可逆性且非易失性的可变电阻元件来存储数据；
擦除单元，在响应来自外部的擦除指令，擦除所述存储阵列的选择的区块时，不变更所述区块的数据，而是设定表示所述区块是否为擦除状态的第一标志数据；以及
读取单元，响应来自外部的读取指令，输出所述存储阵列的选择的字的读取数据，
其中，所述读取单元在所述第一标志数据表示所述擦除状态时，无论所述选择的字中所存储的数据为何，均输出表示所述擦除的数据做为所述读取数据，以及
所述读取单元在所述第一标志数据表示非擦除状态时，输出所述选择的字中所存储的数据，或所述数据的反向转换数据做为所述读取数据。
2.根据权利要求1所述的半导体存储装置，其特征在于：
所述半导体存储装置还包括编程单元，所述编程单元响应来自外部的编程指令，将输入数据编程至所述存储阵列的选择的字，所述编程单元将所述第一标志数据设定为所述非擦除状态。
3.根据权利要求2所述的半导体存储装置，其特征在于：
所述编程单元对所述选择的字中所存储的数据与所述输入数据进行比较，并根据比较结果，将所述输入数据或所述输入数据的反向转换数据编程至所述选择的字，且设定用以对用于编程的数据进行判别的第二标志数据。
4.根据权利要求3所述的半导体存储装置，其特征在于：
所述编程单元根据所述比较结果，对所述选择的字的不一致的数据进行反转。
5.根据权利要求3或4所述的半导体存储装置，其特征在于：
在所述输入数据与所述选择的字中所存储的数据之间的不一致的比例为不足50%的情况下，将所述输入数据编程至所述选择的字，在50%以上的情况下，将所述反向转换数据编程至所述选择的字，所述第二标志数据表示已对所述输入数据或所述输入数据的反向转换数据进行编程。
6.根据权利要求3或4所述的半导体存储装置，其特征在于：
所述读取单元还基于所述第二标志数据，输出所述选择的字的数据或所述数据的反向转换数据。
7.根据权利要求1所述的半导体存储装置，其特征在于：
所述存储阵列包括存储所述第一标志数据及第二标志数据的标志区域，所述标志区域与存储单元的各字对应地设置。
8.根据权利要求1所述的半导体存储装置，其特征在于：
所述擦除指令、编程指令及所述读取指令是与闪速存储器具有兼容性的指令。
9.一种半导体存储装置，其特征在于包含能够进行随机存取的非易失性的存储器元件，且能够将所述存储器元件的数据从“0”改写为“1”或从“1”改写为“0”，所述半导体存储装置包括：
擦除单元，在响应来自外部的擦除指令，擦除所述存储器元件的选择的区块时，不变更所述区块的数据，而是设定表示所述区块是否为擦除状态的第一标志数据；以及
读取单元，响应来自外部的读取指令，输出所述存储器元件的选择的字的读取数据，
其中，所述读取单元在所述第一标志数据表示所述擦除状态时，无论所述选择的字中所存储的数据为何，均输出表示所述擦除的数据做为所述读取数据，以及
所述读取单元在所述第一标志数据表示非擦除状态时，输出所述选择的字中所存储的数据，或所述数据的反向转换数据做为所述读取数据。
CN201710652927.7A 2017-03-09 2017-08-02 半导体存储装置 Active CN108573726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017044471A JP6387134B1 (ja) 2017-03-09 2017-03-09 半導体記憶装置
JP2017-044471 2017-03-09

Publications (2)

Publication Number Publication Date
CN108573726A CN108573726A (zh) 2018-09-25
CN108573726B true CN108573726B (zh) 2021-07-27

Family

ID=63444203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710652927.7A Active CN108573726B (zh) 2017-03-09 2017-08-02 半导体存储装置

Country Status (5)

Country Link
US (1) US10366750B2 (zh)
JP (1) JP6387134B1 (zh)
KR (1) KR102087954B1 (zh)
CN (1) CN108573726B (zh)
TW (1) TWI638357B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037833B (zh) * 2019-06-04 2023-06-06 华邦电子股份有限公司 电阻式存储器及其数据写入方法
US10937495B2 (en) 2019-07-02 2021-03-02 Winbond Electronics Corp. Resistive memory apparatus and method for writing data thereof
JP6893535B2 (ja) * 2019-08-15 2021-06-23 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 抵抗メモリ及びそのデータ書込み方法
CN112530494A (zh) * 2019-09-17 2021-03-19 硅存储技术股份有限公司 具有存储的索引信息的非易失性存储器设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568565A (zh) * 2010-12-13 2012-07-11 索尼公司 存储装置
CN103680616A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 可变电阻存储器件及其操作方法
CN105378849A (zh) * 2013-07-17 2016-03-02 松下知识产权经营株式会社 非易失性半导体存储装置及其改写方法
US9691477B2 (en) * 2015-02-17 2017-06-27 Samsung Electronics Co., Ltd. Resistive memory system and method of operating the resistive memory system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359583C (zh) * 1998-11-02 2008-01-02 松下电器产业株式会社 记录和再现设备
US7288825B2 (en) 2002-12-18 2007-10-30 Noble Peak Vision Corp. Low-noise semiconductor photodetectors
JP2007250101A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 不揮発性メモリ装置および不揮発性メモリ装置の制御方法
JP4655000B2 (ja) 2006-08-01 2011-03-23 セイコーエプソン株式会社 可変抵抗素子および抵抗変化型メモリ装置
US20090091968A1 (en) * 2007-10-08 2009-04-09 Stefan Dietrich Integrated circuit including a memory having a data inversion circuit
KR101365683B1 (ko) * 2007-12-27 2014-02-20 삼성전자주식회사 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
JP4719236B2 (ja) * 2008-03-21 2011-07-06 株式会社東芝 半導体記憶装置及び半導体記憶システム
JP2009252255A (ja) * 2008-04-01 2009-10-29 Renesas Technology Corp 不揮発性半導体記憶装置
US8688894B2 (en) 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
WO2011096047A1 (ja) * 2010-02-02 2011-08-11 株式会社日立製作所 半導体記憶装置、及び、データ処理方法
JP5351863B2 (ja) 2010-09-17 2013-11-27 シャープ株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP2013168204A (ja) * 2012-02-16 2013-08-29 Elpida Memory Inc 半導体装置
JP5853899B2 (ja) 2012-03-23 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
JP5929790B2 (ja) * 2012-06-19 2016-06-08 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US9001578B2 (en) * 2012-09-11 2015-04-07 Seagate Technology Llc Soft erasure of memory cells
US9281022B2 (en) * 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
TWI539461B (zh) 2014-06-11 2016-06-21 晶豪科技股份有限公司 對長期循環的非揮發性位元的防止寫入時間退化的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102568565A (zh) * 2010-12-13 2012-07-11 索尼公司 存储装置
CN103680616A (zh) * 2012-08-29 2014-03-26 爱思开海力士有限公司 可变电阻存储器件及其操作方法
CN105378849A (zh) * 2013-07-17 2016-03-02 松下知识产权经营株式会社 非易失性半导体存储装置及其改写方法
US9691477B2 (en) * 2015-02-17 2017-06-27 Samsung Electronics Co., Ltd. Resistive memory system and method of operating the resistive memory system

Also Published As

Publication number Publication date
JP6387134B1 (ja) 2018-09-05
TW201833921A (zh) 2018-09-16
JP2018147542A (ja) 2018-09-20
KR20180103727A (ko) 2018-09-19
US20180261285A1 (en) 2018-09-13
CN108573726A (zh) 2018-09-25
KR102087954B1 (ko) 2020-03-12
TWI638357B (zh) 2018-10-11
US10366750B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
CN108573726B (zh) 半导体存储装置
TWI402849B (zh) 用於控制記憶體之系統及方法
TWI391936B (zh) 記憶體裝置架構以及操作
US7586790B2 (en) Flash memory device and refresh method
CN105304114A (zh) 存储装置和操作存储系统的方法
US9489143B2 (en) Method for accessing flash memory and associated controller and memory device
US8451643B2 (en) Semiconductor memory device rewriting data after execution of multiple read operations
JP2012069199A (ja) 半導体記憶装置
JP5714681B2 (ja) 半導体記憶装置
KR20230141714A (ko) 쓰기 버퍼 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11043249B2 (en) Memory devices with improved refreshing operation
JP6457792B2 (ja) 半導体記憶装置
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
US11327902B2 (en) Memory system, memory controller, and operation method of memory system for setting lock on map segments cached in map cache
US11307918B2 (en) Memory controller performing recovery operation, operating method of the same, and memory system including the same
US9653127B1 (en) Methods and apparatuses for modulating threshold voltages of memory cells
US11307942B2 (en) Memory system, memory controller and method for operating memory controller
US11182108B2 (en) Memory system, memory controller, and operation method
TWI530957B (zh) 快閃記憶體、壞區塊的管理方法及管理程式
KR20200073108A (ko) Pram 블록들 내 카피백 및 쓰기의 통합을 위한 방법
US6768675B1 (en) Stack-gate flash memory array
EP3783611B1 (en) Storage device that performs state shaping of data
TWI523036B (zh) 半導體記憶裝置
TW202311948A (zh) 半導體儲存裝置及半導體系統
KR20220130409A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant