KR102087954B1 - 반도체 기억 장치 - Google Patents

반도체 기억 장치 Download PDF

Info

Publication number
KR102087954B1
KR102087954B1 KR1020180027152A KR20180027152A KR102087954B1 KR 102087954 B1 KR102087954 B1 KR 102087954B1 KR 1020180027152 A KR1020180027152 A KR 1020180027152A KR 20180027152 A KR20180027152 A KR 20180027152A KR 102087954 B1 KR102087954 B1 KR 102087954B1
Authority
KR
South Korea
Prior art keywords
data
selected word
flag
word
erase
Prior art date
Application number
KR1020180027152A
Other languages
English (en)
Other versions
KR20180103727A (ko
Inventor
노리오 하토리
마사루 야노
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20180103727A publication Critical patent/KR20180103727A/ko
Application granted granted Critical
Publication of KR102087954B1 publication Critical patent/KR102087954B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

블록 단위의 소거 또는 워드 단위의 프로그램에 의한 인듀런스 특성의 저하를 억제하는 반도체 기억 장치를 제공한다.
본 발명의 저항 변화형 메모리(100)는 가역성 및 불휘발성 가변 저항 소자에 의해 데이터를 기억하는 메모리 어레이(110)와, 외부로부터의 소거 커맨드에 응답하여 메모리 어레이(110)의 선택된 블록을 소거할 때, 블록의 데이터를 변경하지 않고 블록이 소거 상태임을 나타내는 EF 플래그를 설정하는 콘트롤러(120)를 포함한다. 콘트롤러(120)는 또한 외부로부터의 독출 커맨드에 응답하여 메모리 어레이(110)의 선택된 워드를 독출할 때, EF 플래그에 기초하여 선택된 워드의 데이터 또는 소거를 나타내는 데이터를 출력하는 독출 수단을 포함한다.

Description

반도체 기억 장치{Semiconductor storage device}
본 발명은 반도체 기억 장치에 관한 것으로, 특히, 가변 저항 소자를 이용한 저항 변화형 메모리에 관한 것이다.
플래시 메모리를 대체하는 불휘발성 메모리로서, 가변 저항 소자를 이용한 저항 변화형 메모리가 주목받고 있다. 저항 변화형 메모리는 금속 산화물 등의 막에 펄스 전압을 인가하고, 막의 저항을 가역적으로 또한 불휘발적으로 설정함으로써 데이터를 기억하는 메모리로서 알려져 있다. 저항 변화형 메모리는 전압으로 데이터를 재기입할 수 있으므로, 소비 전력이 작고, 또한 1 트랜지스터＋1 저항으로 이루어진 비교적 단순한 구조를 위해 셀 면적이 약 6F2(F는 배선의 직경으로, 수십 nm 정도)로 작고, 고밀도화가 가능하며, 또한 독출 시간이 10나노초 정도로 DRAM 수준으로 고속이라는 이점이 있다(특허 문헌 1, 2 등).
도 1은 종래의 저항 변화형 메모리의 메모리 어레이의 전형적인 구성을 나타내는 회로도이다. 하나의 메모리 셀 유닛은 가변 저항 소자와 이에 직렬로 접속된 액세스용 트랜지스터로 구성된다. m×n(m, n은 1 이상의 정수)개의 셀 유닛이 이차원 어레이상으로 형성되고, 트랜지스터의 게이트가 워드선에 접속되고, 드레인 영역이 가변 저항 소자의 일방의 전극에 접속되고, 소스 영역이 소스선에 접속된다. 가변 저항 소자의 다른 일방의 전극이 비트선에 접속된다.
가변 저항 소자는 산화 하프늄(HfOx) 등의 금속 산화물의 박막으로 구성되고, 인가되는 펄스 전압의 크기 및 극성에 의해 저항값을 저저항 상태 또는 고저항 상태로 가역적으로 또한 불휘발성으로 설정할 수 있다. 가변 저항 소자를 고저항 상태로 설정(또는 기입)하는 것을 세트(SET), 저저항 상태로 설정(기입)하는 것을 리셋(RESET)이라고 한다.
셀 유닛은 워드선, 비트선 및 소스선에 의해 비트 단위로 선택할 수 있다. 예컨대, 셀 유닛(M11)에 기입을 수행하는 경우에는, 워드선(WL1)에 의해 트랜지스터가 온 되고, 비트선(BL1), 소스선(SL1)에는 세트 또는 리셋에 따른 전압이 인가된다. 이에 따라, 가변 저항 소자가 세트 또는 리셋된다. 셀 유닛(M11)의 독출을 수행하는 경우에는, 워드선(WL1)에 의해 트랜지스터가 온 되고, 비트선(BL1), 소스선(SL1)에는 독출을 위한 전압이 인가된다. 비트선(BL1)에는 가변 저항 소자의 세트 또는 리셋에 따른 전압 또는 전류가 나타나고, 이것이 센스 회로에 의해 검출된다.
[특허문헌 1]　일본특허공개 2012－64286호 공보 [특허문헌 2]　일본특허공개 2008－41704호 공보
저항 변화형 메모리는 플래시 메모리와 달리, 데이터를 “0”으로부터 “1”로, 또는 “1”로부터 “0”으로 직접 스위치(재기입)할 수 있고, 또한, 플래시 메모리에서는 소거에 의해 데이터를 “1”로, 프로그램에 의해 데이터를 “0”으로 하는 것으로, 데이터를 “0”으로부터 “1”로 프로그래밍하는 동작은 존재하지 않는다. 이 때문에, 저항 변화형 메모리를 플래시 메모리에 치환하는 것을 의도하는 경우, 플래시 메모리와 호환성이 있는 사양으로 저항 변화형 메모리를 동작시키는 것이 바람직하다. 즉, 저항형 변화 메모리에는 플래시 메모리로 이용되는 소거 등의 커맨드에 대한 대응이 요구된다. 그러므로, 만약 저항 변화형 메모리가 블록 소거 커맨드를 어서트 받았다면, 저항 변화형 메모리는 타겟의 블록에 포함되는 모든 메모리 셀을 리셋(데이터를 “1”로 스위치) 할 필요가 있다. 그러나, 리셋되는 메모리 셀 중에 데이터 “1”을 기억하고 있는 것이 있다면, 이러한 메모리 셀에 있어서 리셋이 반드시 필요한 것은 아니다. 불필요한 재기입을 반복하는 것은 저항 변화형 메모리의 재기입 제한 회수를 불필요하게 소비시켜 인듀런스 특성을 악화시키게 된다.
도 2는 종래의 저항 변화형 메모리의 개략 구성을 나타내는 도면이다. 저항 변화형 메모리(10)는 메모리 어레이(20), 콘트롤러(30), 데이터 선택부(40), 데이터 입력부(50) 및 데이터 출력부(60)을 포함한다. 저항 변화형 메모리(10)는, 예컨대 NOR형 플래시 메모리와 호환성이 있는 동작을 하는 것이 가능하고, 콘트롤러(30)는 플래시 메모리에 이용되는 블록 소거 커맨드, 프로그램 커맨드, 독출 커맨드 등에 대응한다. 콘트롤러(30)는 블록 단위에서의 소거, 워드 단위에서의 프로그램 또는 독출을 가능하게 한다. 도면의 예에서는, 메모리 어레이(20)가 복수의 블록을 포함하고, 하나의 블록이 128 워드를 포함하며, 하나의 워드가 32비트를 포함하는 예를 나타내고 있다.
도 3은 저항 변화형 메모리의 NOR형 플래시 메모리와 호환성이 있는 소거 동작을 설명하는 플로우이다. 콘트롤러(30)는 외부로부터 소거 커맨드 및 소거해야 할 블록의 어드레스를 받으면(S10), 메모리 어레이(20)로부터 소거해야 할 블록［n］을 선택하고(S12), 선택된 블록［n］ 내의 전 워드를 리셋한다(S14). 여기서, 데이터 “1”을 소거를 나타내는 것으로 한다면, 콘트롤러(30)는 선택 블록［n］의 전 워드에 데이터 “1”을 기입한다. 예컨대, 도 6(A)에 나타낸 바와 같이, 선택 블록［n］의 m번째 워드［n, m］가 “00000002h”라면, 이것이 “FFFFFFFFh”로 재기입된다.
도 4는 프로그램 동작을 설명하는 플로우이다. 프로그램 동작 전에는 소거 동작이 필요하다. 콘트롤러(30)는 외부로부터 프로그램 커맨드 및 어드레스를 받고(S20), 또한 외부로부터 프로그래밍해야 할 입력 데이터(DIN)을 받고, 이것이 입력부(50)에 세트되면(S22), 프로그래밍 전에, 선택되는 워드를 포함하는 블록［n］을 소거한다(S24). 즉, 블록［n］의 전 워드가 데이터 “1”로 리셋된다. 블록［n］의 소거가 종료된 후, 입력부(50)에 홀딩된 입력 데이터(DIN)가 선택된 워드에 프로그래밍된다(S26).
예컨대, 도 6(B)에 도시한 바와 같이, 프로그래밍해야 할 데이터(DIN)가 “FFFFFFFEh”이고, 선택된 워드에 기억되어 있는 데이터가 “00000002h”라고 한다. 콘트롤러(30)는 선택된 워드를 포함하는 블록［n］을 모두 소거하고, 즉 전 워드에 데이터 “1”을 기입하고, 이어서, 선택된 워드에 데이터 “00000001h”를 기입한다. 비록, 1비트의 프로그램이라 하더라도, 블록의 소거가 필요하므로, 블록［n］에 데이터 “1”을 기억하고 있는 메모리 셀에는 다시 데이터 “1”이 기입되게 된다.
도 5는 독출 동작을 설명하는 플로우이다. 콘트롤러(30)는 외부로부터 독출 커맨드 및 어드레스를 받으면(S30), 선택된 워드를 독출하고(S32), 독출한 데이터를 데이터 출력부(60)로부터 출력시킨다(S34).
본 발명은 상기 종래의 과제를 해결하는 것으로, 블록 단위의 소거 또는 워드 단위의 프로그램에 수반하는 인듀런스 특성의 저하를 억제하는 반도체 기억 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 기억 장치는 가역성 및 불휘발성 가변 저항 소자에 의해 데이터를 기억하는 메모리 어레이; 외부로부터의 소거 커맨드에 응답하여 상기 메모리 어레이의 선택된 블록을 소거할 때, 상기 블록의 데이터를 변경하지 않고 상기 블록이 소거 상태임을 나타내는 제1 플래그 데이터를 설정하는 소거 수단; 및 외부로부터의 독출 커맨드에 응답하여 상기 메모리 어레이의 선택된 워드를 독출할 때, 상기 제1 플래그 데이터에 기초하여 선택된 워드의 데이터 또는 소거를 나타내는 데이터를 출력하는 독출 수단;을 포함한다.
바람직하게는, 상기 독출 수단은 상기 제1 플래그 데이터가 소거 상태를 나타낼 때, 상기 선택된 워드에 기억되어 있는 데이터와는 관계없이 소거를 나타내는 데이터를 출력한다. 바람직하게는, 상기 독출 수단은 상기 제1 플래그 데이터가 비소거 상태를 나타낼 때, 상기 선택된 워드에 기억되어 있는 데이터를 출력한다. 바람직하게는, 반도체 기억 장치는 또한 외부로부터의 프로그램 커맨드에 응답하여 상기 메모리 어레이의 선택된 워드에 입력 데이터를 프로그래밍하는 프로그램 수단을 포함하고, 당해 프로그램 수단은 상기 제1 플래그 데이터를 비소거 상태로 설정한다. 바람직하게는, 상기 프로그램 수단은 선택된 워드에 기억된 데이터와 입력 데이터를 비교하고, 비교 결과에 따라 상기 입력 데이터 또는 상기 입력 데이터의 반전 데이터를 상기 선택된 워드에 프로그래밍하고, 또한 프로그램에 이용된 데이터를 판별하기 위한 제2 플래그 데이터를 설정한다. 바람직하게는, 상기 프로그램 수단은 상기 비교 결과에 따라 상기 선택된 워드의 불일치 데이터를 반전한다. 바람직하게는, 상기 입력 데이터와 상기 선택된 워드에 기억된 데이터와의 불일치 비율이 50% 이상인 경우에는, 상기 입력 데이터가 상기 선택된 워드에 프로그래밍되고, 50% 미만인 경우에는, 상기 반전 데이터가 상기 선택된 워드에 프로그래밍되며, 제2 플래그 데이터는 상기 입력 데이터 또는 상기 반전 데이터가 프로그램된 것을 나타낸다. 바람직하게는, 상기 독출 수단은 또한 상기 제2 플래그 데이터에 기초하여 선택된 워드의 데이터 또는 그 반전 데이터를 출력한다. 바람직하게는, 상기 메모리 어레이는 제1 및 제2 플래그 데이터를 기억하는 플래그 영역을 포함하고, 상기 플래그 영역은 메모리 셀의 각 워드에 대응하여 설치된다. 바람직하게는, 상기 소거 커맨드, 상기 프로그램 커맨드, 및 상기 독출 커맨드는 플래시 메모리와 호환성이 있는 커맨드이다.
본 발명에 따른 반도체 기억층은 랜덤 액세스 가능한 불휘발성 메모리 소자를 포함하고, 또한 메모리 소자의 데이터를 “0”으로부터 “1” 또는 “1”로부터 “0”으로 재기입 가능한 것으로서, 외부로부터의 소거 커맨드에 응답하여 상기 메모리 소자의 선택된 블록을 소거할 때, 상기 블록의 데이터를 변경하지 않고, 상기 블록이 소거 상태를 나타내는 제1 플래그 데이터를 설정하는 소거 수단; 및 외부로부터의 독출 커맨드에 응답하여 상기 메모리 소자의 선택된 워드를 독출할 때, 상기 제1 플래그 데이터에 기초하여 상기 선택된 워드에 기억된 데이터 또는 소거를 나타내는 데이터를 출력하는 독출 수단;을 포함한다.
본 발명에 의하면, 불휘발성 메모리 소자의 데이터를 “0”으로부터 “1” 또는 “1”로부터 “0”으로 직접 재기입 가능한 반도체 기억 장치에 있어서, 블록 단위의 소거 또는 워드 단위의 프로그램 등을 수행하는 경우, 불필요한 재기입을 줄여 메모리 소자의 인듀런스 특성이 악화되는 것을 방지할 수 있다.
도 1은 종래의 저항 변화형 메모리의 전형적인 메모리 어레이의 구성을 나타내는 도면이다.
도 2는 종래의 저항 변화형 메모리의 전체 구성을 나타내는 블록도이다.
도 3은 종래의 저항 변화형 메모리에 있어서의 플래시 메모리와 호환성이 있는 소거 동작을 나타내는 흐름도이다.
도 4는 종래의 저항 변화형 메모리에 있어서의 플래시 메모리와 호환성이 있는 프로그램 동작을 나타내는 흐름도이다.
도 5는 종래의 저항 변화형 메모리에 있어서의 플래시 메모리와 호환성이 있는 독출 동작을 나타내는 흐름도이다.
도 6은 종래의 저항 변화형 메모리의 소거시 및 프로그램 동작시의 구체예를 나타내는 도면이다.
도 7은 본 발명의 제1 실시예에 따른 저항 변화형 메모리의 전체 구성을 나타내는 블록도이다.
도 8은 본 발명의 제1 실시예에 의한 저항 변화형 메모리의 소거 동작을 나타내는 흐름도이다.
도 9는 본 발명의 제1 실시예에 의한 저항 변화형 메모리의 프로그램 동작을 나타내는 흐름도이다.
도 10은 본 발명의 제1 실시예에 의한 저항 변화형 메모리의 독출 동작을 나타내는 흐름도이다.
도 11은 본 발명의 제1 실시예에 의한 저항 변화형 메모리의 소거시, 프로그램시 및 독출시의 구체예를 나타내는 도면이다.
도 12는 본 발명의 제2 실시예에 따른 저항 변화형 메모리의 전체 구성을 나타내는 블록도이다.
도 13은 본 발명의 제2 실시예에 의한 저항 변화형 메모리의 소거 동작을 나타내는 흐름도이다.
도 14는 본 발명의 제2 실시예에 의한 저항 변화형 메모리의 프로그램 동작을 나타내는 흐름도이다.
도 15는 본 발명의 제2 실시예에 의한 저항 변화형 메모리의 독출 동작을 나타내는 흐름도이다.
도 16은 본 발명의 제2 실시예에 의한 저항 변화형 메모리의 소거시 및 프로그램시의 구체예를 나타내는 도면이다.
도 17은 본 발명의 제2 실시예에 의한 저항 변화형 메모리의 독출시의 구체예를 나타내는 도면이다.
이어서, 본 발명의 실시의 형태에 대해 도면을 참조하여 상세하게 설명한다. 단, 도면은 이해를 돕기 위해 각 부를 강조하여 나타내고 있고, 실제 디바이스의 스케일과는 다른 점에 유의해야 한다.
<실시예>
도 7은 본 발명의 실시예에 따른 저항 변화형 메모리의 개략 구성을 나타내는 블록도이다. 본 실시예의 저항 변화형 메모리(100)는 행렬상으로 배열된 복수의 셀 유닛(가변 저항 소자의 메모리 셀과 액세스용 트랜지스터)이 배치된 메모리 어레이(110)와, 콘트롤러(120)와, 열 어드레스에 따라 입력 데이터 또는 출력 데이터를 선택하는 데이터 선택부(130)와, 외부 단자로부터의 입력 데이터(DIN)를 홀딩하는 데이터 입력부(140)와, 외부 단자에 출력하는 출력 데이터(DOUT)를 홀딩하는 데이터 출력부(150)를 구비하고 있다.
콘트롤러(120)는 외부로부터의 커맨드 및 어드레스 등에 기초하여 메모리 셀을 선택하고, 선택한 메모리 셀의 세트, 리셋을 수행한다. 바람직한 실시 형태에 있어서, 콘트롤러(120)는 플래시 메모리의 사양과 호환성을 가지며, 즉, 플래시 메모리로 이용되는 각종 커맨드(소거 커맨드, 프로그램 커맨드, 독출 커맨드)에 대응하는 동작을 가능하게 한다. 예컨대, 저항 변화형 메모리(100)는 커맨드 데이터를 받는 외부 단자, 어드레스 데이터를 받는 외부 단자, 및 데이터를 받는 외부 단자를 구비할 수 있고, 콘트롤러(120)는 외부 단자로부터 받은 커맨드, 어드레스, 데이터에 기초하여 플래시 메모리와 호환성이 있는 소거 동작, 프로그램 동작 및 독출 동작을 가능하게 한다. 또는 저항 변화형 메모리(100)는 커맨드 데이터, 어드레스 데이터 및 입력 데이터를 공통의 외부 단자로부터 받을 수도 있고, 그 경우, 콘트롤러(120)는 외부 제어 신호 또는 클록 신호에 의해 외부 단자로부터 입력되는 커맨드 데이터, 어드레스 데이터 또는 데이터를 식별한다.
콘트롤러(120)는 플래시 메모리와 호환성이 있는 사양으로 소거 동작을 할 때, 메모리 어레이(110)를 블록 단위로 관리하고, 블록 단위에서의 소거를 가능하게 한다. 블록은 소거의 단위로서, 임의의 워드수로 규정할 수 있다. 메모리 어레이(110)는. 도 7에 나타낸 바와 같이, 데이터를 격납하기 위한 메인 영역(110A)과, 메인 영역(110A)의 상태를 판별하기 위한 플래그 데이터를 격납하는 플래그 영역(110B)을 포함한다. 콘트롤러(120)는 소거 동작을 실시할 때, 입력된 블록 어드레스에 기초하여 메모리 어레이 중에서 소거해야 할 블록을 선택하고, 선택 블록의 소거를 수행한다. 상세는 후술하겠지만, 콘트롤러(120)는 선택된 블록 내의 메인 영역(110A)에 기억된 데이터를 재기입하지 않고, 선택 블록이 소거된 것임을 나타내는 플래그 데이터를 플래그 영역(110B)에 세팅한다. 예컨대, 도 7에 나타낸 바와 같이, 하나의 블록이 128 워드를 포함하고, 하나의 워드가 32비트의 메인 영역과 1비트의 EF 플래그를 포함하고, 블록［n］이 선택되면, 블록［n］에 포함되는 128 워드의 128 비트의 모든 EF 플래그가 “1”에 세팅된다.
콘트롤러(120)는 플래시 메모리와 호환성이 있는 사양으로 프로그램 동작을 할 때, 메모리 어레이(110)를 워드 단위로 관리하고, 워드 단위로 프로그램을 가능하게 한다. 워드는 프로그램 또는 독출의 단위로서, 임의의 비트수에 규정할 수 있다. 콘트롤러(120)는 입력된 어드레스에 기초하여 메모리 어레이(110) 중에서 워드를 선택하고, 선택된 워드에 입력 데이터(DIN)를 프로그래밍한다. 콘트롤러(120)는 선택된 워드로 프로그램을 했을 때, 프로그램된 상태를 나타내기 위해 EF 플래그를 “0”으로 세팅한다.
또한, 콘트롤러(110)는 플래시 메모리와 호환성이 있는 사양으로 독출 동작을 할 때, 메모리 어레이(110)를 워드 단위로 관리하고, 워드 단위에서의 독출을 가능하게 한다. 콘트롤러(120)는 입력된 어드레스에 기초하여 메모리 어레이(110) 중에서 워드를 선택하고, 선택된 워드의 플래그 영역(110B)으로 설정된 EF 플래그 상태에 따라 선택된 워드에 기억된 데이터, 혹은 선택된 워드에 기억된 데이터와는 관계없이 소거를 나타내는 데이터를 출력한다.
이어서, 본 발명의 제1 실시예의 동작의 상세에 대해 설명한다. 도 8은 본 실시예의 소거 동작을 나타내는 플로우이다. 콘트롤러(120)는 외부로부터 소거 커맨드 및 소거해야 할 블록의 어드레스를 받으면(S100), 메모리 어레이(110)로부터 소거해야 할 블록 ［n］을 선택한다(S102). 콘트롤러(120)는 선택 블록［n］의 메인 영역(110A)의 데이터를 “1”로 재기입하지 않고, 선택 블록［n］의 전 워드의 EF 플래그［n, *］에 “1”을 설정하고(S104), 이로써 소거 동작을 종료한다. 여기서, 데이터 “1”은 소거를 나타내고, ［*］는 블록［n］의 모두를 의미한다. 도 7을, 예컨대, 선택 블록［n］을 소거하는 경우, 선택 블록［n］의 전 워드의 128 비트의 EF 플래그가 “1”로 설정된다. 도 11(A)는 구체예이다. 소거 대상의 선택 블록［n］의 m번째 워드［n, m］가 “00000002h”일 때, 이 데이터는 완전히 변경되지 않고, 플래그 영역(110B)의 EF 플래그가 “1”로 설정된다. 선택 블록［n］ 내의 다른 워드도 마찬가지로 EF 플래그가 “1”로 설정된다.
도 9는 본 실시예의 프로그램 동작을 설명하는 플로우이다. 콘트롤러(120)는 외부로부터 프로그램 커맨드 및 어드레스를 받고(S120), 외부로부터 프로그래밍해야 할 입력 데이터(DIN)를 입력부(50)로 로드한다(S122). 이어서, 콘트롤러(120)는 행 어드레스에 기초하여 메모리 어레이(110)로부터 블록［n］ 중에서 m번째 워드［n, m］를 선택하고, 선택 워드［n, m］의 메인 영역(110A)으로 입력 데이터(DIN)를 프로그래밍하고(S124), 또한 선택 워드［n, m］의 EF 플래그를 “0”으로 설정한다(S126). EF 플래그 “0”은 선택 워드［n, m］가 소거된 것이 아니라 프로그램된 것임을 나타낸다. 도 11(B)에 구체예를 나타낸다. 입력 데이터(DIN)가 “FFFFFFFEh”이고, 선택 워드［n, m］에 기억된 데이터가 “00000002h”일 때, 선택 워드［n, m］에는 입력 데이터(DIN)가 프로그래밍되고, EF 플래그가 “0”으로 설정된다.
도 10은 본 실시예의 독출 동작을 설명하는 플로우이다. 콘트롤러(120)는 외부로부터 독출 커맨드 및 어드레스를 받으면(S130), 행 어드레스에 기초하여 블록［n］의 m번째 워드 “n, m”을 선택하고, 선택 워드［n, m］의 EF 플래그가 “1”인지 여부를 참조한다(S132). EF 플래그가 “1”인 경우, 콘트롤러(120)는 선택 워드［n.m］의 데이터 여부에 관계없이 독출 데이터(DOUT) 모두를, 소거를 나타내는 “1”로서 출력시킨다(S134). 한편, EF 플래그가 “0”인 경우, 콘트롤러(120)는 선택 워드［n, m］에 기억된 데이터를 독출하고, 이것을 독출 데이터(DOUT)로서 출력시킨다(S136). 도 11(C), (D)에 구체예를 나타낸다. 독출 케이스 1(C)에서는 EF 플래그가 “1”이기 때문에, 독출 데이터(DOUT)로서 “FFFFFFFFh”가 출력된다. 독출 케이스 2(D)에서는 EF 플래그가 “0”이므로, 독출 데이터(DOUT)로서 선택 워드［n, m］에 기억된 데이터 “00000002h”가 출력된다.
이와 같이 본 실시예에 의하면, 메모리 어레이(110)의 선택 블록을 소거할 경우, 선택 블록 내의 전 워드를 데이터 “1”로 재기입하지 않는다. 이 때문에, 데이터 “1”을 기억하고 있는 가변 저항 소자에, 다시 데이터 “1”을 기입할(리셋할) 필요가 없고, 가변 저항 소자의 인듀런스 특성이 악화되는 것을 방지할 수 있다.
이어서, 본 발명의 제2 실시예에 대해 설명한다. 도 12는 제2 실시예에 따른 저항 변화형 메모리(110A)의 구성을 나타내는 도면이다. 제2 실시예에서는, 메모리 어레이(110)의 플래그 영역(110B)이 RF 플래그를 구비하고 있다. RF 플래그는 프로그래밍 하는 경우, 선택 워드에 입력 데이터의 정회전 데이터를 프로그래밍하였는지, 입력 데이터의 반전 데이터를 프로그래밍하였는지를 판별하는 플래그이다.
도 13은 제2 실시예의 소거 동작을 나타내는 플로우이다. 제2 실시예에 있어서, 콘트롤러(120)는 선택 블록［n］의 EF 플래그［n, *］와 RF 플래그［n, m］의 각각에 “1”을 설정하고(S204), 그 이외의 동작은 제1 실시예와 동일하다. 도 16(A)에 구체예를 나타낸다. 선택 블록［n］의 m번째 워드［n, m］가 “00000002h”일 때, 이 데이터는 변경되지 않고, EF 플래그 및 RF 플래그에 “1”이 설정된다. 선택 블록［n］의 다른 워드도 마찬가지이다.
도 14는 본 실시예의 프로그램 동작을 설명하는 플로우이다. 콘트롤러(120)는 외부로부터 프로그램 커맨드 및 어드레스를 받고(S220), 외부로부터의 입력 데이터(DIN)를 입력부(50)로 로드한다(S222). 이어서, 콘트롤러(120)는 행 어드레스에 기초하여 메모리 어레이(110)의 선택된 블록［n］중에서 m번째의 워드［n, m］를 선택하고, 선택 워드［n, m］에 기억된 데이터와 입력 데이터(DIN)와의 EXOR를 수행하고, 그 연산 결과를 레지스터나 가변 스위치 등에 홀딩한다(S224). 입력 데이터(DIN)와 일치하는 비트는 “0”, 불일치 비트는 “1”이 된다. 이어서, 콘트롤러(120)는 EXOR의 연산 결과를 참조하고, 데이터 “1”을 카운팅하고 그 수가 50% 이상인지 여부를 판정한다(S226). 데이터 “1”의 수는 선택 워드에 기억된 데이터와 입력 데이터(DIN)와의 불일치 비트수를 나타낸다. 카운트된 데이터 “1”이 50% 이상인 경우, 선택 워드［n, m］에 입력 데이터(DIN)가 프로그래밍되고, EF 플래그가 “0”, RF 플래그가 “1”로 설정된다(S227). 여기서 유의해야 할 점은 선택 워드［n, m］에 있어서, 불일치 비트를 반전함으로써 프로그래밍한다. 한편, 카운팅된 데이터 “1”이 50% 미만인 경우, 선택 워드［n, m］에 입력 데이터(DIN)의 반전 데이터가 프로그래밍되고, EF 플래그가 “0”으로, RF 플래그가 “0”으로 설정된다(S228). 이 경우에도, 선택 워드［n, m］에 있어서, 불일치 비트만이 반전된다. 이로써, 프로그램 동작이 종료된다.
도 16(B), (C)에 구체예를 나타낸다. 프로그램 케이스 1(B)에 있어서, 입력 데이터(DIN)가 “FFFFFFFEh”이고, 선택 워드［n, m］에 기억된 데이터가 “FFFFFFFDh”일 때, EXOR의 연산 결과에서의 데이터 “1”의 카운트수는 “2”이다. 즉, 데이터 “1”의 수는 50% 미만이다. 그러므로, 선택 워드［n, m］에는 입력 데이터(DIN)가 프로그래밍되지만, EXOR의 불일치를 나타내는 “1”에 대응하는 선택 워드［n, m］의 하위 2비트의 데이터만이 반전된다. 또한, RF 플래그는 정회전 데이터의 프로그램을 나타내므로, “1”이 설정된다.
프로그램 케이스 2(C)에 있어서, 입력 데이터(DIN)가 “FFFFFFFEh”이고, 선택 워드［n, m］에 기억된 데이터가 “00000002h”일 때, EXOR의 연산 결과에서의 데이터 “1”의 카운트수는 “30”이다. 불일치 데이터수가 50% 이상이므로, 선택 워드［n, m］에는 입력 데이터(DIN)의 반전 데이터가 프로그래밍된다. 이 경우, 반전 데이터가 이용되기 때문에, EXOR의 일치를 나타내는 “0”에 대응하는 선택 워드［n, m］의 비트의 데이터만이 반전된다. 또한, RF 플래그는 입력 데이터(DIN)의 반전 데이터의 프로그램을 나타내므로, “0”이 설정된다.
도 15는 본 실시예의 독출 동작을 설명하는 플로우이다. 콘트롤러(120)는 외부로부터 독출 커맨드 및 어드레스를 받으면(S230), 행 어드레스에 기초하여 블록［n］의 m번째 워드［n, m］를 선택하고, 선택 워드［n, m］의 EF 플래그가 “1”인지 여부를 판정한다(S232). EF 플래그가 “1”인 경우, 콘트롤러(120)는 선택 워드［n, m］의 데이터 여부에 관계없이 독출 데이터(DOUT) 모두를 “1”로 하여 출력시킨다(S234). 한편, EF 플래그가 “0”인 경우, 콘트롤러(120)는 RF 플래그가 “1”인지 여부를 판정한다(S240). RF 플래그가 “1”인 경우, 콘트롤러(120)는 선택 워드［n, m］에 기억된 데이터를 독출 데이터(DOUT)로서 출력시키고(S242), RF 플래그가 “0”인 경우, 콘트롤러(120)는 선택 워드［n, m］에 기억된 데이터를 반전한 데이터를 독출 데이터(DOUT)로서 출력시킨다(S244).
도 17(A), (B), (C)에 구체예를 나타낸다. 독출 케이스 1(A)에서는 EF 플래그가 “1”이므로, 선택 워드［n, m］에 기억되어 있는 데이터 “00000002h”와 관계없이 독출 데이터(DOUT)로서 “FFFFFFFFh”가 출력된다. 독출 케이스 2(B)에서는 EF 플래그가 “0”, RF 플래그가 “1”이다. 이 때문에, 선택 워드［n, m］에 기억된 데이터 “FFFFFFFE2h”가 독출 데이터(DOUT)로서 출력된다. 독출 케이스 3(C)에서는 EF 플래그가 “0”, RF 플래그가 “0”이다. 이는 입력 데이터(DIN)의 반전 데이터가 선택 워드［n.m］에 프로그램된 것으로 되어 있으므로, 선택 워드［n, m］에 기억된 데이터의 반전 데이터가 독출 데이터(DOUT)로서 출력된다.
제2 실시예에 의하면, 프로그래밍하는 경우, 입력 데이터와 워드에 기억되어 있는 데이터와의 불일치 또는 일치의 비율에 기초하여 입력 데이터의 정회전 데이터 또는 반전 데이터를 프로그래밍하도록 하였으므로, 선택 워드의 가변 저항 소자의 재기입 회수를 제1 실시예 보다 줄일 수 있다.
상기 실시예는 저항형 변화 메모리가 NOR형 플래시 메모리와 호환성이 있는 사양으로 동작하는 예를 나타냈지만, 저항형 변화 메모리가 NAND형 플래시 메모리와 호환성이 있는 사양으로 동작할 수도 있다. 또한 상기 실시예는 랜덤 액세스 가능하고, 불휘발성 메모리 소자의 데이터가 “0”으로부터 “1”, 또는 “1”로부터 “0”으로 직접 재기입이 가능한 반도체 기억 장치로서 저항 변화형 메모리를 예시하였지만, 불휘발성 메모리 소자는 저항 가변형에 한정하지 않고 다른 강유전체나 자기 등에 의해 데이터를 기억하는 것이어도 무방하다.
본 발명의 바람직한 실시의 형태에 대해 상술하였지만, 본 발명이 특정한 실시 형태에 한정되는 것은 아니며, 특허 청구의 범위에 기재된 본 발명의 요지의 범위 내에서 다양한 변형·변경이 가능하다.
100, 100A 저항 변화형 메모리
110 메모리 어레이
110A 메인 영역
110B 플래그 영역
120 콘트롤러
130 데이터 선택부
140 데이터 입력부
150 데이터 출력부

Claims (7)

  1. 가역성 및 불휘발성 가변 저항 소자에 의해 데이터를 기억하는 메모리 어레이;
    메모리 셀의 각 워드에 대응하여 설치되고, 소거 상태인지 여부를 나타내는 제1 플래그 데이터 및 입력 데이터의 정회전 데이터 또는 반전 데이터를 프로그래밍하였는지 여부를 나타내는 제2 플래그 데이터를 기억하는 플래그 영역;
    외부로부터의 소거 커맨드에 응답하여 상기 메모리 어레이의 선택된 블록을 소거할 때, 상기 블록의 데이터를 변경하지 않고 상기 블록의 각 워드의 제1 플래그 데이터에 소거 상태를 설정하여 제2 플래그 데이터에 상기 소거 상태와 같은 논리 레벨을 설정하는 소거 수단;
    외부로부터의 프로그램 커맨드에 응답하여 상기 메모리 어레이의 선택된 워드에 입력 데이터를 프로그래밍하는 프로그램 수단으로서, 당해 프로그램 수단은 선택된 워드의 상기 제1 플래그 데이터를 비소거 상태로 설정하고, 또한 선택된 워드에 기억된 데이터와 입력 데이터를 비교하고, 비교 결과에 따라 상기 정회전 데이터 또는 상기 반전 데이터를 상기 선택된 워드에 프로그래밍하고, 또한 상기 제2 플래그 데이터에 상기 정회전 데이터 또는 상기 반전 데이터의 프로그램의 판별을 설정하는 상기 프로그램 수단; 및
    외부로부터의 독출 커맨드에 응답하여 상기 메모리 어레이의 선택된 워드를 독출할 때, 상기 제1 플래그 데이터가 소거 상태를 나타내는 경우에는, 상기 선택된 워드에 기억되어 있는 데이터와는 관계없이 소거를 나타내는 데이터를 출력하고, 상기 제1 플래그 데이터가 비소거 상태를 나타내는 경우에는, 상기 제2 플래그 데이터를 참조하고, 상기 제2 플래그 데이터가 정회전 데이터를 나타내는 경우, 선택된 워드의 데이터를 출력하고, 상기 제2 플래그 데이터가 반전 데이터를 나타내는 경우, 선택된 워드의 데이터를 반전하여 출력하는 독출 수단;을 포함하는 반도체 기억 장치.
  2. 청구항 1에 있어서,
    상기 프로그램 수단은 상기 비교 결과에 따라 상기 선택된 워드의 불일치 데이터를 반전하는 반도체 기억 장치.
  3. 청구항 1 또는 2에 있어서,
    상기 입력 데이터와 상기 선택된 워드에 기억된 데이터와의 불일치 비율이 50% 이상인 경우에는, 상기 반전 데이터가 상기 선택된 워드에 프로그래밍되고, 50% 미만인 경우에는, 상기 정회전 데이터가 상기 선택된 워드에 프로그래밍되는 반도체 기억 장치.
  4. 청구항 1 또는 2에 있어서,
    상기 소거 커맨드, 상기 프로그램 커맨드, 및 상기 독출 커맨드는 플래시 메모리와 호환성이 있는 커맨드인 반도체 기억 장치.
  5. 랜덤 액세스 가능한 불휘발성 메모리 소자가 형성된 메모리 어레이를 포함하고, 상기 메모리 어레이는 상기 메모리 어레이의 각 워드에 대응하여 제1 플래그 데이터 및 제2 플래그 데이터를 기억하는 플래그 영역을 포함하고, 또한 메모리 소자의 데이터를 “0”으로부터 “1” 또는 “1”로부터 “0”으로 재기입 가능한 반도체 기억 장치의 동작 방법으로서,
    외부로부터의 소거 커맨드에 응답하여 상기 메모리 어레이의 선택된 블록을 소거할 때, 상기 블록의 데이터를 변경하지 않고 상기 블록에 포함되는 각 워드의 제1 플래그 데이터에 소거 상태를 설정하고, 제2 플래그 데이터에 상기 소거 상태와 같은 논리 레벨을 설정하고,
    외부로부터의 프로그램 커맨드에 응답하여 상기 메모리 어레이의 선택된 워드에 입력 데이터를 프로그래밍하는 동작으로서, 당해 프로그래밍 동작은 선택된 워드의 상기 제1 플래그 데이터를 비소거 상태로 설정하고, 또한 선택된 워드에 기억된 데이터와 입력 데이터를 비교하고, 비교 결과에 따라 정회전 데이터 또는 반전 데이터를 상기 선택된 워드에 프로그래밍하고, 또한 선택된 워드의 제2 플래그 데이터에 상기 정회전 데이터 또는 상기 반전 데이터의 프로그램의 판별을 설정하고,
    외부로부터의 독출 커맨드에 응답하여 상기 메모리 어레이의 선택된 워드를 독출할 때, 상기 제1 플래그 데이터가 소거 상태를 나타내는 경우에는, 선택된 워드에 기억되어 있는 데이터와는 관계없이 소거를 나타내는 데이터를 출력하고, 상기 제1 플래그 데이터가 비소거 상태를 나타내는 경우에는, 상기 제2 플래그 데이터를 참조하고, 상기 제2 플래그 데이터가 정회전 데이터를 나타내는 경우, 선택된 워드의 데이터를 출력하고, 상기 제2 플래그 데이터가 반전 데이터를 나타내는 경우, 선택된 워드의 데이터를 반전하여 출력하는 반도체 기억 장치의 동작 방법.
  6. 청구항 5에 있어서,
    상기 입력 데이터와 상기 선택된 워드에 기억된 데이터와의 불일치 비율이 50% 이상인 경우에는, 상기 반전 데이터가 상기 선택된 워드에 프로그래밍되고, 50% 미만인 경우에는, 상기 정회전 데이터가 상기 선택된 워드에 프로그래밍되는 반도체 기억 장치의 동작 방법.
  7. 청구항 5에 있어서,
    상기 프로그래밍 동작은 상기 비교 결과에 따라 상기 선택된 워드의 불일치 데이터를 반전하는 반도체 기억 장치의 동작 방법.
KR1020180027152A 2017-03-09 2018-03-07 반도체 기억 장치 KR102087954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017044471A JP6387134B1 (ja) 2017-03-09 2017-03-09 半導体記憶装置
JPJP-P-2017-044471 2017-03-09

Publications (2)

Publication Number Publication Date
KR20180103727A KR20180103727A (ko) 2018-09-19
KR102087954B1 true KR102087954B1 (ko) 2020-03-12

Family

ID=63444203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180027152A KR102087954B1 (ko) 2017-03-09 2018-03-07 반도체 기억 장치

Country Status (5)

Country Link
US (1) US10366750B2 (ko)
JP (1) JP6387134B1 (ko)
KR (1) KR102087954B1 (ko)
CN (1) CN108573726B (ko)
TW (1) TWI638357B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037833B (zh) * 2019-06-04 2023-06-06 华邦电子股份有限公司 电阻式存储器及其数据写入方法
US10937495B2 (en) 2019-07-02 2021-03-02 Winbond Electronics Corp. Resistive memory apparatus and method for writing data thereof
JP6893535B2 (ja) * 2019-08-15 2021-06-23 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 抵抗メモリ及びそのデータ書込み方法
US11074980B2 (en) * 2019-09-17 2021-07-27 Silicon Storage Technology, Inc. Non-volatile memory device with stored index information

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230796A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 半導体記憶装置及び半導体記憶システム
JP2013168204A (ja) * 2012-02-16 2013-08-29 Elpida Memory Inc 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359583C (zh) * 1998-11-02 2008-01-02 松下电器产业株式会社 记录和再现设备
US7288825B2 (en) 2002-12-18 2007-10-30 Noble Peak Vision Corp. Low-noise semiconductor photodetectors
JP2007250101A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd 不揮発性メモリ装置および不揮発性メモリ装置の制御方法
JP4655000B2 (ja) 2006-08-01 2011-03-23 セイコーエプソン株式会社 可変抵抗素子および抵抗変化型メモリ装置
US20090091968A1 (en) * 2007-10-08 2009-04-09 Stefan Dietrich Integrated circuit including a memory having a data inversion circuit
KR101365683B1 (ko) * 2007-12-27 2014-02-20 삼성전자주식회사 가변 저항 메모리 장치, 그것의 플렉서블 프로그램 방법,그리고 그것을 포함하는 메모리 시스템
JP2009252255A (ja) * 2008-04-01 2009-10-29 Renesas Technology Corp 不揮発性半導体記憶装置
US8688894B2 (en) 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
WO2011096047A1 (ja) * 2010-02-02 2011-08-11 株式会社日立製作所 半導体記憶装置、及び、データ処理方法
JP5351863B2 (ja) 2010-09-17 2013-11-27 シャープ株式会社 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP2012128892A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶装置
JP5853899B2 (ja) 2012-03-23 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
JP5929790B2 (ja) * 2012-06-19 2016-06-08 ソニー株式会社 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
KR20140028480A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
US9001578B2 (en) * 2012-09-11 2015-04-07 Seagate Technology Llc Soft erasure of memory cells
US9281022B2 (en) * 2013-07-10 2016-03-08 Zeno Semiconductor, Inc. Systems and methods for reducing standby power in floating body memory devices
CN105378849B (zh) * 2013-07-17 2018-04-10 松下知识产权经营株式会社 非易失性半导体存储装置及其改写方法
TWI539461B (zh) 2014-06-11 2016-06-21 晶豪科技股份有限公司 對長期循環的非揮發性位元的防止寫入時間退化的方法
KR102298607B1 (ko) * 2015-02-17 2021-09-06 삼성전자주식회사 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230796A (ja) * 2008-03-21 2009-10-08 Toshiba Corp 半導体記憶装置及び半導体記憶システム
JP2013168204A (ja) * 2012-02-16 2013-08-29 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
JP2018147542A (ja) 2018-09-20
US10366750B2 (en) 2019-07-30
TWI638357B (zh) 2018-10-11
JP6387134B1 (ja) 2018-09-05
US20180261285A1 (en) 2018-09-13
KR20180103727A (ko) 2018-09-19
CN108573726A (zh) 2018-09-25
CN108573726B (zh) 2021-07-27
TW201833921A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
TWI402849B (zh) 用於控制記憶體之系統及方法
KR102087954B1 (ko) 반도체 기억 장치
US8004898B2 (en) Nonvolatile memory device, program method thereof, and memory system including the same
US7586790B2 (en) Flash memory device and refresh method
US8451643B2 (en) Semiconductor memory device rewriting data after execution of multiple read operations
US6839276B2 (en) Non-volatile semiconductor memory
US20120081967A1 (en) Method and system for programming non-volatile memory cells based on programming of proximate memory cells
US9489143B2 (en) Method for accessing flash memory and associated controller and memory device
JP5714681B2 (ja) 半導体記憶装置
JP6151830B1 (ja) 不揮発性半導体記憶装置
US11935620B2 (en) Memory devices with improved refreshing operation
CN111198657A (zh) 存储器控制器、操作存储器控制器的方法和存储器系统
CN108614666B (zh) 基于NAND flash的数据块处理方法和装置
US11182108B2 (en) Memory system, memory controller, and operation method
TWI530957B (zh) 快閃記憶體、壞區塊的管理方法及管理程式
US9336868B1 (en) Common plate switching reduction in resistive switching memory devices
US6768675B1 (en) Stack-gate flash memory array
TWI523036B (zh) 半導體記憶裝置
CN115346584A (zh) Nand闪存、写入和读取方法及电子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant