JPH0637316A

JPH0637316A - 液晶表示装置

Info

Publication number: JPH0637316A
Application number: JP18549992A
Authority: JP
Inventors: Hajime Sato; 肇佐藤; Yumi Kihara; 由美木原; Takako Sugawara; 貴子菅原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-07-13
Filing date: 1992-07-13
Publication date: 1994-02-10

Abstract

(57)【要約】【目的】光によりスイッチング素子にリーク電流が発
生し、画素電極の電位が変動することを防止した液晶表
示装置を提供する。【構成】透明絶縁基板１上に信号線および走査線をマ
トリクス状に配線し、交点近傍にスイッチング素子４を
配設する。スイッチング素子４は、多結晶シリコンの活
性層６にソース領域７およびドレイン領域８とゲート電
極５下のチャネル領域９、および、ソース領域７または
ドレイン領域８とチャネル領域９との間の中間部領域10
からなる。活性層６の膜厚は、チャネル領域９および中
間部領域10がソース領域７およびドレイン領域８の膜厚
に比べて薄い。チャネル領域９とソース領域７もしくは
ドレイン領域８との接合部からの領域では、膜厚を薄く
形成することにより、光リーク電流を減少することがで
き、画素電極14の電位が変動を防止できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の画素電極をスイ
ッチング素子により制御する液晶表示装置に関する。

【０００２】

【従来の技術】従来例の液晶表示装置を用いたものとし
て、たとえばＲＧＢ３色を合成してカラー画像を投射す
るプロジェクションテレビについて、S.Morozumi et al
著 SID'86 DIGEST, 357(1986)に記載されている。

【０００３】このS.Morozumi et al著 SID'86 DIGEST,
357(1986)に記載されているＲＧＢ３色を合成してカラ
ー画像を投射するプロジェクションテレビは、映像信号
から光信号への光電変換部に液晶表示装置が用いられて
いる。

【０００４】そして、この液晶表示装置は、マトリクス
配線が形成されているマトリクスアレイ基板およびこの
マトリクスアレイ基板に対向して設けられた対向基板に
て構成され、色分解光学系と色合成光学系の間に挿入さ
れ、液晶表示装置の対向電極が形成されている対向基板
側が光源側になっている。また、マトリクスアレイ基板
にはスイッチング素子として機能する薄膜トランジスタ
が設けられ、この薄膜トランジスタは、マトリクスアレ
イ基板側に形成されており、対向基板上に形成されたブ
ラックマトリクスによって遮光されている。したがっ
て、光源からの光が、直接、薄膜トランジスタへ入射す
ることにより生じる光リーク電流の発生を抑え、薄膜ト
ランジスタに接続された画素電極の電位が変動すること
を防止できる。

【０００５】

【発明が解決しようとする課題】上述のように、光源か
らの光をブラックマトリクスを用いて遮光することによ
り、薄膜トランジスタに入射する光の大部分を抑えるこ
とができるが、実際にはマトリクスアレイ基板の裏面や
投射光学系からの反射があるために、投射光学系側から
も光が入射する。

【０００６】そして、これら反射光などの光の影響は、
反射光強度が入射光強度に比例するために、入射光強度
が強いほど顕著になる。また、画素電極の電位の変動
は、蓄積容量に対する光リーク電流の大きさで決まるの
で、画素電極の容量が小さいほど顕著になる。したがっ
て、今後開発が進むと考えられる画素サイズが小さく高
精細となるパネルサイズが小さい液晶表示装置におい
て、光リーク電流による画素電極の電位の変動が問題を
有している。

【０００７】本発明は上記問題点に鑑みなされたもの
で、光によりスイッチング素子に光リーク電流が発生
し、画素電位が変動することを防止した液晶表示装置を
提供することを目的とする。

【０００８】

【課題を解決するための手段】請求項１記載の液晶表示
装置は、複数の画素電極に選択制御用のスイッチング素
子がそれぞれ設けられた液晶表示装置において、前記ス
イッチング素子は、活性層がチャネル領域に接合される
ソース領域およびドレイン領域を備え、前記チャネル領
域と前記ソース領域もしくはドレイン領域との接合部か
ら０．１μｍ以上５００μｍ以下の領域では、前記活性
層が他の領域よりも薄く形成されているものである。

【０００９】請求項２記載の液晶表示装置は、請求項１
記載の液晶表示装置において、活性層は、多結晶シリコ
ンであるものである。

【００１０】

【作用】請求項１記載の液晶表示装置は、薄膜トランジ
スタの光リーク電流は、ドレイン接合部で発生する拡散
電流が主となっており、光リーク電流はドレイン接合で
最大となり、ドレイン接合の近傍で指数関数的に減少す
る拡散電流であり、大部分の光リーク電流はドレイン接
合およびドレイン接合の０．１μｍ以上５００μｍ以下
の領域で発生しており、また、光リーク電流を減らすに
は活性層中で発生するキャリア数を減らせばよく、膜厚
を薄くすることにより膜厚に従って光リーク電流が減少
する。したがって、チャネル領域とソース領域もしくは
ドレイン領域との接合部から０．１μｍ以上５００μｍ
以下の領域では、活性層を他の領域よりも薄く形成する
ことにより、光リーク電流が減少する。

【００１１】請求項２記載の液晶表示装置は、請求項１
記載の液晶表示装置において、活性層として多結晶シリ
コン膜を用いる場合、少数キャリアの拡散長に従って活
性層を薄くすることにより光リーク電流を抑制する。

【００１２】

【実施例】以下、本発明の液晶表示装置の一実施例を図
面を参照して説明する。

【００１３】図１および図２に示すように、石英ガラス
などの透明絶縁基板１上に信号線２および走査線３をマ
トリクス状に直交させて配線する。そして、これら信号
線２および走査線３の交点近傍に非線形抵抗素子である
薄膜ＭＯＳトランジスタなどのスイッチング素子４を配
設している。

【００１４】また、このスイッチング素子４は、走査線
３がゲート電極５を兼ねており、多結晶シリコンの活性
層６は、高濃度に不純物添加することにより低抵抗化さ
れ、ソース領域７およびドレイン領域８とゲート電極５
下のチャネル領域９、および、ソース領域７またはドレ
イン領域８とチャネル領域９との間の中間部領域10から
なっている。そして、活性層６の膜厚は、暗時のＯＮ／
ＯＦＦ比を向上させるために、チャネル領域９および中
間部領域10が、ソース領域７およびドレイン領域８の２
０００オングストロームの膜厚に比べて薄く、２００オ
ングストロームの膜厚で形成されている。なお、中間部
領域10は、ソース／ドレイン接合からソース／ドレイン
コンタクトの方向に、少なくとも少数キャリアの拡散長
以上の長さｌを持っている。

【００１５】さらに、このスイッチング素子４のソース
領域７およびドレイン領域８とゲート電極５の周囲には
層間絶縁膜11が形成され、この層間絶縁膜11に穿設され
たコンタクトホール12によりドレイン領域８と信号線２
が接続されている。一方、層間絶縁膜11のコンタクトホ
ール13近傍上には、たとえばＩＴＯ（Indium Tin Oxid
e）の画素電極14が配設されている。また、走査線３に
平行してＣｓ線15が形成されており、このＣｓ線15でソ
ース領域７およびドレイン領域８の一部と蓄積容量とな
るＭＯＳ容量を形成している。そして、これらの表面に
配向用のポリイミド膜16が形成され、マトリクスアレイ
基板17を構成している。

【００１６】一方、このマトリクスアレイ基板17の透明
絶縁基板１に対向して、同様に石英ガラスなどにて形成
された透明絶縁基板21を配設し、この透明絶縁基板21の
マトリクスアレイ基板17に対向する面に対向電極22を形
成する。さらに、スイッチング素子４に対向する部分に
は、ブラックマトリクス23が形成され、このブラックマ
トリクス23の表面側には、配向用のポリイミド膜24が形
成され、対向基板25を構成している。なお、ブラックマ
トリクス23により、対向基板25の背面に配設される光源
からの直接光がスイッチング素子４に入射するのを防止
している。

【００１７】そして、マトリクスアレイ基板17および対
向基板25間に、液晶26が充填されて液晶表示装置を構成
している。なお、Ｃｓ膜15により、画素電極14と対向電
極22間の液晶26の液晶容量に蓄積容量を加えることによ
り、クロストークやスイッチング素子４の光リーク電流
により生じる画素電極14の電位の変動量を抑えている。
また、ポリイミド膜16，24に、ラビング処理を行なうこ
とにより液晶26の配向特性の向上を図っている。

【００１８】次に、図３を参照して、図１および図２に
示す液晶表示装置の製造方法について説明する。

【００１９】まず、図３（ａ）に示すように、透明絶縁
基板１上に低圧ＣＶＤ（化学気相成長）法で、透明絶縁
基板１の温度を５３０℃に設定し、たとえば原料ガスに
ジシランガスを用い、アモルファスシリコン膜の活性層
６を２０００オングストローム堆積する。そして、この
活性層６の形成に際して、アモルファスシリコン膜を６
００℃の恒温炉中で１５時間放置することによりアニー
ルして固相成長させる。すなわち、多結晶シリコン膜を
直接堆積せず、このようにアモルファスシリコン膜を堆
積し、固相成長させることにより粒径の増大を図った活
性層６を形成することができ、移動度の高い膜を得るこ
とができる。そして、固相成長を行なった後に、図示し
ないレジストマスクを用いてパターニングを行なう。な
お、アモルファスシリコンの堆積方法としては、上述の
ようにシランガスを用いる方法、多結晶シリコン膜をシ
リコンイオンによるイオン注入でアモルファス化する方
法、スパッタ法を用いる方法などを用いても同様の効果
を得ることができる。また、アニール法については、上
述の恒温炉を用いる方法のほかに、レーザー光などを用
いる方法でも同様の効果を得ることができる。

【００２０】次に、図３（ｂ）に示すように、パターニ
ングされた多結晶シリコン膜の活性層６の上に、窒化シ
リコン膜31を堆積、パターニングする。その後、窒化シ
リコン膜31で覆われていない多結晶シリコン膜の活性層
６が５００オングストロームの膜厚になるまで熱酸化法
により酸化し表面に酸化膜32を形成する。

【００２１】さらに、窒化シリコン膜31、酸化膜32を順
次エッチングして除去した後に、図３（ｃ）に示すよう
に、熱酸化により再び６００オングストロームの膜厚の
熱酸化膜33を形成し、この熱酸化膜33上に多結晶シリコ
ン膜を形成する。なお、この時の活性層６は、熱酸化膜
33の形成により、その膜厚は２００オングストロームと
なる。そして、熱酸化膜33上の多結晶シリコン膜をリン
拡散法で低抵抗化した後パターニングして、ゲート電極
５を形成する。そして、ゲート電極５をマスクとしてひ
素（Ａｓ）をイオン注入して、たとえば不純物濃度が１
×１０¹⁷cm^-3になるようにし、活性層６のうちゲート電
極５の下のチャネル領域９以外の部分の抵抗を適度に下
げる。

【００２２】また、図３（ｄ）に示すように、ゲート電
極５近傍上に、レジスト34をパターニングして、ゲート
電極５の両側のたとえば長さ５μｍの中間部領域10上を
マスクし、レジスト34の上からひ素（Ａｓ）イオンをイ
オン注入法で注入し、注入量は膜中での濃度がたとえば
１×１０¹⁹cm^-3になるようにする。

【００２３】そして、レジスト34を剥離した後、層間絶
縁膜11を堆積し、この層間絶縁膜11にコンタクトホール
12，13の形成、ＩＴＯの画素電極14の堆積およびパター
ニングし、アルミニウム（Ａｌ）膜の堆積およびパター
ニングを行ない信号線２を形成し、マトリクスアレイ基
板17が完成する。

【００２４】さらに、完成したマトリクスアレイ基板17
および対向基板25に配向用のポリイミド膜16，24を塗布
して、配向処理を行なった後、マトリクスアレイ基板17
および対向基板25を対向させて接着してセルを作り、マ
トリクスアレイ基板17および対向基板25間に液晶26を注
入することにより液晶表示装置を完成する。

【００２５】一方、ここで、スイッチング素子４の光リ
ーク電流について考える。

【００２６】まず、薄膜トランジスタの光リーク電流
は、カットオフ時に逆バイアスされたドレイン接合部で
発生する拡散電流が主となっている。

【００２７】そして、薄膜トランジスタにスリット光を
照射して照射位置と光リーク電流の大きさの関係を調べ
た実験結果を図４に示す。

【００２８】この実験に用いた薄膜トランジスタは、多
結晶シリコン膜を活性層に用いた上ゲート、コプラナ構
造でＷ／Ｌ＝１０／７．２のものであり、この薄膜トラ
ンジスタのゲート側からチャネル長方向に移動させなが
ら幅約２μｍのスリット光を照射して、ドレイン電流を
測定した。この測定条件はＶｄｓ＝１０Ｖ、Ｖｇ＝−
１．８Ｖとした。

【００２９】図４より光リーク電流はドレイン接合で最
大となり、ドレイン接合の近傍で指数関数的に減少する
拡散電流であることがわかる。つまり大部分の光リーク
電流はドレイン接合およびドレイン接合の両側に拡散長
程度までの膜中で発生している。

【００３０】そして、光リーク電流を減らすには膜中で
発生するキャリア数を減らせばよい。薄膜トランジスタ
の活性層、特に多結晶シリコン膜などについては、膜厚
に対して吸収係数が小さいので光の吸収は膜中でかなり
均一に起こる。そのため膜厚を薄くすれば単純に膜厚に
比例して光電流が減少することが予想される。

【００３１】また、次に、実際に実験を行なった結果を
図５に示す。

【００３２】この図５では活性層膜厚が５００、１００
０、１７５０オングストロームの３種類の薄膜トランジ
スタについて、グリーン光を強度を変えて照射した時の
光リーク電流を示している。そして、光リーク電流の膜
厚依存性は、出力１０Ｗ／ｍ²の場合Ｐ₁₀の場合も、出
力１００Ｗ／ｍ²の場合Ｐ₁₀₀の場合も、膜厚に対して
２〜２．５乗の関係になっており、単純な比例の関係よ
りもかなり膜厚依存性が大きくなっていることがわか
る。なお、予想結果より実験結果の方が光リーク電流の
膜厚依存性が強い原因としては、膜厚を薄くすることに
よる膜質の変化等が考えられる。そして、実験結果によ
れば、膜厚を薄くすることが光リーク電流を減らす上で
非常に大きな効果があることがわかる。たとえば図５の
グラフの直線を考えれば、膜厚を１桁下げれば、光リー
ク電流は約２桁下がることがわかる。

【００３３】以上のように、光リーク電流は、１．ドレ
イン接合およびドレイン接合の両側に拡散長程度の膜中
で発生し、２．活性層の膜厚を薄くすることにより抑え
ることができる。

【００３４】したがって、光リーク電流を減らすにはド
レイン接合およびドレイン接合の両側に拡散長程度の活
性層の膜厚を薄くすればよい。また、液晶表示装置のス
イッチング素子はアナログスイッチとして働き、ソー
ス、ドレインは特定されていないので、スイッチング素
子となる薄膜トランジスタについては、チャネルの両側
についてドレイン接合から拡散長分だけ活性層膜厚を薄
くする必要がある。

【００３５】なお、光リーク電流を減らすために薄くす
る領域の膜厚は、光リーク電流を減らすという点では、
図５に示すように、薄ければ薄いほど望ましく、また他
の特性についてもたとえば閾値電圧や暗時のオフリーク
電流が下がるというメリットはあるが、逆に薄すぎると
結晶性が悪くなり移動度が低下するという問題があり、
製造上の制約もあるため現状では１００オングストロー
ムが下限と考えられる。

【００３６】また、ソース／ドレインコンタクトは膜厚
を薄くした領域以外の領域に作ることが必要である。こ
れは層間絶縁膜にコンタクトホールを形成する際に下地
のソース／ドレイン膜の表面が削れてしまうため、下地
の活性層にはある程度の膜厚が必要なことによる。コン
タクトを形成する領域の膜厚としては５００オングスト
ローム以上、できれば１０００オングストローム以上あ
ることが望ましい。

【００３７】一方、薄膜化する領域のドレイン接合から
の距離を決める少数キャリア拡散長は、活性層を構成す
る半導体膜の種類によって大きく異なる。なお、ＳＯＩ
（Silicon On Insulator）など結晶シリコンの場合は広
く調べられており、拡散長は１〜数１００μｍになる。
また、多結晶シリコンについては公表されているデータ
は少ないものの、たとえば図４の実験などから推測する
と、拡散長は０．１〜数μｍと考えられる。

【００３８】そして、活性層として結晶シリコン膜を用
いる場合、たとえば少数キャリアの拡散長が１０μｍあ
れば、１０μｍについて活性層を薄くすることが光リー
ク電流を抑制する上では効果がある。通常のトランジス
タでこのような長さを薄膜化することは、ソース／ドレ
イン抵抗の増加を招き問題になるが、液晶表示装置の画
素部の薄膜トランジスタのＯＮ抵抗はそれほど下げる必
要がないので問題にはならない。逆にゲート近傍のソー
ス／ドレイン領域の不純物濃度を下げて、ドレイン近傍
の電界強度を下げたほうが暗時のオフリーク電流を下げ
ることができて都合がよいと考えられる。

【００３９】次に、これら実験結果に基づき図１ないし
図３に示す実施例の作用について説明する。

【００４０】一般に、対向基板25の背面側に光源を配設
しているため、マトリクスアレイ基板17側からの光入射
は理想的にはないはずであるが、実際にはマトリクスア
レイ基板17の裏面に配設された色合成光学系、投射レン
ズなどからの反射光が存在するために微小量の光入射が
存在し、この光による光リーク電流が発生する。なお、
スイッチング素子４の光リーク電流については、走査線
３に平行してＣｓ線15を形成することなどにより蓄積容
量を大きくして、画素電極14の電位変動を抑えることが
できるが、図２からも明らかなように、Ｃｓ線15を大き
くすると、開口率が減ってしまうため実用的ではない。
また、リーク電流は投射光の光束が同じならばパネルサ
イズが小さいほど問題になるので、光リーク電流が発生
する活性層６のチャネル領域９の膜厚を薄くすることに
より、活性層６での光の吸収量を減らし、光リーク電流
の発生量を抑えている。

【００４１】さらに、チャネル領域の薄膜化により膜中
のトラップ準位が減るので、スイッチング素子４の閾値
電圧が低くなり、立ち上り特性が向上する。

【００４２】また、活性層６に多結晶シリコン膜を用い
ることにより、アクティブマトリクス素子によく用いら
れるアモルファスシリコンを用いたスイッチング素子に
比べて高移動度なＣＭＯＳ回路を作ることができるた
め、マトリクスアレイ基板17上に駆動回路を組み込むこ
とが可能となる、回路を一体形成できるために駆動ＩＣ
を外付けにした場合に必要となる高密度実装が必要な
い、アモルファスシリコン膜に比べて光吸収係数が小さ
いなどの効果がある。

【００４３】さらに、多結晶シリコンを用いたスイッチ
ング素子の特性は、ゲート電極５の下の活性層６のチャ
ネル領域９および中間部領域10の膜厚が薄くなっても低
下せず、むしろ向上する傾向が見られる。一方、下限は
プロセス上の制約から決まり、現状では１００オングス
トローム程度である。また、ソース／ドレインコンタク
ト部については１０００〜３０００オングストローム程
度の膜厚であることが望ましく、コンタクト以外のソー
ス／ドレインについても配線抵抗を下げるためには膜厚
が厚い方が望ましい。したがって、ゲート電極５の下の
チャネル領域９および光リーク電流が発生する中間部領
域10の膜厚を２００オングストローム、高濃度に不純物
添加することにより低抵抗化され、ソース領域７および
ドレイン領域８の膜厚を２０００オングストロームとし
ている。また、中間部領域10の長さｌは５μｍとしてい
る。さらに、ソース領域７およびドレイン領域８は低抵
抗化するためにひ素（Ａｓ）を１×１０¹⁹cm^-3添加し、
中間部領域10についてはドレイン近傍の電界強度を落と
して暗時のオフリーク電流を下げるためにひ素（Ａｓ）
の濃度を１×１０¹⁷cm^-3に低下させた。

【００４４】したがって、光リーク電流が発生する部分
の膜厚が１／１０になり、光リーク電流を従来と比較し
て約２桁落とすことができた。

【００４５】また、上記実施例では窒化シリコン膜をマ
スクに熱酸化を行なうことで活性層の膜厚を変えている
ので薄膜のアモルファスシリコンを固相成長させる場合
などに比べて粒径を十分に大きくできる。この他の方法
として、たとえば、単純にレジストマスクを用いてエッ
チングを行なうことで活性層の膜厚を変えることもでき
る。ただし、単純にレジストマスクを用いてエッチング
を行なう場合には薄膜化した部分へのエッチングダメー
ジの影響、段差の影響を考慮する必要がある。

【００４６】さらに、活性層６として多結晶シリコン膜
を用いているが、ＳＯＩ（SiliconOn Insulator）など
薄膜化した結晶シリコンを用いても同様の効果を得るこ
とができる。

【００４７】そして、上述の液晶表示装置を用いること
により、プロジェクションテレビなどに用いる小型かつ
高精細にした場合でも、投射光学系側からの迷光による
スイッチング素子４の光リーク電流の発生を抑え、画素
電極の電位の変動のない良好な画像品質を得ることが可
能となる。

【００４８】

【発明の効果】請求項１記載の液晶表示装置によれば、
チャネル領域とソース領域もしくはドレイン領域との接
合部から０．１μｍ以上５００μｍ以下の領域では、活
性層を他の領域よりも薄く形成することにより、光リー
ク電流を減少することができ、画素電位が変動すること
を防止できる。

【００４９】請求項２記載の液晶表示装置は、請求項１
記載の液晶表示装置において、活性層として多結晶シリ
コン膜を用いる場合、少数キャリアの拡散長に従って活
性層を薄くすることにより光リーク電流を抑制すること
ができ、画素電位が変動することを防止できる。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の一実施例のスイッチン
グ素子の図２に示すA1−A2断面図である。

【図２】同上液晶表示装置の平面図である。

【図３】同上マトリクスアレイ基板の製造工程を示す断
面図である。

【図４】光リーク電流の発生箇所を示す説明図である。

【図５】光リーク電流と活性層膜厚の関係を示すグラフ
である。

【符号の説明】

４スイッチング素子６活性層８ドレイン領域９チャネル領域 14 画素電極

Claims

【特許請求の範囲】

【請求項１】複数の画素電極に選択制御用のスイッチ
ング素子がそれぞれ設けられた液晶表示装置において、前記スイッチング素子は、活性層がチャネル領域に接合
されるソース領域およびドレイン領域を備え、前記チャネル領域と前記ソース領域もしくはドレイン領
域との接合部から０．１μｍ以上５００μｍ以下の領域
では、前記活性層が他の領域よりも薄く形成されている
ことを特徴とした液晶表示装置。
【請求項２】活性層は、多結晶シリコンであることを
特徴とした請求項１記載の液晶表示装置。