JP2003045889A - 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法 - Google Patents

電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法

Info

Publication number
JP2003045889A
JP2003045889A JP2001233256A JP2001233256A JP2003045889A JP 2003045889 A JP2003045889 A JP 2003045889A JP 2001233256 A JP2001233256 A JP 2001233256A JP 2001233256 A JP2001233256 A JP 2001233256A JP 2003045889 A JP2003045889 A JP 2003045889A
Authority
JP
Japan
Prior art keywords
region
gate electrode
effect transistor
field effect
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001233256A
Other languages
English (en)
Other versions
JP5038560B2 (ja
Inventor
Kenji Sera
賢二 世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001233256A priority Critical patent/JP5038560B2/ja
Priority to EP20020017240 priority patent/EP1282173A3/en
Priority to CNB021273022A priority patent/CN1262018C/zh
Priority to US10/207,765 priority patent/US6784456B2/en
Publication of JP2003045889A publication Critical patent/JP2003045889A/ja
Priority to US10/893,298 priority patent/US7015084B2/en
Application granted granted Critical
Publication of JP5038560B2 publication Critical patent/JP5038560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】少ない工数でゲートオーバーラップドレイン
（ＧＯＬＤ）と同等の構造を実現することができ、か
つ、ドレイン近傍の高電界を緩和することができる電界
効果型トランジスタ及びその製造方法の提供。 【解決手段】ガラス基板１上に半導体層３を形成する工
程と、半導体層３上にゲート電極よりもチャネル方向の
距離が短いレジストパターン１０を形成して不純物を注
入する工程と、半導体層３上にゲート絶縁膜４を介して
ゲート電極５を形成する工程と、ゲート電極５をマスク
としてレーザ光を照射し、ソース／ドレイン領域を活性
化して高活性化領域３ｃを形成すると共に、レーザ光の
熱拡散により内側領域を低い活性化率で活性化して低活
性化領域３ｂを形成する工程とを少なくとも有し、低活
性化領域をＬＤＤ領域と同様に機能させることにより、
１回の不純物注入でＧＯＬＤ構造の薄膜電界効果型トラ
ンジスタを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ゲートオーバーラ
ップドレインに相当する構造を有する電界効果型トラン
ジスタ及びレーザ照射により該構造を製造する方法並び
にその電界効果型トランジスタを使った液晶表示装置及
びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化に伴って電界
効果型トランジスタのゲート長が短くなり、ホットキャ
リアの注入やショートチャネル効果によりトランジスタ
の信頼性が低下するという問題が生じている。そこで、
ドレイン近傍の高電界領域におけるデバイスの信頼性の
低下を防止するために、不純物濃度に勾配を設けたＬＤ
Ｄ（Lightly Doped Drain）構造が広く用いられてい
る。このＬＤＤ構造は、ゲートとソース／ドレイン間の
基板表面に不純物濃度の低いオフセットゲート層を形成
することによって、パンチスルー電圧やホットキャリア
耐圧を高めるものである。
【０００３】ここで、Ｓｉ基板上に形成される一般的な
ＬＤＤ構造のＭＯＳＦＥＴの製造方法について、図１１
を参照して説明する。まず、図１１（ａ）に示すよう
に、Ｓｉ基板１３上にＬＯＣＯＳ法により分離酸化膜１
４を形成し、この分離酸化膜１４で挟まれたフィールド
領域に、熱酸化法によりシリコン酸化膜からなるゲート
絶縁膜４を形成した後、減圧ＣＶＤ法を用いてポリシリ
コンを成長させ、フォトリソグラフィー技術及びドライ
エッチング技術を用いてゲート電極５を形成する。その
後、ゲート電極５をマスクとしてイオン注入法により基
板全面に低濃度のイオンを注入し、所定の条件でアニー
ルを行い、低濃度注入領域１６を形成する。
【０００４】次に、図１１（ｂ）に示すように、減圧Ｃ
ＶＤ法により基板全面にシリコン酸化膜を堆積し、異方
性ドライエッチングによりシリコン酸化膜をエッチバッ
クして、ゲート電極５の側壁にサイドウォール酸化膜１
７を形成する。
【０００５】そして、図１１（ｃ）に示すように、ゲー
ト電極５及びサイドウォール酸化膜１７をマスクとして
高濃度のイオン注入を行い、高濃度注入領域１８を形成
する。すると、サイドウォール酸化膜１７直下ではオフ
セットゲート層となる低濃度注入領域１６が、その外側
には高濃度注入領域１８が自己整合的に形成される。
【０００６】上記ＬＤＤ構造によって、ドレイン領域の
高電界をある程度緩和することができるが、電界効果型
トランジスタの更なる短チャネル化に伴い、ドレイン領
域近傍で発生したホットキャリアがＬＤＤ領域上のゲー
ト絶縁膜にトラップされる現象が生じ、このホットキャ
リアによってＬＤＤの導電型が反転してしまい、閾値電
圧の変動やパンチスルー耐圧の低下等の問題が生じてい
る。
【０００７】また、液晶表示装置のスイッチング素子と
して薄膜電界効果型トランジスタ（ＴＦＴ：thin film
transistor）が用いられているが、多結晶シリコン薄膜
トランジスタでは基本的な構造においてはリーク電流
（この場合、暗での電流）が高く、これを抑えるために
ＬＤＤ構造が必要である。このため画素スイッチトラン
ジスタは通常ＬＤＤ構造を採用している。しかし、ＬＤ
Ｄ及びチャネル部分は光が入射するとリーク電流が増加
するという問題がある。
【０００８】そこで、ＴＦＴのチャネル部に入射する光
によるオフリーク電流を低減するために、ＴＦＴの上層
及び下層に遮光層を設けているが、ＬＤＤ構造では低濃
度不純物領域がゲート電極で覆われていないため、アク
ティブマトリクス基板の各層で複雑に反射した光が低濃
度不純物領域に入射してしまい、光リークを有効に防止
することができないという問題がある。この問題は、液
晶プロジェクション用途のライトバルブ用アクティブマ
トリクス液晶表示装置で特に顕著に現れる。
【０００９】そこで、上記ホットキャリアのトラップや
光リークの問題を解決するために、特開平８−１５３８
７５号公報、特開平８−２２２７３６号公報等に、ＬＤ
Ｄ領域上にゲート絶縁膜を介してゲート電極を重ねるゲ
ートオーバーラップドレイン構造（ＧＯＬＤ構造とい
う）が記載されている。上記ゲートオーバーラップドレ
イン構造について図１２及び図１３を参照して説明す
る。図１２は、レジストパターンを用いてゲートオーバ
ーラップドレイン構造を形成する方法を示す工程断面図
であり、図１３は、特開平８−１５３８７５号公報に記
載されているゲートオーバーラップドレイン構造の製造
方法を示す工程断面図である。
【００１０】まず、図１２（ａ）に示すように、Ｓｉ基
板１３上にＬＯＣＯＳ法により分離酸化膜１４を形成
し、この分離酸化膜１４で挟まれたフィールド領域にゲ
ート絶縁膜４としてシリコン酸化膜を形成した後、ゲー
ト電極５を形成する部分に、ゲート電極５よりも小さい
サイズのレジストパターン１０を形成する。そして、こ
のレジストパターン１０をマスクとしてイオン注入法に
より基板全面に低濃度のイオンを注入し、所定の条件で
アニールを行って低濃度注入領域１６を形成する。
【００１１】次に、図１２（ｂ）に示すように、レジス
トパターン１０を除去した後、減圧ＣＶＤ法を用いてポ
リシリコンを堆積し、所定の形状にエッチングしてゲー
ト電極５を形成する。その際、ゲート電極５をレジスト
パターン１０よりも大きいサイズにエッチングすること
により、ゲート電極５下層に低濃度不純物領域１６が配
置される。
【００１２】次に、図１２（ｃ）に示すように、ゲート
電極５をマスクとして高濃度のイオン注入を行い、高濃
度注入領域１８を形成することにより、ゲート電極５直
下ではオフセットゲート層となる低濃度注入領域１６
が、その外側には高濃度注入領域１８が形成される。
【００１３】その後、図１２（ｄ）に示すように、ゲー
ト電極５上に層間絶縁膜６を堆積した後、ソース／ドレ
イン領域上にコンタクトホールを形成し、その上にＡ
ｌ、タングステン等の導電部材を配設してソース／ドレ
イン電極７を形成し、ゲートオーバーラップドレイン構
造の電界効果型トランジスタが製作される。
【００１４】また、レジストパターン１０を用いずにゲ
ートオーバーラップドレイン構造を形成する方法が、特
開平８−１５３８７５号公報に記載されている。この方
法について図１３を参照して説明する。
【００１５】まず、図１３（ａ）に示すように、Ｓｉ基
板１３上にＬＯＣＯＳ法により分離酸化膜１４を形成
し、この分離酸化膜１４で挟まれたフィールド領域に、
ゲート絶縁膜４としてシリコン酸化膜を形成した後、減
圧ＣＶＤ法を用いてポリシリコンを堆積し、所定の形状
にエッチングしてゲート電極５を形成する。そして、こ
のゲート電極５をマスクとしてイオン注入法により基板
全面に低濃度のイオンを注入し、所定の条件でアニール
を行って低濃度注入領域１６を形成する。
【００１６】ここで、従来のＬＤＤ構造の形成方法で
は、ゲート電極５側壁にシリコン酸化膜やシリコン窒化
膜からなるサイドウォールを形成するが、ここでは、図
１３（ｂ）に示すように、シリコンを主成分とする皮膜
を全面に形成し、異方性エッチングによりゲート電極５
側壁にシリコンを主成分とする導電性のサイドウォール
１９を形成することを特徴としている。
【００１７】次に、図１３（ｃ）に示すように、ゲート
電極５及びシリコンを主成分とするサイドウォール導電
膜１９をマスクとして高濃度のイオン注入を行い、高濃
度注入領域１８を形成することにより、ゲート電極５直
下ではオフセットゲート層となる低濃度注入領域１６
が、その外側には高濃度注入領域１８が自己整合的に形
成される。
【００１８】その後、図１３（ｄ）に示すように、ゲー
ト電極５上に層間絶縁膜６を堆積した後、ソース／ドレ
イン領域上にコンタクトホールを形成し、その上にＡ
ｌ、タングステン等の導電部材を配設してソース／ドレ
イン電極７を形成し、ゲートオーバーラップドレイン構
造の電界効果型トランジスタが製作される。
【００１９】
【発明が解決しようとする課題】上述したゲートオーバ
ーラップドレイン構造によれば、ＬＤＤ領域がゲート電
極５下部に配置されるため、ドレイン近傍領域で発生し
たホットキャリアの影響を抑制することができ、また、
ＬＤＤ領域がゲート電極に覆われるために遮光性が向上
し、ライトバルブのＴＦＴにおける光リークを低減する
ことができるが、上記ゲートオーバーラップドレイン構
造を得るためには、ＬＤＤ構造と同様に少なくとも２回
の不純物注入工程が必要であると共に、ゲート電極５直
下にＬＤＤ領域を配置するための処理を行わなければな
らないため、工程が複雑になってしまうという問題があ
る。
【００２０】また、不純物イオン注入後のアニールによ
って不純物濃度分布はややなだらかになるものの、基本
的に２回の不純物注入によって高濃度注入領域１８と低
濃度注入領域１６とを形成するために、不純物濃度分布
は図１４に示すようにステップ状となってしまうと共
に、不純物濃度の変化が大きい領域で大きな電界が生じ
てしまい電界緩和が不十分となってしまうという問題も
ある。
【００２１】更に、低濃度注入領域１６と高濃度注入領
域１８との境界部分において不純物濃度が急激に変化す
るため、エネルギー準位が大きく変化してキャリアがト
ラップされ、キャリアの再結合によりキャリア寿命が低
下してしまうという問題もある。
【００２２】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、少ない工数でゲートオ
ーバーラップドレイン構造と同等の構造を実現すること
ができ、かつ、実効的な不純物濃度分布をなだらかな形
状にして高電界を緩和しキャリア寿命の低下を防止する
ことができる薄膜電界効果型トランジスタ及びその製造
方法、並びにその電界効果型トランジスタを使った液晶
表示装置及びその製造方法を提供することにある。
【００２３】
【問題を解決するための手段】上記目的を達成するた
め、本発明の電界効果型トランジスタは、不純物注入層
上にゲート絶縁膜を介してゲート電極が形成されてなる
電界効果型トランジスタにおいて、前記不純物注入層
が、前記ゲート電極の両側に位置する第１の領域と、該
第１の領域内側の第２の領域とからなり、注入された不
純物濃度は、前記第１の領域と前記第２の領域とで略等
しく、前記注入された不純物のうちレーザアニールによ
り活性化された不純物の濃度が、前記第１の領域よりも
前記第２の領域の方が低いものである。
【００２４】本発明においては、前記第２の領域が前記
ゲート電極下層に配置され、ゲートオーバーラップドレ
イン構造が形成されている構成とすることができる。
【００２５】また、本発明においては、前記第２の領域
における活性化された不純物の濃度が、前記第１の領域
との境界から内側に向かってなだらかに減少する勾配を
有することが好ましい。
【００２６】本発明の薄膜電界効果型トランジスタは、
絶縁性基板上に配設された半導体層上にゲート絶縁膜を
介してゲート電極が形成されてなる薄膜電界効果型トラ
ンジスタにおいて、前記半導体層の、前記ゲート電極に
対して自己整合的に形成されたソース／ドレイン領域
と、該ソース／ドレイン領域の各々の内側に隣接する領
域とが、略等しい不純物濃度で形成され、かつ、前記隣
接領域の方が前記ソース／ドレイン領域よりも低い活性
化率で不純物が活性化されているものである。
【００２７】本発明においては、各々の前記隣接領域の
チャネル方向の幅が、ソース側の領域よりもドレイン側
の領域で長く設定されている構成とすることができる。
【００２８】また、本発明においては、前記ソース／ド
レイン領域は、レーザ光の直接照射により活性化され、
前記隣接領域は、前記ソース／ドレイン領域で吸収した
前記レーザ光の熱の拡散により活性化されていることが
好ましい。
【００２９】また、本発明においては、前記薄膜電界効
果型トランジスタが、前記半導体層下層にソース／ドレ
イン電極を有するスタガ型である構成とすることができ
る。
【００３０】本発明の液晶表示装置は、上記薄膜電界効
果型トランジスタをスイッチング素子として備えるもの
である。
【００３１】本発明の電界効果型トランジスタの製造方
法は、シリコン基板に不純物を注入して不純物注入層を
形成した後、該不純物注入層の一部にレーザ光を照射し
て高活性化領域を形成すると共に、該高活性化領域に隣
接する領域をレーザ光の熱拡散により活性化して低活性
化領域を形成し、前記高活性化領域と前記低活性化領域
とを用いてＬＤＤ構造と同等の構造を形成するものであ
る。
【００３２】また、本発明の電界効果型トランジスタの
製造方法は、シリコン基板に、ゲート電極よりもチャネ
ル方向の長さが短いレジストパターンを形成する工程
と、前記レジストパターンをマスクとして不純物を注入
する工程と、前記レジストパターンを除去した後、ゲー
ト絶縁膜を介してゲート電極を形成する工程と、前記ゲ
ート電極をマスクとしてレーザ光を照射して、該ゲート
電極両端のソース／ドレイン領域を活性化して高活性化
領域を形成すると共に、該ソース／ドレイン領域内側の
不純物注入領域を、前記ソース／ドレイン領域で吸収し
たレーザ光の熱の拡散によって活性化して低活性化領域
を形成する工程とを少なくとも有するものである。
【００３３】本発明の薄膜電界効果型トランジスタの製
造方法は、絶縁性基板上にポリシリコン又はアモルファ
スシリコンからなる半導体層を形成する工程と、前記半
導体層上にゲート電極よりもチャネル方向の長さが短い
レジストパターンを形成し、該レジストパターンをマス
クとして不純物を注入する工程と、前記レジストパター
ンを除去した後、ゲート絶縁膜を介してゲート電極を形
成する工程と、該ゲート電極をマスクとしてレーザ光を
照射し、前記ゲート電極外側のソース／ドレイン領域を
活性化して高活性化領域を形成すると共に、該ソース／
ドレイン領域内側の不純物注入領域を、前記ソース／ド
レイン領域で吸収したレーザ光の熱の拡散によって活性
化して低活性化領域を形成する工程と、を少なくとも有
するものである。
【００３４】また、本発明の薄膜電界効果型トランジス
タの製造方法は、絶縁性基板上にポリシリコン又はアモ
ルファスシリコンからなる半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成する工程と、該ゲ
ート絶縁膜上にゲート電極よりもチャネル方向の長さが
短いレジストパターンを形成し、該レジストパターンを
マスクとして不純物を注入する工程と、前記レジストパ
ターンを除去した後、前記ゲート絶縁膜上にゲート電極
を形成する工程と、該ゲート電極をマスクとしてレーザ
光を照射し、前記ゲート電極外側のソース／ドレイン領
域を活性化して高活性化領域を形成すると共に、該ソー
ス／ドレイン領域内側の不純物注入領域を、前記ソース
／ドレイン領域で吸収したレーザ光の熱の拡散によって
活性化して低活性化領域を形成する工程と、を少なくと
も有するものである。
【００３５】本発明においては、前記不純物の注入に際
し、前記半導体層上に一旦犠牲酸化膜を形成し、該犠牲
酸化膜を介して不純物の注入を行う構成とすることがで
き、前記不純物の注入後、前記犠牲酸化膜を除去して前
記ゲート絶縁膜を形成するか、又は、前記不純物の注入
後、前記犠牲酸化膜上に前記ゲート絶縁膜を形成する構
成とすることもできる。
【００３６】このように、本発明は上記構成により、１
回の不純物注入と１回のレーザアニールによって、ゲー
ト電極の下にＬＤＤと同様の効果を奏する低活性化領域
と、ゲート電極の外側のソース／ドレイン領域に高活性
化領域とを形成することができ、少ない工数でゲートオ
ーバーラップ構造と同等の構造を実現することができ
る。
【００３７】
【発明の実施の形態】本発明に係る薄膜電界効果型トラ
ンジスタの製造方法は、その好ましい一実施の形態にお
いて、ガラス基板上に多結晶シリコン又はアモルファス
シリコンを堆積して半導体層を形成する工程と、半導体
層上に後の工程で形成されるゲート電極よりもチャネル
方向の距離が短いレジストパターンを形成し、このレジ
ストパターンをマスクとして所定の不純物を注入する工
程と、不純物が注入された半導体層上にゲート絶縁膜を
介してゲート電極を形成する工程と、ゲート電極をマス
クとしてレーザ光を照射し、ゲート電極両外側のソース
／ドレイン領域の不純物を活性化して高活性化領域を形
成すると共に、ソース／ドレイン領域で吸収されたレー
ザ光の熱拡散によりソース／ドレイン領域の内側の領域
の不純物を低い活性化率で活性化して低活性化領域を形
成する工程とを少なくとも有し、低活性化領域をＬＤＤ
領域と同様に機能させることにより、１回の不純物注入
でＬＤＤ領域がゲート電極下層に配置されたゲートオー
バーラップドレイン構造の薄膜電界効果型トランジスタ
を形成するものである。
【００３８】上述したように、従来のゲートオーバーラ
ップドレイン構造では、ゲート電極下部にＬＤＤ領域を
配置することにより、ドレイン近傍領域のホットキャリ
アのトラップを抑制することができ、ライトバルブのＴ
ＦＴにおける光リークを低減することができるが、工程
が複雑になってしまうという問題がある。
【００３９】一方、半導体装置の製造工程では、注入し
た不純物を活性化するための活性化アニールやソース／
ドレイン表層をシリサイド化するためのシリサイド化ア
ニール等の熱処理が行われる。このアニールの方法とし
ては、電気炉を用いる炉アニールや赤外線ランプを用い
るラピッドサーマルアニール（ＲＴＡ）やレーザ光を用
いるレーザアニール等がある。
【００４０】例えば、エキシマレーザ光を用いた活性化
アニールでは、レーザパルスの１ショットが短く、レー
ザエネルギーが浅い領域で吸収されるため、活性化領域
の制御が容易であることから、特に、ＬＤＤ構造におけ
る低濃度注入領域の活性化に適している。一般に、この
活性化レーザアニールは、レーザ光を照射した領域にお
いて注入した不純物を完全に活性化させることを目的と
して行われるものであるが、本願発明者はレーザ光を照
射する領域とレーザの熱が拡散する領域とで不純物の活
性化の程度が異なることを利用して、少ない工程で上記
ゲートオーバーラップ構造を形成する方法を案出した。
【００４１】すなわち、炉アニールやＲＴＡの場合に
は、基板全面を均一に加熱するために、不純物の活性化
の程度を領域毎に制御することはできないが、レーザア
ニールでは、レーザエネルギーが吸収される領域が浅
く、熱拡散の領域が狭いために活性化の程度を領域毎に
制御することができる。そこで、高濃度不純物を注入し
た後、レーザ光を照射して高濃度注入領域を形成すると
共に、高濃度注入領域近傍に熱拡散により活性化が不十
分に行われる領域を形成し、この低活性領域をＬＤＤ領
域として利用する。
【００４２】この低活性化領域は、不純物は高濃度に注
入されているが、活性化は不十分であるため導電に寄与
する不純物の濃度は低く、実質的にＬＤＤ領域と同等の
働きをする。そこで、この低活性化領域を用いて少ない
工数でゲートオーバーラップドレイン構造を実現するこ
とが可能となる。以下に、具体的な薄膜電界効果型トラ
ンジスタの製造方法について説明する。
【００４３】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
【００４４】［実施例１］まず、本発明の第１の実施例
に係る薄膜電界効果型トランジスタ及びその製造方法に
ついて、図１乃至図６を参照して説明する。図１は、本
発明の第１の実施例に係る薄膜電界効果型トランジスタ
の構成を示す断面図である。また、図２乃至図４は、そ
の一連の製造方法を示す工程断面図であり、作図の都合
上分図したものである。また、図５は、本構造の効果を
説明するための図であり、図６は、本実施例の他の構造
を示す断面図である。
【００４５】図１に示すように、本実施例の薄膜電界効
果型トランジスタは、ガラス基板１上にアンダーコート
層２を介してポリシリコンからなる半導体層３が形成さ
れ、半導体層３は、ゲート電極５に対して自己整合的に
形成される高活性化層３ｃとその内側の低活性化層３ｂ
とにより構成される。また、半導体層３の上層には、ゲ
ート絶縁膜４を介してゲート電極５が配設され、その上
層には層間絶縁膜６が形成されている。そして、層間絶
縁膜６とゲート絶縁膜４に設けたコンタクトホール８に
ソース／ドレイン電極７が形成されている。また、薄膜
電界効果型トランジスタの上下には、半導体層３に入射
する光を遮断するための遮光層９ａ、９ｂが設けられて
いる。
【００４６】ここで、半導体層３を構成する低活性化領
域３ｂと高活性化領域３ｃとは共に同一の濃度の不純物
が注入されているが、高活性化領域３ｃはレーザ光によ
り十分に活性化されているのに対し、低活性化領域３ｂ
は活性化を意図的に不十分としており、これにより導電
性に寄与する実効的な不純物の濃度は小さくなり、ＬＤ
Ｄ領域と同様な機能を有することになる。更に、後述す
るようにこの低活性化領域３ｂはレーザ光の熱拡散によ
り形成されるため、活性化率は内側に向かって緩やかに
減少しており、従来のＬＤＤ構造やゲートオーバーラッ
プドレイン構造のようにステップ状に不純物濃度が変化
することはない。
【００４７】上記構成の薄膜電界効果型トランジスタの
製造方法について、図２乃至図４を参照して説明する。
【００４８】まず、図２（ａ）に示すように、透明絶縁
性基板（例えば、ガラス基板１）上にアンダーコート層
２としてシリコン酸化膜（ＳｉＯ２）を１００〜５００
ｎｍ程度、より好ましくは３００ｎｍ程度形成する。こ
のアンダーコート層２は、ガラス基板１から半導体層３
に不純物が拡散するのを防止するために設けるものであ
り、不純物の影響が問題とならない場合には必ずしも設
ける必要はない。なお、アンダーコート層２はＬＰＣＶ
Ｄ、ＰＣＶＤ、スパッタ法、ディップ方式等を用いて形
成することができ、シリコン酸化膜に代えてシリコン窒
化膜（ＳｉＮｘ）又はこれらの積層膜を用いることもで
きる。
【００４９】次に、図２（ｂ）に示すように、アンダー
コート層２の上に半導体層３となる多結晶シリコンを形
成する。形成方法としては、プリカーサとなるアモルフ
ァスシリコンを形成し、このアモルファスシリコンをエ
キシマレーザにより結晶化させる方法が一般的である。
アモルファスシリコンの形成方法としては、ＬＰＣＶ
Ｄ、ＰＣＶＤ、スパッタ法等を用いることができ、膜厚
は５０〜１００ｎｍ程度が一般的である。また、結晶化
の方法としては、レーザを用いる方法の他に、固相成長
法を用いることもできる。
【００５０】次に、図２（ｃ）に示すように、多結晶シ
リコン上に公知のリソグラフィ技術を用いてレジストパ
ターンを形成し、このレジストパターンをマスクとし
て、公知のエッチング技術を用いて多結晶シリコンをア
イランド状にパターニングする。
【００５１】次に、図２（ｄ）に示すように、アイラン
ド化した半導体層３上に所望の形状のレジストパターン
１０を形成した後、半導体層３に不純物（例えば、燐
（Ｐ））の注入を行い、不純物注入領域３ａを形成す
る。なお、ゲートオーバーラップ構造を実現するために
はゲート電極下層にも不純物を注入する必要があり、レ
ジストパターン１０の形状は低活性化領域分だけゲート
電極よりも小さくする必要がある。また、この時のドー
ピング条件としては、例えば、加速電圧２０ｋｅＶ程
度、ドーズ量８×１０１４／ｃｍ２から３×１０１５／
ｃｍ２の範囲としているが、加速電圧、ドーズ量は後述
するレーザアニールの条件と相関があるため、これらを
総合的に勘案して設定することが好ましい。
【００５２】次に、図３（ａ）に示すように、ドーピン
グ終了後、シリコン酸化膜、シリコン窒化膜等からなる
ゲート絶縁膜４の形成を行う。ゲート絶縁膜４の形成方
法としては、ＬＰＣＶＤ、ＰＣＶＤ、スパッタ法等が用
いられるが、ＰＣＶＤもしくはＬＰＣＶＤが一般的であ
る。また、膜厚は、デバイスの駆動条件、駆動電圧によ
り異なるが、３０〜２００ｎｍ、好ましくは５０〜１０
０ｎｍの範囲である。
【００５３】次に、図３（ｂ）に示すように、ゲート絶
縁膜４上にシリサイド、メタル、不純物をドーピングし
たシリコン等の導電材料をスパッタ、ＰＣＶＤ等により
２００〜４００ｎｍ程度の膜厚で堆積した後、その上に
形成したレジストパターンをマスクとしてドライエッチ
ングを行い、所望の形状のゲート電極５を形成する。こ
のとき、ゲート電極５は、先に不純物をドーピングした
領域とオーバーラップする様に形成する。なお、オーバ
ーラップする領域は、ソース／ドレイン側が対称である
必要はなく、原則としてドレイン側に形成されていれば
よい。但し、スイッチトランジスタはソース／ドレイン
を反転して使用するため、両方に同じオーバーラップ領
域を設ける必要がある。
【００５４】次に、図３（ｃ）に示すように、ゲート電
極５の上部よりレーザ照射を行い、半導体層３に注入し
た不純物の活性化を行う。この時、ゲート電極５の外側
（ソース／ドレイン領域）はレーザ光が照射されるため
十分に活性化されて高活性領域３ｃが形成されるが、ゲ
ート電極５に覆われた部分はレーザが照射されないため
に直接活性化されない。しかしながら、レーザ照射領域
からの熱拡散によって多少アニールされるために、不純
物の活性化が不十分な低活性化領域３ｂが形成される。
この低活性化領域３ｂは、実効的に低濃度の不純物を注
入した領域と等価と考えることができ、ＬＤＤ領域と同
様の効果を発揮することになる。
【００５５】更に、レーザ照射による不純物の活性化率
は、レーザ光が直接照射される部分は一様に高いが、レ
ーザ光が照射されない部分では、熱拡散に伴って変化す
る。従って、低活性化領域３ｂのうち、ソース／ドレイ
ン領域と接する部分が活性化率は最も高く、内側に行く
に従い徐々に低下することになり、キャリア濃度が連続
的に変化して理想的なドレイン端の電界緩和効果を実現
することができ、結果としてリーク電流の低減を実現す
ることができる。
【００５６】なお、本実施例では、レーザ照射エネルギ
ーとしては２５０〜３００ｍＪ程度としたが、このエネ
ルギーは半導体層３やゲート酸化膜４の膜厚や表面反射
率の変化によりかなりの変動があるため適宜変更する必
要があるが、Ｓｉが溶融する前後のエネルギーを用いれ
ばよい。
【００５７】その後、図４（ａ）、（ｂ）に示すよう
に、ゲート電極５上に有機膜からなる層間絶縁膜６を形
成した後、ソース／ドレイン領域にコンタクトホール８
を形成する。そして、層間絶縁膜６上にスパッタ法を用
いて電極となる金属を３００〜１０００ｎｍ程度の膜厚
で堆積して、公知のリソグラフィ技術及びエッチング技
術を用いてソース／ドレイン電極７を形成する。なお、
電極７の金属としては一般にＡｌが用いられる。
【００５８】このように、上記薄膜電界効果型トランジ
スタの製造方法によれば、１回の不純物注入と１回のレ
ーザアニールによって、ゲート電極５の下にＬＤＤと同
様の効果を奏する低活性化領域３ｂと、ゲート電極５の
外側のソース／ドレイン領域に高活性化領域３ｃとを形
成することができ、少ない工数でゲートオーバーラップ
構造と同等の構造を実現することができる。そして、ア
クティブマトリクス型液晶表示装置における走査線と信
号線とで囲まれる各画素のオン／オフ制御を行うスイッ
チング素子としてこの薄膜電界効果型トランジスタを用
いることにより、液晶表示装置の表示に用いられる透過
光、反射光や周囲光のうち、アクティブマトリクス基板
の各層で複雑に反射して低活性化領域３ｂに入射する光
をゲート電極５で遮光することができ、光リークを確実
に低減することができる。
【００５９】また、上記方法で形成した低活性化領域３
ｂは、レーザ光が直接照射されずに熱拡散によって活性
化されるため、活性化された不純物の濃度は図５に示す
ようになだらかな曲線となる。これに対して、２回の不
純物注入でＬＤＤ構造を形成する従来の方法では、高濃
度注入領域１８と低濃度注入領域１６とは図１４に示す
ようにステップ状に形成される。従って、従来構造では
濃度分布の勾配が急峻となる領域では電界強度も大きく
なり、ホットキャリアを有効に抑制することはできず、
またキャリア寿命が低下するという問題があったが、本
実施例の構造では、理想的な電界緩和効果を実現できる
と共に、キャリア寿命の低下も抑制することができる。
【００６０】なお、上記説明では、ガラス基板上に薄膜
電界効果型トランジスタを形成する場合について説明し
たが、本発明は上記実施例に限定されるものではなく、
シリコン基板上に電界効果型トランジスタを形成する場
合についても同様に適用することができる。その場合は
図６に示すような構造となる。また、本実施例の薄膜電
界効果型トランジスタや電界効果型トランジスタは、上
記アクティブマトリクス型液晶表示装置のスイッチング
素子に限らず、ＭＯＳ構造のトランジスタが利用可能な
他の表示装置や半導体装置のドライバーとして用いるこ
とができる。
【００６１】［実施例２］次に、本発明の第２の実施例
に係る薄膜電界効果型トランジスタの製造方法につい
て、図７を参照して説明する。図７は、本発明の第２の
実施例に係る薄膜電界効果型トランジスタの製造方法の
一部を示す工程断面図である。なお、本実施例は、不純
物イオンの注入を犠牲酸化膜を介して行うことを特徴と
するものであり、他の部分の構成に関しては前記した第
１の実施例と同様である。以下に、図７を参照して本実
施例の薄膜電界効果型トランジスタの製造方法について
説明する。
【００６２】まず、図７（ａ）に示すように、前記した
第１の実施例と同様に、ガラス基板１上に、ＬＰＣＶ
Ｄ、ＰＣＶＤ、スパッタ法、ディップ方式等を用いて、
シリコン酸化膜、シリコン窒化膜又はこれらの積層膜を
１００〜５００ｎｍ程度、より好ましくは３００ｎｍ程
度堆積し、アンダーコート層２を形成する。次に、その
上に、ＬＰＣＶＤ、ＰＣＶＤ、スパッタ法等を用いてア
モルファスシリコンを５０〜１００ｎｍ程度の膜厚で形
成し、レーザ照射法、固相成長法等により結晶化させて
多結晶シリコンを形成し、公知のリソグラフィ技術、エ
ッチング技術を用いてアイランド状にパターニングす
る。
【００６３】ここで、前記した第１の実施例では、半導
体層３上に直接レジストパターン１０を形成して不純物
の注入を行ったが、直接イオンを注入すると多結晶シリ
コンがダメージを受けて結晶性が劣化する恐れがある。
そこで、本実施例では、図７（ｂ）に示すように、ガラ
ス基板１全面にシリコン酸化膜からなる犠牲酸化膜１５
を形成し、その上にゲート電極よりも小さいサイズのレ
ジストパターン１０を形成した後、不純物の注入を行
い、半導体層３に不純物注入領域３ａを形成する。な
お、本構造では注入する不純物は犠牲酸化膜１５によっ
て減速されるため、加速電圧、ドーズ量等の注入条件は
犠牲酸化膜１５の膜厚に応じて適宜調整する必要があ
る。
【００６４】次に、図７（ｃ）に示すように、ドーピン
グ終了後、ウェットエッチングにより犠牲酸化膜１５を
除去した後、図７（ｄ）に示すように、ＬＰＣＶＤ、Ｐ
ＣＶＤ、スパッタ法等を用い、３０〜２００ｎｍ、好ま
しくは５０〜１００ｎｍ程度の膜厚でシリコン酸化膜、
シリコン窒化膜等からなるゲート絶縁膜４を形成し、そ
の上にシリサイド、メタル、不純物をドーピングしたシ
リコン等の導電材料をスパッタ、ＰＣＶＤ等により２０
０〜４００ｎｍ程度の膜厚で堆積、パターニングしてゲ
ート電極５を形成する。
【００６５】その後、ゲート電極５の上部よりレーザ光
１２を照射し、半導体層３に注入した不純物の活性化を
行い、ゲート電極５の外側に高活性化領域３ｃ、ゲート
電極５に覆われた部分に低活性化領域３ｂを形成する。
その後、通常の手法を用いてトランジスタを製作し、そ
の上に有機膜からなる層間絶縁膜６を形成した後、ソー
ス／ドレイン領域にコンタクトホール８を設け、電極７
を形成する。
【００６６】このように、本実施例の薄膜電界効果型ト
ランジスタの製造方法によれば、前記した第１の実施例
と同様に、１回の不純物注入と１回のレーザアニールと
でゲートオーバーラップドレイン構造と同等の構造を形
成することができると共に、活性化不純物の濃度分布を
なだらかにすることにより理想的な電界緩和効果を実現
することができる。また、不純物注入を犠牲酸化膜１５
を介して行っているため、半導体層３の特性を良好に保
つことができる。
【００６７】［実施例３］次に、本発明の第３の実施例
に係る薄膜電界効果型トランジスタの製造方法につい
て、図８を参照して説明する。図８は、本発明の第３の
実施例に係る薄膜電界効果型トランジスタの製造方法の
一部を示す工程断面図である。なお、本実施例は、犠牲
酸化膜を多結晶シリコン上にのみ形成することを特徴と
するものである。以下に、図８を参照して本実施例の薄
膜電界効果型トランジスタの製造方法について説明す
る。
【００６８】まず、図８（ａ）に示すように、前記した
第１及び第２の実施例と同様に、ガラス基板１上に、Ｌ
ＰＣＶＤ、ＰＣＶＤ、スパッタ法、ディップ方式等を用
いて、シリコン酸化膜、シリコン窒化膜等を堆積し、ア
ンダーコート層２を形成する。次に、その上に、ＬＰＣ
ＶＤ、ＰＣＶＤ、スパッタ法等を用いてアモルファスシ
リコンを５０〜１００ｎｍ程度の膜厚で形成し、レーザ
照射法、固相成長法等により結晶化させて多結晶シリコ
ン３を形成し、公知のリソグラフィ技術、エッチング技
術を用いてアイランド状にパターニングする。
【００６９】次に、図８（ｂ）に示すように、ガラス基
板１全面にシリコン酸化膜からなる犠牲酸化膜１５を堆
積した後、半導体層３上以外の犠牲酸化膜１５を除去す
る。そして、その上にゲート電極よりも小さいサイズの
レジストパターン１０を形成した後、不純物の注入を行
い、半導体層３に不純物注入領域３ａを形成する。
【００７０】次に、図８（ｃ）に示すように、ドーピン
グ終了後、レジストパターン１０を除去し、図８（ｄ）
に示すように、ＬＰＣＶＤ、ＰＣＶＤ、スパッタ法等を
用い、シリコン酸化膜、シリコン窒化膜等からなるゲー
ト絶縁膜４を犠牲酸化膜１５上に形成し、その上にシリ
サイド、メタル、不純物をドーピングしたシリコン等の
導電材料をスパッタ、ＰＣＶＤ等により堆積、パターニ
ングしてゲート電極５を形成する。
【００７１】その後、ゲート電極５の上部よりレーザ光
１２を照射し、半導体層３に注入した不純物の活性化を
行い、ゲート電極５の外側に高活性化領域３ｃ、ゲート
電極５に覆われた部分に低活性化領域３ｂを形成する。
その後、通常の手法を用いてトランジスタを製作し、そ
の上に有機膜からなる層間絶縁膜６を形成した後、ソー
ス／ドレイン領域にコンタクトホール８を設け、電極７
を形成する。
【００７２】このように、本実施例の薄膜電界効果型ト
ランジスタの製造方法によれば、前記した第１及び第２
の実施例と同様に、１回の不純物注入と１回のレーザア
ニールとでゲートオーバーラップドレイン構造と同等の
構造を形成することができ、また、不純物注入に用いた
犠牲酸化膜１５を除去せず、そのままゲート絶縁膜とし
て用いているため、第２の実施例に比べて犠牲酸化膜１
５の除去工程を省略することができる。
【００７３】［実施例４］次に、本発明の第４の実施例
に係る薄膜電界効果型トランジスタの製造方法につい
て、図９を参照して説明する。図９は、本発明の第４の
実施例に係る薄膜電界効果型トランジスタの製造方法の
一部を示す工程断面図である。なお、本実施例は、犠牲
酸化膜をゲート絶縁膜として利用することを特徴とする
ものである。以下に、図９を参照して本実施例の薄膜電
界効果型トランジスタの製造方法について説明する。
【００７４】まず、図９（ａ）に示すように、前記した
第１乃至第３の実施例と同様に、ガラス基板１上に、シ
リコン酸化膜、シリコン窒化膜等からなるアンダーコー
ト層２を形成し、その上に、ＬＰＣＶＤ、ＰＣＶＤ、ス
パッタ法等を用いてアモルファスシリコンを堆積し、レ
ーザ照射法、固相成長法等により結晶化させて多結晶シ
リコン３を形成し、公知のリソグラフィ技術、エッチン
グ技術を用いてアイランド状にパターニングする。
【００７５】次に、図９（ｂ）に示すように、ガラス基
板１全面にシリコン酸化膜からなる犠牲酸化膜１５を堆
積し、その上にゲート電極よりも小さいサイズのレジス
トパターン１０を形成した後、不純物の注入を行い、半
導体３に不純物注入領域３ａを形成する。
【００７６】次に、図９（ｃ）に示すように、犠牲酸化
膜１５をゲート絶縁膜４として用い、その上にシリサイ
ド、メタル等の導電材料を堆積、パターニングしてゲー
ト電極５を形成する。その後、ゲート電極５の上部より
レーザ光１２を照射し、ゲート電極５の外側に高活性化
領域３ｃ、ゲート電極５に覆われた部分に低活性化領域
３ｂを形成する。その後、通常の手法を用いてトランジ
スタを製作する。
【００７７】このように、本実施例の薄膜電界効果型ト
ランジスタの製造方法によれば、前記した第１乃至第３
の実施例と同様に、１回の不純物注入と１回のレーザア
ニールとでゲートオーバーラップドレイン構造と同等の
構造を形成することができ、また、不純物注入に用いた
犠牲酸化膜１５をそのままゲート絶縁膜として利用して
いるため、第３の実施例に比べてゲート絶縁膜４の形成
工程を省略することができる。
【００７８】［実施例５］次に、本発明の第５の実施例
に係る薄膜電界効果型トランジスタについて、図１０を
参照して説明する。図１０は、本発明の第５の実施例に
係るスタガ構造の薄膜電界効果型トランジスタの構造を
示す断面図である。なお、本実施例は、本発明のゲート
オーバーラップドレイン構造をスタガ構造の薄膜電界効
果型トランジスタに適用したことを特徴とするものであ
る。
【００７９】前記した第１乃至第４の実施例では、半導
体層として多結晶シリコンを用い、ゲート電極とソース
／ドレイン電極を多結晶シリコンに対して同一側に配置
したプレーナ型の構造について記載したが、半導体とし
てアモルファスシリコン（以下、ａ−Ｓｉと略す。）を
用いる場合には、一般的にゲート電極とソース／ドレイ
ン電極とがａ−Ｓｉ層に対して反対側に配置される正ス
タガ型や逆スタガ型が用いられる。
【００８０】このようなａ−Ｓｉを用いる場合において
も、ドレイン近傍の高電界を緩和するため、また、ａ−
Ｓｉに入射する光によるリーク電流を抑制するためにＬ
ＤＤ構造やゲートオーバーラップドレイン構造を適用す
ることが好ましい。そこで、正スタガ構造の薄膜電界効
果型トランジスタに本発明の構造を適用した例につい
て、図１０を参照して説明する。
【００８１】図１０に示すように、本実施例のスタガ型
薄膜電界効果型トランジスタは、ガラス基板１上にアン
ダーコート層２を介してソース／ドレイン電極２０が形
成され、その上にａ−Ｓｉ２１からなる半導体層が形成
されている。この半導体層は、ゲート電極下層の低活性
化領域３ｂと、その外側の高活性化領域３ｃとから構成
される。また、ａ−Ｓｉ２１の上層にはゲート絶縁膜４
を介してゲート電極５が配設され、その上層には層間絶
縁膜６が形成されている。そして、層間絶縁膜６とゲー
ト絶縁膜４と半導体層を貫通するコンタクトホール８に
ソース／ドレイン電極７が形成されている。
【００８２】このようなスタガ型の薄膜電界効果型トラ
ンジスタにおいても、半導体層を構成する低活性化領域
３ｂと高活性化領域３ｃとは、共に同一の濃度の不純物
が注入されているが、高活性化領域３ｃはレーザ光によ
り十分に活性化されているのに対し、低活性化領域３ｂ
はレーザ光がゲート電極５によって遮光されるために活
性化が不十分となり、これにより導電性に寄与する活性
化された不純物の濃度は低くなり、ＬＤＤ領域と同様な
機能を有することになる。また、この低活性化領域３ｂ
はレーザ光の熱拡散により形成されるため、活性化率は
緩やかに変化しており、従来のＬＤＤ構造やゲートオー
バーラップドレイン構造のように急峻に濃度分布が変化
する領域はないため、理想的な電界緩和効果を有し、キ
ャリアがトラップされてキャリア寿命が短くなると言う
問題も回避することができる。
【００８３】なお、上記各実施例ではゲートオーバーラ
ップドレイン構造について記載したが、本発明は１回の
イオン注入とレーザアニールとにより高活性化領域と低
活性化領域を作り、ＬＤＤと同様の構成を実現すると共
に、なだらかな濃度分布の活性層を形成することにより
電界緩和を図ることを特徴とするものであり、通常のＬ
ＤＤ構造に対しても、工程数の削減や電界緩和の効果を
得ることができる。
【００８４】また、上記各実施例では、基板全面にレー
ザアニールを施す場合について記載したが、レーザ光の
集光性、熱拡散の制御性を利用して、特定の領域のみに
レーザアニールを行ったり、レーザアニールの条件を領
域毎に変えて活性化の程度を調整することもできる。
【００８５】
【発明の効果】以上説明したように、本発明の薄膜電界
効果型トランジスタ及びその製造方法、並びにその電界
効果型トランジスタを使った液晶表示装置及びその製造
方法によれば、下記記載の効果を奏する。
【００８６】本発明の第１の効果は、少ない工程数でゲ
ートオーバーラップドレインと同等の構造の薄膜電界効
果型トランジスタを形成することができるということで
ある。
【００８７】その理由は、ゲート電極よりも狭い幅で不
純物イオンの注入を１回行い、ゲート電極形成後、ゲー
ト電極をマスクとして自己整合的にレーザ光を照射して
ソース／ドレイン領域を活性化するため、レーザが照射
されないゲート電極下層の多結晶シリコンが熱拡散によ
って活性化の程度が低い状態となってＬＤＤ領域と同様
の働きを有するからである。
【００８８】また、本発明の第２の効果は、キャリア濃
度を連続的に変化させて理想的なドレイン端の電界緩和
効果を実現し、結果としてリーク電流の低減を実現する
ことができるということである。
【００８９】その理由は、レーザ照射により注入した不
純物を活性化するため、熱拡散により活性化の程度が徐
々に変化し、キャリア濃度が連続的になだらかな形状と
なり、高電界の発生を抑制することができるからであ
る。
【００９０】また、本発明の第３の効果は、キャリア寿
命の低下を抑制することができるということである。
【００９１】その理由は、従来のＬＤＤ構造のように不
純物濃度がステップ状に変化し、濃度が急激に変化する
領域でキャリアがトラップされることがないからであ
る。
【００９２】そして、上記薄膜電界効果型トランジスタ
を液晶表示装置、特に、ライトバルブ用液晶表示装置の
スイッチング素子として用いることにより、ＬＤＤ領域
に相当する低活性化領域に入射する光をゲート電極によ
り抑制し、光リークを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る薄膜電界効果型ト
ランジスタの構造を示す断面図である。
【図２】本発明の第１の実施例に係る薄膜電界効果型ト
ランジスタの製造方法を示す工程断面図である。
【図３】本発明の第１の実施例に係る薄膜電界効果型ト
ランジスタの製造方法を示す工程断面図である。
【図４】本発明の第１の実施例に係る薄膜電界効果型ト
ランジスタの製造方法を示す工程断面図である。
【図５】本発明の効果を説明するための図である。
【図６】本発明の第１の実施例に係る薄膜電界効果型ト
ランジスタの他の構造を示す断面図である。
【図７】本発明の第２の実施例に係る電界効果型トラン
ジスタの構造を示す断面図である。
【図８】本発明の第３の実施例に係る薄膜電界効果型ト
ランジスタの構造を示す断面図である。
【図９】本発明の第４の実施例に係る薄膜電界効果型ト
ランジスタの構造を示す断面図である。
【図１０】本発明の第５の実施例に係るスタガ構造の薄
膜電界効果型トランジスタの構造を示す断面図である。
【図１１】従来のＬＤＤ構造電界効果型トランジスタの
製造方法を示す工程断面図である。
【図１２】従来のゲートオーバーラップドレイン構造電
界効果型トランジスタの製造方法を示す工程断面図であ
る。
【図１３】従来のゲートオーバーラップドレイン構造電
界効果型トランジスタの製造方法を示す工程断面図であ
る。
【図１４】従来のＬＤＤ構造における問題点を説明する
ための図である。
【符号の説明】
１ ガラス基板 ２ アンダーコート層 ３ 半導体層 ３ａ 不純物注入領域 ３ｂ 低活性化領域 ３ｃ 高活性化領域 ４ ゲート絶縁膜 ５ ゲート電極 ６ 層間絶縁膜 ７ 電極 ８ コンタクトホール ９ａ、９ｂ 遮光層 １０ レジストパターン １１ 不純物イオン １２ レーザ光 １３ シリコン基板 １４ 分離酸化膜 １５ 犠牲酸化膜 １６ 低濃度注入領域 １７ サイドウォール酸化膜 １８ 高濃度注入領域 １９ サイドウォール導電膜 ２０ ソース／ドレイン電極 ２１ アモルファスシリコン（ａ−Ｓｉ）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年８月１日（２００１．８．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 電界効果型トランジスタ及びその
製造方法並びに該トランジスタを使った液晶表示装置及
びその製造方法
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA25 JA37 JA41 KA04 KA05 MA07 MA13 MA25 MA27 MA30 NA25 5F110 AA06 AA14 AA16 BB02 CC02 CC06 DD02 DD13 DD14 DD17 EE02 EE05 EE08 EE44 EE45 FF02 FF03 FF09 FF27 FF28 FF30 FF32 GG02 GG13 GG15 GG25 GG43 GG45 GG47 HJ01 HJ04 HJ13 HJ23 HL03 HL23 HM12 HM15 NN02 NN27 NN41 PP01 PP03 QQ11 5F140 AA20 AA24 AA40 AC36 BA01 BD06 BD07 BD10 BE09 BE10 BF01 BF04 BF05 BF08 BG02 BG28 BG30 BG38 BH13 BH15 BH30 BJ01 BJ05 BK01 BK05 BK13 BK21 BK29 CC10 CE18

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】不純物注入層上にゲート絶縁膜を介してゲ
    ート電極が形成されてなる電界効果型トランジスタにお
    いて、 前記不純物注入層が、前記ゲート電極の両側に位置する
    第１の領域と、該第１の領域内側の第２の領域とからな
    り、 注入された不純物濃度は、前記第１の領域と前記第２の
    領域とで略等しく、前記注入された不純物のうちレーザ
    アニールにより活性化された不純物の濃度が、前記第１
    の領域よりも前記第２の領域の方が低いことを特徴とす
    る電界効果型トランジスタ。
  2. 【請求項２】前記第２の領域が前記ゲート電極下層に配
    置され、ゲートオーバーラップドレイン構造が形成され
    ていることを特徴とする請求項１記載の電界効果型トラ
    ンジスタ。
  3. 【請求項３】前記第２の領域における活性化された不純
    物の濃度が、前記第１の領域との境界から内側に向かっ
    てなだらかに減少する勾配を有することを特徴とする請
    求項１又は２に記載の電界効果型トランジスタ。
  4. 【請求項４】絶縁性基板上に配設された半導体層上にゲ
    ート絶縁膜を介してゲート電極が形成されてなる薄膜電
    界効果型トランジスタにおいて、 前記半導体層の、前記ゲート電極に対して自己整合的に
    形成されたソース／ドレイン領域と、該ソース／ドレイ
    ン領域の各々の内側に隣接する領域とが、略等しい不純
    物濃度で形成され、かつ、前記隣接領域の方が前記ソー
    ス／ドレイン領域よりも低い活性化率で不純物が活性化
    されていることを特徴とする薄膜電界効果型トランジス
    タ。
  5. 【請求項５】各々の前記隣接領域のチャネル方向の幅
    が、ソース側の領域よりもドレイン側の領域で長く設定
    されていることを特徴とする請求項４記載の薄膜電界効
    果型トランジスタ。
  6. 【請求項６】前記ソース／ドレイン領域は、レーザ光の
    直接照射により活性化され、前記隣接領域は、前記ソー
    ス／ドレイン領域で吸収した前記レーザ光の熱の拡散に
    より活性化されていることを特徴とする請求項４又は５
    に記載の薄膜電界効果型トランジスタ。
  7. 【請求項７】前記隣接領域における活性化された不純物
    の濃度が、前記ソース／ドレイン領域との境界から内側
    に向かってなだらかに減少する勾配を有することを特徴
    とする請求項４乃至６のいずれか一に記載の薄膜電界効
    果型トランジスタ。
  8. 【請求項８】前記薄膜電界効果型トランジスタが、前記
    半導体層下層にソース／ドレイン電極を有するスタガ型
    であることを特徴とする請求項４乃至７のいずれか一に
    記載の薄膜電界効果型トランジスタ。
  9. 【請求項９】請求項４乃至８のいずれか一に記載の薄膜
    電界効果型トランジスタをスイッチング素子として備え
    ることを特徴とする液晶表示装置。
  10. 【請求項１０】シリコン基板に不純物を注入して不純物
    注入層を形成した後、該不純物注入層の一部にレーザ光
    を照射して高活性化領域を形成すると共に、該高活性化
    領域に隣接する領域をレーザ光の熱拡散により活性化し
    て低活性化領域を形成し、前記高活性化領域と前記低活
    性化領域とを用いてＬＤＤ構造と同等の構造を形成する
    ことを特徴とする電界効果型トランジスタの製造方法。
  11. 【請求項１１】シリコン基板に、ゲート電極よりもチャ
    ネル方向の長さが短いレジストパターンを形成する工程
    と、前記レジストパターンをマスクとして不純物を注入
    する工程と、前記レジストパターンを除去した後、ゲー
    ト絶縁膜を介してゲート電極を形成する工程と、前記ゲ
    ート電極をマスクとしてレーザ光を照射して、該ゲート
    電極両端のソース／ドレイン領域を活性化して高活性化
    領域を形成すると共に、該ソース／ドレイン領域内側の
    不純物注入領域を、前記ソース／ドレイン領域で吸収し
    たレーザ光の熱の拡散によって活性化して低活性化領域
    を形成する工程とを少なくとも有することを特徴とする
    電界効果型トランジスタの製造方法。
  12. 【請求項１２】絶縁性基板上にポリシリコン又はアモル
    ファスシリコンからなる半導体層を形成する工程と、前
    記半導体層上にゲート電極よりもチャネル方向の長さが
    短いレジストパターンを形成し、該レジストパターンを
    マスクとして不純物を注入する工程と、前記レジストパ
    ターンを除去した後、ゲート絶縁膜を介してゲート電極
    を形成する工程と、該ゲート電極をマスクとしてレーザ
    光を照射し、前記ゲート電極外側のソース／ドレイン領
    域を活性化して高活性化領域を形成すると共に、該ソー
    ス／ドレイン領域内側の不純物注入領域を、前記ソース
    ／ドレイン領域で吸収したレーザ光の熱の拡散によって
    活性化して低活性化領域を形成する工程と、を少なくと
    も有することを特徴とする薄膜電界効果型トランジスタ
    の製造方法。
  13. 【請求項１３】絶縁性基板上にポリシリコン又はアモル
    ファスシリコンからなる半導体層を形成する工程と、前
    記半導体層上にゲート絶縁膜を形成する工程と、該ゲー
    ト絶縁膜上にゲート電極よりもチャネル方向の長さが短
    いレジストパターンを形成し、該レジストパターンをマ
    スクとして不純物を注入する工程と、前記レジストパタ
    ーンを除去した後、前記ゲート絶縁膜上にゲート電極を
    形成する工程と、該ゲート電極をマスクとしてレーザ光
    を照射し、前記ゲート電極外側のソース／ドレイン領域
    を活性化して高活性化領域を形成すると共に、該ソース
    ／ドレイン領域内側の不純物注入領域を、前記ソース／
    ドレイン領域で吸収したレーザ光の熱の拡散によって活
    性化して低活性化領域を形成する工程と、を少なくとも
    有することを特徴とする薄膜電界効果型トランジスタの
    製造方法。
  14. 【請求項１４】前記不純物の注入に際し、前記半導体層
    上に一旦犠牲酸化膜を形成し、該犠牲酸化膜を介して不
    純物の注入を行うことを特徴とする請求項１２記載の薄
    膜電界効果型トランジスタ。
  15. 【請求項１５】前記不純物の注入後、前記犠牲酸化膜を
    除去して前記ゲート絶縁膜を形成することを特徴とする
    請求項１４記載の薄膜電界効果型トランジスタの製造方
    法。
  16. 【請求項１６】前記不純物の注入後、前記犠牲酸化膜上
    に前記ゲート絶縁膜を形成することを特徴とする請求項
    １４記載の薄膜電界効果型トランジスタの製造方法。
  17. 【請求項１７】前記半導体層形成前にソース／ドレイン
    電極を形成し、スタガ型のトランジスタを形成すること
    を特徴とする請求項１２乃至１６のいずれか一に記載の
    薄膜電界効果型トランジスタの製造方法。
  18. 【請求項１８】請求項１２乃至１７のいずれか一に記載
    の方法を用いて、スイッチング素子として機能する薄膜
    電界効果型トランジスタを形成することを特徴とする液
    晶表示装置の製造方法。
JP2001233256A 2001-08-01 2001-08-01 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法 Expired - Fee Related JP5038560B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001233256A JP5038560B2 (ja) 2001-08-01 2001-08-01 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
EP20020017240 EP1282173A3 (en) 2001-08-01 2002-07-31 Field effect transistor and method of manufacturing the same as well as liquid crystal display using the same as well as method of manufacturing the same
CNB021273022A CN1262018C (zh) 2001-08-01 2002-07-31 场效应型晶体管及制造方法、液晶显示装置及制造方法
US10/207,765 US6784456B2 (en) 2001-08-01 2002-07-31 Field effect transistor as well as liquid crystal display using the same
US10/893,298 US7015084B2 (en) 2001-08-01 2004-07-19 Method of manufacturing a field effect transistor and a liquid crystal display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001233256A JP5038560B2 (ja) 2001-08-01 2001-08-01 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003045889A true JP2003045889A (ja) 2003-02-14
JP5038560B2 JP5038560B2 (ja) 2012-10-03

Family

ID=19065049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001233256A Expired - Fee Related JP5038560B2 (ja) 2001-08-01 2001-08-01 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US6784456B2 (ja)
EP (1) EP1282173A3 (ja)
JP (1) JP5038560B2 (ja)
CN (1) CN1262018C (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311037A (ja) * 2004-04-21 2005-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100686337B1 (ko) * 2003-11-25 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
US7387920B2 (en) 2004-04-30 2008-06-17 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor array panel
JP2011109135A (ja) * 2011-02-21 2011-06-02 Mitsubishi Electric Corp 半導体装置
JP2017228809A (ja) * 2011-09-22 2017-12-28 株式会社半導体エネルギー研究所 半導体装置
JP2019054301A (ja) * 2011-05-11 2019-04-04 株式会社半導体エネルギー研究所 半導体装置
JP2022167961A (ja) * 2010-01-22 2022-11-04 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
KR100529675B1 (ko) * 2003-12-31 2005-11-17 동부아남반도체 주식회사 반도체 소자의 제조 방법
CN100505310C (zh) * 2004-04-21 2009-06-24 三菱电机株式会社 半导体装置和图像显示装置
JP4641741B2 (ja) * 2004-05-28 2011-03-02 三菱電機株式会社 半導体装置
US7745293B2 (en) * 2004-06-14 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping
CN100362355C (zh) * 2005-05-27 2008-01-16 东南大学 微型抗辐射电场传感器
KR101200444B1 (ko) 2005-07-14 2012-11-12 삼성디스플레이 주식회사 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
CN103065962B (zh) * 2011-10-18 2015-08-19 上海华虹宏力半导体制造有限公司 绝缘栅双极晶体管的制造方法
JP6655301B2 (ja) * 2015-05-19 2020-02-26 株式会社ブイ・テクノロジー レーザアニール装置及び薄膜トランジスタの製造方法
KR20170080996A (ko) * 2015-12-31 2017-07-11 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283611A (ja) * 1990-03-30 1991-12-13 Sony Corp レーザアニール方法
JPH11204800A (ja) * 1997-11-14 1999-07-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
JP2000138374A (ja) * 1998-10-30 2000-05-16 Nec Corp 半導体装置及びその製造方法
JP2000349297A (ja) * 1999-03-10 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、パネル及びそれらの製造方法
JP2002500829A (ja) * 1998-03-28 2002-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜トランジスタを有する電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0582552A (ja) * 1991-09-24 1993-04-02 Seiko Epson Corp 薄膜トランジスタの製造方法
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05251465A (ja) * 1992-03-06 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ及びその製造方法
WO1994000882A1 (en) * 1992-06-24 1994-01-06 Seiko Epson Corporation Thin film transistor, solid-state device, display device, and method for manufacturing thin film transistor
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TW297142B (ja) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
JP3370806B2 (ja) 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH08222736A (ja) 1995-02-08 1996-08-30 Ricoh Co Ltd Ｍｏｓ型トランジスタの製造方法
JP3305961B2 (ja) * 1996-09-26 2002-07-24 株式会社東芝 多結晶シリコン薄膜トランジスタの製造方法
DE69835888T2 (de) * 1997-04-11 2007-05-03 Hitachi, Ltd. Flüssigkristallanzeigevorrichtung
TW469484B (en) * 1999-03-26 2001-12-21 Semiconductor Energy Lab A method for manufacturing an electrooptical device
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283611A (ja) * 1990-03-30 1991-12-13 Sony Corp レーザアニール方法
JPH11204800A (ja) * 1997-11-14 1999-07-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
JP2002500829A (ja) * 1998-03-28 2002-01-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜トランジスタを有する電子装置
JP2000138374A (ja) * 1998-10-30 2000-05-16 Nec Corp 半導体装置及びその製造方法
JP2000349297A (ja) * 1999-03-10 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、パネル及びそれらの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686337B1 (ko) * 2003-11-25 2007-02-22 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
JP2005311037A (ja) * 2004-04-21 2005-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7387920B2 (en) 2004-04-30 2008-06-17 Samsung Electronics Co., Ltd. Method of manufacturing thin film transistor array panel
JP2022167961A (ja) * 2010-01-22 2022-11-04 株式会社半導体エネルギー研究所 半導体装置
JP2011109135A (ja) * 2011-02-21 2011-06-02 Mitsubishi Electric Corp 半導体装置
JP2019054301A (ja) * 2011-05-11 2019-04-04 株式会社半導体エネルギー研究所 半導体装置
JP2017228809A (ja) * 2011-09-22 2017-12-28 株式会社半導体エネルギー研究所 半導体装置
JP2019080071A (ja) * 2011-09-22 2019-05-23 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
EP1282173A2 (en) 2003-02-05
US20040266150A1 (en) 2004-12-30
US7015084B2 (en) 2006-03-21
CN1262018C (zh) 2006-06-28
EP1282173A3 (en) 2005-01-12
US20030025161A1 (en) 2003-02-06
US6784456B2 (en) 2004-08-31
CN1402357A (zh) 2003-03-12
JP5038560B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
JP2646977B2 (ja) 順スタガ型薄膜トランジスタの製造方法
KR100439345B1 (ko) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
JP5038560B2 (ja) 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
KR19980016968A (ko) 셀프얼라인 박막트랜지스터 제조방법
US7508037B2 (en) Polycrystalline silicon liquid crystal display device and fabrication method thereof
KR100330165B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
JP2002124677A (ja) 液晶表示用基板及びその製造方法
JP4312741B2 (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP4657361B2 (ja) 半導体装置
US6921685B2 (en) Method of fabricating thin film transistor
JP2933121B2 (ja) 薄膜トランジスタの製造方法
JPH11204800A (ja) 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
KR100308852B1 (ko) 액정표시장치의트랜지스터제조방법
JP2871262B2 (ja) 薄膜トランジスタの製造方法
JP4417327B2 (ja) 半導体装置の作製方法
JP2002353463A (ja) 薄膜トランジスタおよびその製造方法
JP2715919B2 (ja) 薄膜トランジスタｃｍｏｓ回路
JPH09326495A (ja) 薄膜トランジスタ及びその製造方法
JPH10189499A (ja) 半導体装置の製造方法
JP2001094108A (ja) 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法
KR20020076791A (ko) 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법
KR101686242B1 (ko) 박막트랜지스터 및 평판형 표시장치 제조방법
JPH10274787A (ja) 半導体装置の製造方法
KR100623230B1 (ko) 박막 트랜지스터의 제조 방법
JPH09213962A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080611

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees