JP2006049696A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2006049696A
JP2006049696A JP2004230825A JP2004230825A JP2006049696A JP 2006049696 A JP2006049696 A JP 2006049696A JP 2004230825 A JP2004230825 A JP 2004230825A JP 2004230825 A JP2004230825 A JP 2004230825A JP 2006049696 A JP2006049696 A JP 2006049696A
Authority
JP
Japan
Prior art keywords
forming
film
semiconductor layer
gate electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004230825A
Other languages
English (en)
Inventor
Yasuyoshi Itou
康悦 伊藤
Takeshi Kubota
健 久保田
Toru Takeguchi
徹 竹口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004230825A priority Critical patent/JP2006049696A/ja
Priority to TW094126190A priority patent/TWI277215B/zh
Priority to US11/196,574 priority patent/US7148091B2/en
Priority to KR1020050071595A priority patent/KR100673564B1/ko
Publication of JP2006049696A publication Critical patent/JP2006049696A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 信頼性向上のためのGate-Overlapped LDD(GOLD)構造の製造方法において、ゲート電極形成時の写真製版工程で、重ね合わせ精度に起因して左右のLDD領域に非対称性が発生することによって、特性のばらつきが発生することを抑制する。
【解決手段】 ソース・ドレイン領域形成後に透明基板裏面からレーザを照射して半導体層中の不純物イオンをゲート電極下方向へ拡散させてGOLD構造を形成する。少ない工程数でGOLD構造を形成し、左右のLDD領域における非対称性の発生を抑えて特性のばらつきを抑制することができる。
【選択図】 図１

Description

この発明は、Ｇａｔｅ−Ｏｖｅｒｌａｐｐｅｄ−ＬＤＤ(ＧＯＬＤ)構造を備えた薄膜トランジスタの製造方法に関するものである。
薄膜トランジスタは、信頼性向上のためにＧＯＬＤ構造が採用されている。この構造は一旦ゲート電極を形成後、ドーズ量の少ない領域（ＬＤＤ領域）を形成し、その後、さらにゲート電極を形成し、ソース・ドレイン領域を形成する。このようにゲート電極形成の写真製版工程を２回行うことでＬＤＤ領域をゲート電極下に形成したものである。
特開２０００−９１５９１号公報（図３） 特開２０００−３４９２９７号公報（図４、図５）
上記のＧＯＬＤ構造の製造方法においては、ゲート電極の形成を２回の写真製版工程で行うため、工程数が増大する。また、２回の写真製版工程でゲート電極を形成するために、１回目のゲート電極形成と２回目のゲート電極形成における重ね合わせ精度から、左右のＬＤＤ領域に非対称性が発生する危険性が高く、特性ばらつきを抑制することが困難となるという問題がある。
本発明は、上記のような問題を解消するためになされたもので、ＧＯＬＤ構造におけるゲート電極を少ない工程数で形成し、左右のＬＤＤ領域における非対称性の発生を抑えて特性のばらつきを抑制することができる薄膜トランジスタ（ＴＦＴ）の製造方法を提供するものである。
この発明に係る薄膜トランジスタの製造方法は、透明基板上に単一または複数の種類の絶縁膜を積層した下地膜を形成する工程と、下地膜の上に半導体層を形成する工程と、半導体層の上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の上にゲート電極を形成する工程と、半導体層に不純物をイオン注入してソース・ドレイン領域を形成する工程と、透明基板裏面側からλ＝３７０〜７１０ｎｍの波長のレーザ光を照射して半導体層中の不純物イオンをゲート電極下方向へ拡散させる工程とを含んでなる薄膜トランジスタの製造方法である。
この発明は、自己整合的にＬＤＤ領域を形成するので、ゲート電極を形成するために２回の写真製版を行う必要がなく、工程数を削減することができる。また、ＴＦＴの左右のバランスが写真製版の重ね合わせ精度に依存することがなく、ＴＦＴを左右対称に形成することができるのでTFTの特性のばらつきを抑制することができる。また、ゲート電極を２回に渡って形成することがないのでゲート電極による段差を低減することができる。
実施の形態１．
図１は、本願発明の実施の形態１に係る薄膜トランジスタの製造工程を示す概略図である。なお、以下に説明する各実施の形態で用いられる説明図において、同一又は相当部分には同一の符号を付してその説明を省略する。
図１（ａ）を参照して、ガラス基板１０１上に下地膜を形成後、その上にポリシリコン層（半導体層）１０３を形成する。ポリシリコン層１０３をパターニングして、その上にゲート絶縁膜１０５、ゲート電極１０７を形成する。ポリシリコン層１０３にソース・ドレイン領域を形成するためイオン注入１０９が行われる。イオン注入１０９によるソース・ドレイン領域の形成はゲート絶縁膜１０５の形成前であってもよい。イオン注入１０９によりポリシリコン層１０３の結晶構造がアモルファス化する。
図１（ｂ）を参照して、イオン注入１０９によりポリシリコン層１０３にソース・ドレイン領域１１１が形成される。その後、ガラス基板１０１の裏面からＹＡＧ−２ωなどの波長λ＝３７０〜７１０ｎｍのレーザ光１１３を照射する。この波長のレーザ照射では、アモルファス状態のシリコン領域の方がポリシリコン領域よりエネルギー吸収係数が大きいので、イオン注入１０９によりアモルファス化したシリコン層のソース・ドレイン領域１１１に効果的に熱を加えることができる。
図１（ｃ）を参照して、ガラス基板１０１の裏面からＹＡＧ−２ωなどの可視光レーザ１１３を照射することによってソース・ドレイン領域１１１から不純物が水平方向に拡散され、ＬＤＤ領域１１５が形成される。
以上のように、本実施の形態１に係る発明によれば、自己整合的にＬＤＤ領域を形成するので、ゲート電極を形成するために２回の写真製版を行う必要がなく、工程数を削減することができる。また、ＴＦＴの左右のバランスが写真製版の重ね合わせ精度に依存することがなく、ＴＦＴを左右対称に形成することができるのでＴＦＴの特性のばらつきを抑制することができる。また、ゲート電極を２回に渡って形成することがなく、新たなゲート電極材料を形成する必要がないのでゲート電極による段差を低減することができる。
また、ＹＡＧ−２ω等の波長λ＝３７０〜７１０ｎｍのレーザ照射では、アモルファス状態のシリコン領域では、ポリシリコンとなったシリコン領域よりもエネルギー吸収係数が大きいので、イオン注入により結晶構造がアモルファス化することで、効果的にソース・ドレイン領域付近に熱を加えることが可能となる。なお、本実施の形態およびその他の実施の形態では基板としてガラス基板を用いているが、石英基板、プラスチック基板等、その他の透明基板を用いることも可能である。
実施の形態２．
実施の形態１では、ポリシリコン層が比較的薄く、ソース・ドレイン領域はポリシリコン層の縦断面の上面から下面に至るまでの領域に形成された。これに対し、本実施の形態では、ポリシリコン層が比較的厚く、ソース・ドレイン領域はポリシリコン層より十分に薄く形成するものである。
図２は、本願発明の実施の形態２に係る薄膜トランジスタの製造工程を示す概略図である。
図２（ａ）を参照して、実施の形態１と同様に、ガラス基板１０１上に下地膜を形成後、その上にポリシリコン層１０３を形成する。ポリシリコン層１０３をパターニングして、その上にゲート絶縁膜１０５、ゲート電極１０７を形成する。ポリシリコン層１０３にソース・ドレイン領域を形成するためイオン注入１０９が行われる。イオン注入１０９によるソース・ドレイン領域の形成はゲート絶縁膜１０５の形成前であってもよい。イオン注入１０９によりポリシリコン層１０３の結晶構造がアモルファス化する。
図２（ｂ）を参照して、イオン注入１０９によりポリシリコン層１０３にソース・ドレイン領域２０１が形成される。このときポリシリコン層１０３が比較的厚い場合には、ソース・ドレイン領域２０１はポリシリコン層１０３の縦断面の下面にまで到達しない。その後、ガラス基板１０１の裏面からＹＡＧ−２ωなどの可視光レーザ１１３を照射する。実施の形態１と同様、ＹＡＧ−２ωによるレーザ照射では、アモルファス状態のシリコン領域の方がポリシリコン領域よりエネルギー吸収係数が大きいので、イオン注入によりアモルファス化したシリコン層のソース・ドレイン領域２０１に効果的に熱を加えることができる。
図２（ｃ）を参照して、ガラス基板１０１の裏面からＹＡＧ−２ωなどの可視光レーザ１１３を照射することによってソース・ドレイン領域２０１から不純物が拡散され、ＬＤＤ領域２０３が形成される。
以上のように、本実施の形態２に係る発明によれば、実施の形態１と同様、自己整合的にＬＤＤ領域を形成するので、ゲート電極を形成するために２回の写真製版を行う必要がなく、工程数を削減することができる。また、ＴＦＴの左右のバランスが写真製版の重ね合わせ精度に依存することがなく、ＴＦＴを左右対称に形成することができるのでＴＦＴの特性のばらつきを抑制することができる。また、ゲート電極を２回に渡って形成することがなく、新たなゲート電極材料を形成する必要がないのでゲート電極による段差を低減することができる。
また、ＹＡＧ−２ωによるレーザ照射によれば、アモルファス状態のシリコン領域の方がポリシリコンとなったシリコン領域よりもエネルギー吸収係数が大きいので、イオン注入により結晶構造をアモルファス化することで、効果的にソース・ドレイン領域付近に熱を加えることが可能となる。参考文献として、特開２０００−２６９１３３ 図１にアモルファスとポリシリコンのレーザ吸収係数の違いが明記されている。
実施の形態３．
実施の形態１および実施の形態２では、ポリシリコン層にある一種類のイオンを注入してソース・ドレイン領域を形成した。これに対し本実施の形態では、ポリシリコン層に複数のイオン種を注入してソース・ドレイン領域を形成するものである。
図３は、本願発明の実施の形態３に係る薄膜トランジスタの製造工程を示す概略図である。
図３（ａ）を参照して、実施の形態１と同様に、ガラス基板１０１上に下地膜を形成後、その上にポリシリコン層１０３を形成する。ポリシリコン層１０３をパターニングして、その上にゲート絶縁膜１０５、ゲート電極１０７を形成する。複数のイオン種を用いてポリシリコン層１０３にイオン注入３０１を行い、ソース・ドレイン領域を形成する。複数のイオンには、例えばリン（Ｐ）と砒素（Ａｓ）などが用いられる。イオン注入３０１によるソース・ドレイン領域の形成はゲート絶縁膜１０５の形成前であってもよい。
図３（ｂ）を参照して、以後、実施の形態１および２と同様に、ガラス基板１０１の裏面からＹＡＧ−２ωなどの可視光レーザを照射することによってソース・ドレイン領域１１１から不純物が拡散され、ＬＤＤ領域１１５を形成する。
以上のように、本実施の形態３に係る発明によれば、ドーパントとして複数のイオン種を用いるため、注入された元素の種類によってシリコン中の拡散速度が異なることを利用して、ＬＤＤ領域を効果的に形成する。例えばＰとＡｓの２つのイオン種を用いた場合、ＡｓはＰに比べて拡散し難いためにソース・ドレイン領域のドーパントとしてその場にとどまりやすい。このため、安定したソース・ドレインコンタクト抵抗をとることができる。一方、ＰはＡｓに比べて拡散しやすいので効果的にＬＤＤ領域をゲート電極下に形成することが可能である。また、拡散しやすいＰだけでなく、Ａｓを使用すると、Ａｓの方がイオン注入時にアモルファス化しやすいため、レーザアニール時によりレーザ光が吸収しやすくなり、不純物の拡散が効果的に行われる。
実施の形態４．
本実施の形態では、ポリシリコン層へのイオン注入の際に、斜め回転注入を行い、意図的にゲート電極の下にも不純物領域を形成するものである。
図４は、本願発明の実施の形態４に係る薄膜トランジスタの製造工程を示す概略図である。
図４（ａ）を参照して、実施の形態１と同様に、ガラス基板１０１上に下地膜を形成後、その上にポリシリコン層１０３を形成する。ポリシリコン層１０３をパターニングして、その上にゲート絶縁膜１０５、ゲート電極１０７を形成する。複数のイオン種を用いて、ポリシリコン層にイオン注入４０１を行い、ソース・ドレイン領域を形成する。複数のイオンには、例えばリン（Ｐ）と砒素（Ａｓ）などが用いられる。イオン注入４０１によるソース・ドレイン領域の形成はゲート絶縁膜１０５の形成前であってもよい。この場合には，ダミーのゲート電極をフォトレジストなどで形成しておく。このイオン注入４０１の際、基板面鉛直方向に対して所定の角度を持つ方向から注入する斜め注入を行う。さらに基板を回転させながらこの注入を行う。
図４（ｂ）を参照して、イオン注入４０１を斜め方向から回転させて行う斜め回転注入によって、ソース・ドレイン領域１１１をあらかじめゲート電極１０７下にも形成しておくことが可能となる。
図４（ｃ）を参照して、以後、実施の形態１ないし３と同様、ガラス基板１０１の裏面からＹＡＧ−２ωなどの可視光レーザを照射することによってソース・ドレイン領域１１１から不純物が拡散され、ＬＤＤ領域１１５を形成する。
以上のように、本実施の形態４に係る発明によれば、ドーパントとしてのイオンの注入に、斜め回転注入を用いるため、ゲート下にもソース・ドレイン領域を形成することができ、ＬＤＤ領域をゲート下のさらに奥の方まで形成することが可能となる。また、ゲート下にソース・ドレイン領域を形成するので、拡散によるＬＤＤ領域の形成より確実にＬＤＤ領域を形成することができる。
実施の形態５．
実施の形態１および実施の形態２では、ソース・ドレイン領域の形成後、基板裏面からレーザ照射を行い、ゲート下にＬＤＤ領域を形成した。これに対し本実施の形態では、レーザ照射を基板上方から斜めに照射してレーザアニールを上部から行うものである。
図５は、本願発明の実施の形態５に係る薄膜トランジスタの製造工程を示す概略図である。
図５（ａ）を参照して、実施の形態１と同様に、ガラス基板１０１上に下地膜を形成後、その上にポリシリコン層１０３を形成する。ポリシリコン層１０３をパターニングして、その上にゲート絶縁膜１０５、ゲート電極１０７を形成する。ポリシリコン層１０３にイオン注入を行い、ソース・ドレイン領域２０１を形成する。イオン注入は実施の形態４のように複数のイオン種を用いてもよい。複数のイオンには、例えばリン（Ｐ）や砒素（Ａｓ）などが用いられる。イオン注入によるソース・ドレイン領域の形成はゲート絶縁膜１０５の形成前であってもよい。その後、ガラス基板１０１の上面からＹＡＧ−２ωなどの可視光レーザ５０１を斜めに照射する。さらに基板を回転させながらこのレーザ照射５０１を行う。
図５（ｂ）を参照して、その後、ガラス基板１０１の上面からＹＡＧ−２ωなどの可視光レーザを斜めに照射することによってソース・ドレイン領域１１１から不純物が拡散され、ＬＤＤ領域５０３が形成される。
以上のように、本実施の形態５に係る発明によれば、イオン注入によるソース・ドレイン形成後に、レーザを斜めに照射することによって、ゲート下の領域にＬＤＤ領域を効果的に形成する。
実施の形態６．
実施の形態５では、ソース・ドレイン領域後にレーザを斜めに照射してゲート下の領域にＬＤＤ領域を形成した。これに対し本実施の形態では、実施の形態５に加えて下地膜に屈折率の異なる透過性の膜を形成して、上部から照射したレーザの一部を反射させて、アニールの効果を向上させるものである。
図６は、本願発明の実施の形態６に係る薄膜トランジスタの製造工程を示す概略図である。
図６（ａ）を参照して、実施の形態５と同様に、ガラス基板１０１上に下地膜として、窒化膜６０１、酸化膜６０３からなる積層膜を形成する。その上にポリシリコン層１０３を形成する。ポリシリコン層１０３をパターニングして、その上にゲート絶縁膜１０５、ゲート電極１０７を形成し、その後、ポリシリコン層１０３にイオン注入を行い、ソース・ドレイン領域を形成する。イオン注入によるソース・ドレイン領域の形成はゲート絶縁膜１０５の形成前であってもよい。その後、ガラス基板１０１の上面からＹＡＧ−２ωなどの可視光レーザを斜めに照射する。
図６（ｂ）を参照して、レーザを斜めに照射することによって、実施の形態５と同様にソース・ドレイン領域１１１から不純物が拡散され、ＬＤＤ領域６０５が形成される。さらに、基板上から斜めに照射されたレーザは、下地の透明膜である酸化膜６０３と窒化膜６０１の積層膜で一部反射する。反射したレーザ光は薄膜トランジスタのチャネル下に到達し、ゲート電極下のＬＤＤ領域６０５の形成に寄与する。
以上のように、本実施の形態６に係る発明によれば、ガラス基板１０１の上面から斜めに照射したＹＡＧ−２ωなどの可視光レーザは、下地の酸化膜と窒化膜の積層膜で一部反射して薄膜トランジスタのチャネル下に到達し、効果的にＬＤＤ領域をゲート電極下に形成することが可能である。
本実施の形態では、下地膜に窒化膜を形成したが、下地膜が酸化膜だけの場合でも、膜質の違いなどから基板と下地酸化膜との屈折率がそれぞれことなるので、下地膜が酸化膜と窒化膜の積層膜になっている場合に比べて効果は落ちるが、同様の効果は得られる。
本実施の形態以外の実施の形態においても、下地膜に窒化膜を形成した構成を例示したが、この窒化膜は必須のものではなく、窒化膜を形成しない構成とする場合もあり得る。
上記の実施の形態１ないし６では全てガラス基板を用いたが、基板はこれに限るものではなく、プラスチップ基板、サファイア基板、セラミック基板、石英基板などの絶縁性基板を用いることができる。また、実施の形態５および６についてはレーザ照射を基板上方から行うため、透明基板である必要もない。
また、上記の実施の形態１ないし６において、ゲート絶縁膜形成前、または形成後に、イオン注入やイオンドーピングによってＴＦＴの閾値電圧（Ｖｔｈ）の調整用のチャネルドープを行うことも可能である。またこのＶｔｈ調整用のチャネルドープは、半導体層形成時に不純物を含ませながら形成することによっても可能である。
また、上記の実施の形態１，２，４ないし６は、ＮＭＯＳ ＴＦＴを想定して説明したが、不純物のタイプを変えることでＰＭＯＳ ＴＦＴについても実施することができる。その場合の不純物としてはボロン等を用いることができる。
本発明の実施の形態１に係る薄膜トランジスタの製造工程を示す概略図である。 本発明の実施の形態２に係る薄膜トランジスタの製造工程を示す概略図である。 本発明の実施の形態３に係る薄膜トランジスタの製造工程を示す概略図である。 本発明の実施の形態４に係る薄膜トランジスタの製造工程を示す概略図である。 本発明の実施の形態５に係る薄膜トランジスタの製造工程を示す概略図である。 本発明の実施の形態６に係る薄膜トランジスタの製造工程を示す概略図である。
符号の説明
１０１ 基板
１０３ ポリシリコン層
１０５ ゲート絶縁膜
１０７ ゲート電極
１０９ イオン注入
１１１ ソース・ドレイン領域
１１３ レーザ照射
１１５ ＬＤＤ領域
２０１ ソース・ドレイン領域
２０３ レーザ照射
２０１ ＬＤＤ領域
３０１ 複数イオン種注入
４０１ 複数イオン種斜め回転注入
５０１ レーザ照射
５０３ ＬＤＤ領域
６０１ 窒化膜
６０３ 酸化膜
６０５ ＬＤＤ領域

Claims (5)

  1. 透明基板上に単一または複数の種類の絶縁膜を積層した下地膜を形成する工程と、前記下地膜の上に半導体層を形成する工程と、前記半導体層の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記半導体層に不純物をイオン注入してソース・ドレイン領域を形成する工程と、前記透明基板裏面側からλ＝３７０〜７１０ｎｍの波長のレーザ光を照射して前記半導体層中の前記不純物イオンを前記ゲート電極下方向へ拡散させる工程とを含んでなる薄膜トランジスタの製造方法。
  2. 基板上に単一または複数の種類の絶縁膜を積層した下地膜を形成する工程と、前記下地膜の上に半導体層を形成する工程と、前記半導体層の上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にゲート電極を形成する工程と、前記半導体層に不純物をイオン注入してソース・ドレイン領域を形成する工程と、λ＝３７０〜７１０ｎｍの波長のレーザ光を、基板を回転させながら上方から斜めに照射して前記半導体層中の前記不純物イオンを前記ゲート電極下方向へ拡散させる工程とを含んでなる薄膜トランジスタの製造方法。
  3. 前記下地膜を形成する工程は、前記基板上に窒化膜を形成する工程と、前記窒化膜上に酸化膜を形成する工程とを有し、前記窒化膜と前記酸化膜との屈折率の違いから前記レーザ光を前記窒化膜と前記酸化膜との界面で反射させて、薄膜トランジスタのチャネル下の領域にも前記レーザ光を照射することを特徴とする請求項２記載の薄膜トランジスタの製造方法。
  4. 前記半導体層に注入する前記不純物に、拡散係数の異なる複数のイオン種を用いることを特徴とする請求項１ないし請求項３記載の薄膜トランジスタの製造方法。
  5. 前記半導体層への前記不純物のイオン注入を、基板を回転させながら斜め方向に行うことを特徴とする請求項１ないし請求項４記載の薄膜トランジスタの製造方法。
JP2004230825A 2004-08-06 2004-08-06 薄膜トランジスタの製造方法 Pending JP2006049696A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004230825A JP2006049696A (ja) 2004-08-06 2004-08-06 薄膜トランジスタの製造方法
TW094126190A TWI277215B (en) 2004-08-06 2005-08-02 Method of manufacturing thin film transistor
US11/196,574 US7148091B2 (en) 2004-08-06 2005-08-04 Method of manufacturing thin film transistor
KR1020050071595A KR100673564B1 (ko) 2004-08-06 2005-08-05 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004230825A JP2006049696A (ja) 2004-08-06 2004-08-06 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2006049696A true JP2006049696A (ja) 2006-02-16

Family

ID=35757918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230825A Pending JP2006049696A (ja) 2004-08-06 2004-08-06 薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US7148091B2 (ja)
JP (1) JP2006049696A (ja)
KR (1) KR100673564B1 (ja)
TW (1) TWI277215B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032922B2 (en) 2014-11-21 2018-07-24 Samsung Display Co., Ltd. Thin-film transistor with crystallized active layer, method of manufacturing the same, and organic light-emitting display device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851207A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH10154813A (ja) * 1996-11-21 1998-06-09 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および液晶表示装置
JPH11168221A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd トランジスタの製造方法
JPH11204800A (ja) * 1997-11-14 1999-07-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293039B2 (ja) 1991-10-28 2002-06-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2000091591A (ja) 1998-09-17 2000-03-31 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、薄膜トランジスタを用いたｃ−ｍｏｓインバータ回路、及びそれらの製造方法
JP2000349297A (ja) 1999-03-10 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、パネル及びそれらの製造方法
JP2000269133A (ja) 1999-03-16 2000-09-29 Seiko Epson Corp 薄膜半導体装置の製造方法
US6380044B1 (en) * 2000-04-12 2002-04-30 Ultratech Stepper, Inc. High-speed semiconductor transistor and selective absorption process forming same
JP4290349B2 (ja) 2000-06-12 2009-07-01 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851207A (ja) * 1994-08-05 1996-02-20 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JPH10154813A (ja) * 1996-11-21 1998-06-09 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および液晶表示装置
JPH11168221A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd トランジスタの製造方法
JPH11204800A (ja) * 1997-11-14 1999-07-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032922B2 (en) 2014-11-21 2018-07-24 Samsung Display Co., Ltd. Thin-film transistor with crystallized active layer, method of manufacturing the same, and organic light-emitting display device including the same

Also Published As

Publication number Publication date
US7148091B2 (en) 2006-12-12
KR100673564B1 (ko) 2007-01-24
KR20060050236A (ko) 2006-05-19
TWI277215B (en) 2007-03-21
US20060030086A1 (en) 2006-02-09
TW200635045A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
JP5235486B2 (ja) 半導体装置
US7645665B2 (en) Semiconductor device having shallow b-doped region and its manufacture
KR100605773B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
US7041540B1 (en) Thin film transistor and method for fabricating the same
JP2002524846A (ja) 小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法
JPH11111982A (ja) 半導体素子の製造方法
KR970018635A (ko) 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치.
US20100159681A1 (en) Ion implantation method and method for manufacturing semiconductor apparatus
JP2006024887A (ja) 半導体装置及びその製造方法
JP2009130243A (ja) 半導体装置の製造方法
US6361874B1 (en) Dual amorphization process optimized to reduce gate line over-melt
US20120018718A1 (en) Self-aligned top-gate thin film transistors and method for fabricating same
US7709361B2 (en) Method for manufacturing a semiconductor device
KR100653298B1 (ko) 박막 트랜지스터의 제조 방법
KR20090037055A (ko) 반도체 소자의 제조 방법
KR100582198B1 (ko) 상보형 모스 박막트랜지스터의 제조방법
KR100525329B1 (ko) 반도체 장치의 제조 방법
KR100673564B1 (ko) 박막 트랜지스터의 제조 방법
US7192815B2 (en) Method of manufacturing a thin film transistor
JP4443652B2 (ja) 薄膜トランジスタの製造方法
JP2000022161A (ja) 薄膜トランジスタ及びその製造方法
US20060110868A1 (en) Production of lightly doped drain of low-temperature poly-silicon thin film transistor
US20070034949A1 (en) Semiconductor device having multiple source/drain extension implant portions and a method of manufacture therefor
JP4723413B2 (ja) 半導体装置の製造方法
KR20050071020A (ko) 모스 전계효과 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124