JP3430743B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3430743B2 JP3430743B2 JP28214595A JP28214595A JP3430743B2 JP 3430743 B2 JP3430743 B2 JP 3430743B2 JP 28214595 A JP28214595 A JP 28214595A JP 28214595 A JP28214595 A JP 28214595A JP 3430743 B2 JP3430743 B2 JP 3430743B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- gate electrode
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤ（Liquid C
rystal Display）の駆動素子などとして用いられる薄膜
トランジスタ（ＴＦＴ：Thin Film Transistor）の製造
方法に関する。
rystal Display）の駆動素子などとして用いられる薄膜
トランジスタ（ＴＦＴ：Thin Film Transistor）の製造
方法に関する。
【０００２】
【従来の技術】現在、ポリシリコンＴＦＴには、ゲート
電極を上部に設けたトップゲート構造と、電極を下部に
設けたボトムゲート構造とがあり、ＳＲＡＭ、ＬＣＤ等
で用いられている。
電極を上部に設けたトップゲート構造と、電極を下部に
設けたボトムゲート構造とがあり、ＳＲＡＭ、ＬＣＤ等
で用いられている。
【０００３】ＬＣＤでは、ゲートにメタル配線ができた
り、光シールドになるなどの利点より、ガラス上のボト
ムゲートが検討されている。従来のボトムゲート構造の
薄膜トランジスタの一例について図３で説明すると、こ
の薄膜トランジスタはアモルファスシリコン（ａ−Ｓ
ｉ）形であり、ガラスなどの基板１０の表面にゲート電
極３１が形成され、そのゲート電極３１は絶縁膜２１で
被覆されている。ゲート絶縁膜３１の上には、絶縁膜２
１を介してゲート電極３１と対向するａ−Ｓｉ膜が形成
されている。そのａ−Ｓｉ膜とソース電極Ｓとは不純物
をドーピングしたａ−Ｓｉ−ＤＳ層を介して接続され、
また、ドレイン電極Ｄは、不純物をドーピングしたａ−
Ｓｉ−ＤＤ層を介してａ−Ｓｉ層と接続された構造であ
る。ソース電極Ｓとドレイン電極Ｄ、ａ−Ｓｉ−ＤＳ層
とａ−Ｓｉ−ＤＤ層とは、それぞれパッシベーション膜
Ｐで分離絶縁されている。
り、光シールドになるなどの利点より、ガラス上のボト
ムゲートが検討されている。従来のボトムゲート構造の
薄膜トランジスタの一例について図３で説明すると、こ
の薄膜トランジスタはアモルファスシリコン（ａ−Ｓ
ｉ）形であり、ガラスなどの基板１０の表面にゲート電
極３１が形成され、そのゲート電極３１は絶縁膜２１で
被覆されている。ゲート絶縁膜３１の上には、絶縁膜２
１を介してゲート電極３１と対向するａ−Ｓｉ膜が形成
されている。そのａ−Ｓｉ膜とソース電極Ｓとは不純物
をドーピングしたａ−Ｓｉ−ＤＳ層を介して接続され、
また、ドレイン電極Ｄは、不純物をドーピングしたａ−
Ｓｉ−ＤＤ層を介してａ−Ｓｉ層と接続された構造であ
る。ソース電極Ｓとドレイン電極Ｄ、ａ−Ｓｉ−ＤＳ層
とａ−Ｓｉ−ＤＤ層とは、それぞれパッシベーション膜
Ｐで分離絶縁されている。
【０００４】
【発明が解決しようとする課題】しかしながら、ボトム
ゲート構造では、ソース・ドレインがセルフアライン的
に作り難く、図３でも明らかなようにオーバーラップ容
量が大きくなり、寄生容量が大きくなって高速化の点で
不利であり、また、リークを下げるためのＬＤＤ（Ligh
tly Doped Drain ）もマスクを要し、特性上、トップゲ
ート構造よりも不利な点が多かった。更に、ソース・ド
レインを形成する場合、従来、イオンドーププロセス
後、アニールする必要があり、工程数が多いという問題
もある。
ゲート構造では、ソース・ドレインがセルフアライン的
に作り難く、図３でも明らかなようにオーバーラップ容
量が大きくなり、寄生容量が大きくなって高速化の点で
不利であり、また、リークを下げるためのＬＤＤ（Ligh
tly Doped Drain ）もマスクを要し、特性上、トップゲ
ート構造よりも不利な点が多かった。更に、ソース・ド
レインを形成する場合、従来、イオンドーププロセス
後、アニールする必要があり、工程数が多いという問題
もある。
【０００５】本発明は、上記の事情に鑑みなされたもの
であり、その目的は、簡単な工程でセルフアライン的に
ソース・ドレイン領域となる高濃度不純物拡散領域を形
成することができ、かつ、ＬＤＤとなる低濃度不純物拡
散領域の形成も新たなマスクなどを用いずに簡単に制御
性良く形成することができる薄膜トランジスタの製造方
法を提供することにある。
であり、その目的は、簡単な工程でセルフアライン的に
ソース・ドレイン領域となる高濃度不純物拡散領域を形
成することができ、かつ、ＬＤＤとなる低濃度不純物拡
散領域の形成も新たなマスクなどを用いずに簡単に制御
性良く形成することができる薄膜トランジスタの製造方
法を提供することにある。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の薄膜トランジスタの製造方法は、基板にゲ
ート電極を形成する工程と、前記ゲート電極上に絶縁層
を形成する工程と、前記絶縁層上に前記ゲート電極と交
差する半導体層を形成する工程と、不純物が存在する雰
囲気下において、前記基板側から前記ゲート電極をマス
クとして、基板面に対し斜めにレーザー光線を前記半導
体層に照射することにより、照射された前記半導体層を
溶融させて、前記雰囲気中の不純物を半導体層中に導入
して、ＬＤＤとなる低濃度不純物拡散領域を形成する工
程と、不純物が存在する雰囲気下において、前記基板側
から前記ゲート電極をマスクとして、基板面と略垂直の
角度でレーザー光線を前記半導体層に照射することによ
り、照射された前記半導体層を溶融させて、前記雰囲気
中の不純物を前記半導体層中に導入して、ソース・ドレ
イン領域となる高濃度不純物拡散領域を形成する工程と
を有する。さらに、上記の目的を達成するため、本発明
の薄膜トランジスタの製造方法は、基板にゲート電極を
形成する工程と、前記ゲート電極上に絶縁層を形成する
工程と、前記絶縁層上に前記ゲート電極と交差する半導
体層を形成する工程と、不純物が存在する雰囲気下にお
いて、前記基板側から前記ゲート電極をマスクとして、
基板面と略垂直の角度でレーザー光線を前記半導体層に
照射することにより、照射された前記半導体層を溶融さ
せて、前記雰囲気中の不純物を前記半導体層中に導入し
て、ソース・ドレイン領域となる高濃度不純物拡散領域
を形成する工程と、不純物が存在する雰囲気下におい
て、前記基板側から前記ゲート電極をマスクとして、基
板面に対し斜めにレーザー光線を前記半導体層に照射す
ることにより、照射された前記半導体層を溶融させて、
前記雰囲気中の不純物を半導体層中に導入して、ＬＤＤ
となる低濃度不純物拡散領域を形成する工程とを有す
る。
め、本発明の薄膜トランジスタの製造方法は、基板にゲ
ート電極を形成する工程と、前記ゲート電極上に絶縁層
を形成する工程と、前記絶縁層上に前記ゲート電極と交
差する半導体層を形成する工程と、不純物が存在する雰
囲気下において、前記基板側から前記ゲート電極をマス
クとして、基板面に対し斜めにレーザー光線を前記半導
体層に照射することにより、照射された前記半導体層を
溶融させて、前記雰囲気中の不純物を半導体層中に導入
して、ＬＤＤとなる低濃度不純物拡散領域を形成する工
程と、不純物が存在する雰囲気下において、前記基板側
から前記ゲート電極をマスクとして、基板面と略垂直の
角度でレーザー光線を前記半導体層に照射することによ
り、照射された前記半導体層を溶融させて、前記雰囲気
中の不純物を前記半導体層中に導入して、ソース・ドレ
イン領域となる高濃度不純物拡散領域を形成する工程と
を有する。さらに、上記の目的を達成するため、本発明
の薄膜トランジスタの製造方法は、基板にゲート電極を
形成する工程と、前記ゲート電極上に絶縁層を形成する
工程と、前記絶縁層上に前記ゲート電極と交差する半導
体層を形成する工程と、不純物が存在する雰囲気下にお
いて、前記基板側から前記ゲート電極をマスクとして、
基板面と略垂直の角度でレーザー光線を前記半導体層に
照射することにより、照射された前記半導体層を溶融さ
せて、前記雰囲気中の不純物を前記半導体層中に導入し
て、ソース・ドレイン領域となる高濃度不純物拡散領域
を形成する工程と、不純物が存在する雰囲気下におい
て、前記基板側から前記ゲート電極をマスクとして、基
板面に対し斜めにレーザー光線を前記半導体層に照射す
ることにより、照射された前記半導体層を溶融させて、
前記雰囲気中の不純物を半導体層中に導入して、ＬＤＤ
となる低濃度不純物拡散領域を形成する工程とを有す
る。
【０００７】本発明の薄膜トランジスタの製造方法は、
ボトムゲート構造のボトムゲートをマスクとして、基板
の裏側からレーザー光線を照射し、ゲートと交差して設
けられている半導体層のゲート電極の陰にならない部分
を照射することにより、照射部分を溶融させ、気相中の
不純物を溶融した半導体層中のみに取り込ませ、これに
よって不純物ドーピングを行い、不純物拡散領域を形成
するものである。
ボトムゲート構造のボトムゲートをマスクとして、基板
の裏側からレーザー光線を照射し、ゲートと交差して設
けられている半導体層のゲート電極の陰にならない部分
を照射することにより、照射部分を溶融させ、気相中の
不純物を溶融した半導体層中のみに取り込ませ、これに
よって不純物ドーピングを行い、不純物拡散領域を形成
するものである。
【０００８】この時、レーザー照射を２回行い、一つの
照射は、斜めにレーザーを照射し、もう一つの照射は、
基板面に略垂直に照射する。これにより、垂直照射のと
きにソース・ドレインを形成できると共に、斜め照射の
ときに照射された箇所で、垂直照射のときに照射されな
かった箇所にＬＤＤが形成される。
照射は、斜めにレーザーを照射し、もう一つの照射は、
基板面に略垂直に照射する。これにより、垂直照射のと
きにソース・ドレインを形成できると共に、斜め照射の
ときに照射された箇所で、垂直照射のときに照射されな
かった箇所にＬＤＤが形成される。
【０００９】従って、ソース・ドレインとＬＤＤがセル
フアライン的に形成されるので、オーバーラップ容量が
少なくなり、寄生容量が低下して、高速化が達成できる
薄膜トランジスタを得ることができる。また、不純物の
ドーピングがレーザー照射で行えるので、不純物のドー
ピングとアニールを一つの工程で行うことができ、かつ
ＬＤＤ形成もマスクを必要とせず、工程を簡略できる。
フアライン的に形成されるので、オーバーラップ容量が
少なくなり、寄生容量が低下して、高速化が達成できる
薄膜トランジスタを得ることができる。また、不純物の
ドーピングがレーザー照射で行えるので、不純物のドー
ピングとアニールを一つの工程で行うことができ、かつ
ＬＤＤ形成もマスクを必要とせず、工程を簡略できる。
【００１０】本発明の薄膜トランジスタは、例えばこの
ような方法で、ボトムゲート構造の薄膜トランジスタに
ソース・ドレインとＬＤＤ構造がセルフアライン的に導
入されたものである。従って、寄生容量がなく、高速化
を達成できる。
ような方法で、ボトムゲート構造の薄膜トランジスタに
ソース・ドレインとＬＤＤ構造がセルフアライン的に導
入されたものである。従って、寄生容量がなく、高速化
を達成できる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て具体的に説明する。図１は、本発明の薄膜トランジス
タの一形態を示す概略断面図である。この薄膜トランジ
スタ１は、レーザー光線（ＵＶ）を透過するガラス基
板、石英ガラス等の基板１０上にゲート電極３１が形成
されている。このゲート電極３１は、例えばＡｌ、Ｃ
ｒ、Ｍｏ、Ｓｉ等で構成することができる。ゲート電極
３１は、例えばＳｉＯ2 等の絶縁層２１で被覆され、更
に、ゲート電極３１と交差する半導体層３２が絶縁層２
１の上に形成されている。
て具体的に説明する。図１は、本発明の薄膜トランジス
タの一形態を示す概略断面図である。この薄膜トランジ
スタ１は、レーザー光線（ＵＶ）を透過するガラス基
板、石英ガラス等の基板１０上にゲート電極３１が形成
されている。このゲート電極３１は、例えばＡｌ、Ｃ
ｒ、Ｍｏ、Ｓｉ等で構成することができる。ゲート電極
３１は、例えばＳｉＯ2 等の絶縁層２１で被覆され、更
に、ゲート電極３１と交差する半導体層３２が絶縁層２
１の上に形成されている。
【００１２】この半導体層３２は、例えば、ポリシリコ
ン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）な
どで構成され、基板面に対して垂直方向のゲート電極３
１に対応する部分（基板１０裏側から基板１０面に垂直
方向に光を照射したときにゲート電極３１の陰になる部
分）以外の部分に高濃度不純物拡散領域３２ａが形成さ
れており、ソースＳ、ドレインＤとなっている。また、
上記垂直光照射の陰の部分には、ドレインと接続する部
分に低濃度不純物拡散層３２ｂが形成されており、ＬＤ
Ｄとなっている。その他の陰の部分は不純物がドーピン
グされていないか、ごく少ない不純物がドーピングされ
た状態となっており、チャネル領域Ｃとなっている。
ン（ｐ−Ｓｉ）、アモルファスシリコン（ａ−Ｓｉ）な
どで構成され、基板面に対して垂直方向のゲート電極３
１に対応する部分（基板１０裏側から基板１０面に垂直
方向に光を照射したときにゲート電極３１の陰になる部
分）以外の部分に高濃度不純物拡散領域３２ａが形成さ
れており、ソースＳ、ドレインＤとなっている。また、
上記垂直光照射の陰の部分には、ドレインと接続する部
分に低濃度不純物拡散層３２ｂが形成されており、ＬＤ
Ｄとなっている。その他の陰の部分は不純物がドーピン
グされていないか、ごく少ない不純物がドーピングされ
た状態となっており、チャネル領域Ｃとなっている。
【００１３】次に、このような薄膜トランジスタ１を製
造する方法について、図２で説明する。まず、図２
（１）に示すような構造の薄膜トランジスタの中間体と
いうべき構造を形成する。これには、例えば基板１０の
上に金属などの導電層を形成した後、通常のフォトリソ
グラフィを用いてパターニングし、ゲート電極３１を形
成する。その後、二酸化珪素などをＣＶＤ等で堆積して
絶縁層２１を形成する。更にポリシリコン又はアモルフ
ァスシリコン等を堆積した後、フォトリソグラフィを用
いてゲート電極３１と交差するようにパターニングして
半導体層３２を形成し、図２（１）に示した構造を得る
ことができる。この場合、半導体層３１の厚さは、８０
０Å以下、好ましくは６００Å以下程度とすることが望
ましい。
造する方法について、図２で説明する。まず、図２
（１）に示すような構造の薄膜トランジスタの中間体と
いうべき構造を形成する。これには、例えば基板１０の
上に金属などの導電層を形成した後、通常のフォトリソ
グラフィを用いてパターニングし、ゲート電極３１を形
成する。その後、二酸化珪素などをＣＶＤ等で堆積して
絶縁層２１を形成する。更にポリシリコン又はアモルフ
ァスシリコン等を堆積した後、フォトリソグラフィを用
いてゲート電極３１と交差するようにパターニングして
半導体層３２を形成し、図２（１）に示した構造を得る
ことができる。この場合、半導体層３１の厚さは、８０
０Å以下、好ましくは６００Å以下程度とすることが望
ましい。
【００１４】そして、図２（２）に示すように、基板の
裏面側からレーザー光線を斜め照射する。レーザー光線
と基板の垂直方向との角度θは、１０〜８０°、特に５
０〜６５°程度とすることが好ましい。これにより、Ｌ
ＤＤ領域の長さを０．０５〜１．２μｍ程度形成するこ
とができる。レーザー光線は、例えばＸｅＣｌエキシマ
レーザー、３０８ｎｍ等のＵＶを用いることができる。
Ｘ線予備電離方式励起の大出力レーザー及び光学的ホモ
ジナイザーを用い、チップ（画素部＋走査回路（水平、
垂直））を包括する空間的に均一に制御された例えば約
３００ｍＪ／ｃｍ2 の状態で一括照射することが望まし
い。照射時間は、例えば２０ｎｓｅｃ程度のパルスとす
ることが好ましいが、１０ｎｓｅｃ〜２００ｎｓｅｃの
範囲で行うことができ、このような照射を数回繰り返す
こともできる。このような照射により、導電層は２００
０℃程度に加熱され、溶融する。
裏面側からレーザー光線を斜め照射する。レーザー光線
と基板の垂直方向との角度θは、１０〜８０°、特に５
０〜６５°程度とすることが好ましい。これにより、Ｌ
ＤＤ領域の長さを０．０５〜１．２μｍ程度形成するこ
とができる。レーザー光線は、例えばＸｅＣｌエキシマ
レーザー、３０８ｎｍ等のＵＶを用いることができる。
Ｘ線予備電離方式励起の大出力レーザー及び光学的ホモ
ジナイザーを用い、チップ（画素部＋走査回路（水平、
垂直））を包括する空間的に均一に制御された例えば約
３００ｍＪ／ｃｍ2 の状態で一括照射することが望まし
い。照射時間は、例えば２０ｎｓｅｃ程度のパルスとす
ることが好ましいが、１０ｎｓｅｃ〜２００ｎｓｅｃの
範囲で行うことができ、このような照射を数回繰り返す
こともできる。このような照射により、導電層は２００
０℃程度に加熱され、溶融する。
【００１５】また、この時の雰囲気条件は、Ｎ形ＭＯＳ
であればアルシン（ＡｓＨ3 ）、フォスフィン（Ｐ
Ｈ3 ）、Ｐ形ＭＯＳであればジボラン（Ｂ2 Ｈ6 ）もし
くはＰＣｌ3 、ＢＦ3 等を雰囲気中に導入しておく。こ
れにより、レーザーの照射で溶解したシリコンなどの半
導体層中に不純物をドーピングし、溶融される部分のみ
低抵抗層を作ることができる。この場合、ＬＤＤを形成
するので、その雰囲気中における不純物ガスの濃度はソ
ース・ドレイン形成のときよりも薄くする。具体的に
は、雰囲気ガスの圧力は１０〜７６０Ｔｏｒｒで、不純
物ガスの圧力は１〜７６Ｔｏｒｒ（約１０ｖｏｌ％）程
度とすることができる。
であればアルシン（ＡｓＨ3 ）、フォスフィン（Ｐ
Ｈ3 ）、Ｐ形ＭＯＳであればジボラン（Ｂ2 Ｈ6 ）もし
くはＰＣｌ3 、ＢＦ3 等を雰囲気中に導入しておく。こ
れにより、レーザーの照射で溶解したシリコンなどの半
導体層中に不純物をドーピングし、溶融される部分のみ
低抵抗層を作ることができる。この場合、ＬＤＤを形成
するので、その雰囲気中における不純物ガスの濃度はソ
ース・ドレイン形成のときよりも薄くする。具体的に
は、雰囲気ガスの圧力は１０〜７６０Ｔｏｒｒで、不純
物ガスの圧力は１〜７６Ｔｏｒｒ（約１０ｖｏｌ％）程
度とすることができる。
【００１６】かかる斜め照射によって、図２（３）に示
すように、ゲート電極３１をマスクとして半導体層３２
の斜め方向のゲート電極３１の陰になる部分を除いて半
導体層３２が融解し、雰囲気中の不純物を取り込むこと
でドーピングし、ＬＤＤ用の低濃度不純物拡散領域３２
ｂを形成することができる。低濃度不純物拡散領域３２
ｂ中における不純物濃度は、１０11〜１０13ｃｍ-2程度
とすることができる。
すように、ゲート電極３１をマスクとして半導体層３２
の斜め方向のゲート電極３１の陰になる部分を除いて半
導体層３２が融解し、雰囲気中の不純物を取り込むこと
でドーピングし、ＬＤＤ用の低濃度不純物拡散領域３２
ｂを形成することができる。低濃度不純物拡散領域３２
ｂ中における不純物濃度は、１０11〜１０13ｃｍ-2程度
とすることができる。
【００１７】そして、図２（４）に示すように、不純物
ガスが存在する雰囲気下で、今度は基板１０面の垂直方
向からレーザー照射し、ゲート電極３１をマスクとし
て、同図に示すようなゲート電極３１の陰になる部分以
外の部分を融解させ、この照射部分に雰囲気ガスから不
純物を取り込ませて、不純物をドーピングし、ソース・
ドレイン領域である高濃度不純物拡散領域３２ａを形成
する。これにより、斜め照射で照射された部分で、垂直
照射で照射されない部分が生じ、この垂直未照射斜め照
射部分は低濃度不純物拡散領域３２ｂを維持しているの
で、ＬＤＤ領域となり、図１に示した本発明の薄膜トラ
ンジスタを得ることができる。このＬＤＤは、通常のＭ
ＯＳと異なり、一方の側にしか形成することができな
い。
ガスが存在する雰囲気下で、今度は基板１０面の垂直方
向からレーザー照射し、ゲート電極３１をマスクとし
て、同図に示すようなゲート電極３１の陰になる部分以
外の部分を融解させ、この照射部分に雰囲気ガスから不
純物を取り込ませて、不純物をドーピングし、ソース・
ドレイン領域である高濃度不純物拡散領域３２ａを形成
する。これにより、斜め照射で照射された部分で、垂直
照射で照射されない部分が生じ、この垂直未照射斜め照
射部分は低濃度不純物拡散領域３２ｂを維持しているの
で、ＬＤＤ領域となり、図１に示した本発明の薄膜トラ
ンジスタを得ることができる。このＬＤＤは、通常のＭ
ＯＳと異なり、一方の側にしか形成することができな
い。
【００１８】垂直照射の条件は、上記斜め照射と同様で
よい。なお、垂直照射の後に斜め照射を行っても良い。
上記薄膜トランジスタの製造方法によれば、ソース・ド
レインを自己整合的に形成することができると共に、Ｌ
ＤＤも制御性良く確実に形成することができる。このた
め、得られるボトムゲート構造の薄膜トランジスタは、
オーバーラップ容量が少なく、寄生容量を低減でき、下
地ゲートにメタルが可能となり、高速化を達成できる。
また、不純物イオンドーピングとアニールをレーザー照
射の１回で行うことができ、しかも大面積の照射で一括
して照射しているので、スループットが良好である。
よい。なお、垂直照射の後に斜め照射を行っても良い。
上記薄膜トランジスタの製造方法によれば、ソース・ド
レインを自己整合的に形成することができると共に、Ｌ
ＤＤも制御性良く確実に形成することができる。このた
め、得られるボトムゲート構造の薄膜トランジスタは、
オーバーラップ容量が少なく、寄生容量を低減でき、下
地ゲートにメタルが可能となり、高速化を達成できる。
また、不純物イオンドーピングとアニールをレーザー照
射の１回で行うことができ、しかも大面積の照射で一括
して照射しているので、スループットが良好である。
【００１９】また、本発明の薄膜トランジスタの製造方
法によれば、ボトムゲート構造の薄膜トランジスタに自
己整合的にソース・ドレイン領域となる高濃度不純物拡
散領域をスループット性良く形成でき、かつ、ＬＤＤと
なる低濃度不純物拡散領域を新たなマスクを用いずに制
御性良く確実に形成することができる。
法によれば、ボトムゲート構造の薄膜トランジスタに自
己整合的にソース・ドレイン領域となる高濃度不純物拡
散領域をスループット性良く形成でき、かつ、ＬＤＤと
なる低濃度不純物拡散領域を新たなマスクを用いずに制
御性良く確実に形成することができる。
【００２０】
【図１】本発明の薄膜トランジスタの一例を示す概略断
面図である。
面図である。
【図２】（１）〜（４）は、図１の薄膜トランジスタの
製造工程を示すフローチャートである。
製造工程を示すフローチャートである。
【図３】従来のボトムゲート構造の薄膜トランジスタの
一例を示す概略断面図である。 １０ 基板 ２１ 絶縁膜 ３１ ゲート電極 ３２ 半導体層 ３２ａ 高濃度不純物拡散領域 ３２ｂ 低濃度不純物拡散領域（ＬＤ
Ｄ） Ｓ ソース Ｄ ドレイン
一例を示す概略断面図である。 １０ 基板 ２１ 絶縁膜 ３１ ゲート電極 ３２ 半導体層 ３２ａ 高濃度不純物拡散領域 ３２ｂ 低濃度不純物拡散領域（ＬＤ
Ｄ） Ｓ ソース Ｄ ドレイン
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/336
H01L 29/78
H01L 29/786
Claims (6)
- 【請求項１】基板にゲート電極を形成する工程と、 前記ゲート電極上に絶縁層を形成する工程と、 前記絶縁層上に前記ゲート電極と交差する半導体層を形
成する工程と、 不純物が存在する雰囲気下において、前記基板側から前
記ゲート電極をマスクとして、基板面に対し斜めにレー
ザー光線を前記半導体層に照射することにより、照射さ
れた前記半導体層を溶融させて、前記雰囲気中の不純物
を半導体層中に導入して、ＬＤＤとなる低濃度不純物拡
散領域を形成する工程と、 不純物が存在する雰囲気下において、前記基板側から前
記ゲート電極をマスクとして、基板面と略垂直の角度で
レーザー光線を前記半導体層に照射することにより、照
射された前記半導体層を溶融させて、前記雰囲気中の不
純物を前記半導体層中に導入して、ソース・ドレイン領
域となる高濃度不純物拡散領域を形成する工程とを有す
る薄膜トランジスタの製造方法。 - 【請求項２】前記低濃度不純物拡散領域を形成する工程
および前記高濃度不純物拡散領域を形成する工程におい
て、大面積のレーザ光線を前記半導体層に一括照射する
請求項１記載の薄膜トランジスタの製造方法。 - 【請求項３】前記半導体層を形成する工程において、ア
モルファスシリコン膜又はポリシリコン膜を形成する請
求項１記載の薄膜トランジスタの製造方法。 - 【請求項４】基板にゲート電極を形成する工程と、 前記ゲート電極上に絶縁層を形成する工程と、 前記絶縁層上に前記ゲート電極と交差する半導体層を形
成する工程と、 不純物が存在する雰囲気下において、前記基板側から前
記ゲート電極をマスクとして、基板面と略垂直の角度で
レーザー光線を前記半導体層に照射することにより、照
射された前記半導体層を溶融させて、前記雰囲気中の不
純物を前記半導体層中に導入して、ソース・ドレイン領
域となる高濃度不純物拡散領域を形成する工程と、 不純物が存在する雰囲気下において、前記基板側から前
記ゲート電極をマスクとして、基板面に対し斜めにレー
ザー光線を前記半導体層に照射することにより、照射さ
れた前記半導体層を溶融させて、前記雰囲気中の不純物
を半導体層中に導入して、ＬＤＤとなる低濃度不純物拡
散領域を形成する工程とを有する薄膜トランジスタの製
造方法。 - 【請求項５】前記高濃度不純物拡散領域および前記低濃
度不純物拡散領域を形成する工程を形成する工程におい
て、大面積のレーザ光線を前記半導体層に一括照射する
請求項４記載の薄膜トランジスタの製造方法。 - 【請求項６】前記半導体層を形成する工程において、ア
モルファスシリコン膜又はポリシリコン膜を形成する請
求項４記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28214595A JP3430743B2 (ja) | 1995-10-30 | 1995-10-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28214595A JP3430743B2 (ja) | 1995-10-30 | 1995-10-30 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129888A JPH09129888A (ja) | 1997-05-16 |
| JP3430743B2 true JP3430743B2 (ja) | 2003-07-28 |
Family
ID=17648698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28214595A Expired - Fee Related JP3430743B2 (ja) | 1995-10-30 | 1995-10-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430743B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011007711A1 (ja) | 2009-07-14 | 2011-01-20 | シャープ株式会社 | 薄膜トランジスタ、表示装置、及び薄膜トランジスタの製造方法 |
-
1995
- 1995-10-30 JP JP28214595A patent/JP3430743B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09129888A (ja) | 1997-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| KR100376905B1 (ko) | 반도체 장치와 표시 장치 및 그들의 제조 방법 | |
| US6309917B1 (en) | Thin film transistor manufacturing method and thin film transistor | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| US5183780A (en) | Method of fabricating semiconductor device | |
| JPH11307777A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JP3348531B2 (ja) | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| US5949091A (en) | Semiconductor device having polysilicon thin-film | |
| US6127210A (en) | Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby | |
| JP3430743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3173058B2 (ja) | 半導体薄膜の形成方法 | |
| JP3211340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JPH06252170A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0786608A (ja) | 半導体装置およびその作製方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0536721A (ja) | 電界効果トランジスタの製造方法 | |
| JP2004214546A (ja) | トランジスタの製造方法、トランジスタ、半導体集積回路、表示装置 | |
| JPH08340117A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0837307A (ja) | 半導体装置の製造方法および液晶ディスプレイ | |
| JPH1187724A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |