JPH11154751A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH11154751A JPH11154751A JP31978597A JP31978597A JPH11154751A JP H11154751 A JPH11154751 A JP H11154751A JP 31978597 A JP31978597 A JP 31978597A JP 31978597 A JP31978597 A JP 31978597A JP H11154751 A JPH11154751 A JP H11154751A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- forming
- region
- thin film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 非質量分離型のイオン注入装置を用いて不純
物イオンを注入する薄膜トランジスタの製造方法であっ
て、ドレイン電流等の電気的特性を低下させることなく
ソース／ドレイン領域のコンタクト抵抗を低減すること
ができる薄膜トランジスタの製造方法を提供する。 【解決手段】 下地基板１０、１２の一方の面にチャネ
ル層１８を形成するチャネル層形成工程と、チャネル層
上方にゲート電極２６を形成するゲート電極形成工程
と、一方の面側の全面にレジスト膜２８を形成するレジ
スト膜形成工程と、レジスト膜をゲート電極に自己整合
でパターニングし、ゲート電極上にレジスト膜より成る
レジストマスクを形成するレジストマスク形成工程と、
レジストマスクをマスクとして非質量分離型のイオン注
入装置により不純物イオンを注入し、チャネル層にソー
ス／ドレイン領域を形成するイオン注入工程とを有して
いる。
物イオンを注入する薄膜トランジスタの製造方法であっ
て、ドレイン電流等の電気的特性を低下させることなく
ソース／ドレイン領域のコンタクト抵抗を低減すること
ができる薄膜トランジスタの製造方法を提供する。 【解決手段】 下地基板１０、１２の一方の面にチャネ
ル層１８を形成するチャネル層形成工程と、チャネル層
上方にゲート電極２６を形成するゲート電極形成工程
と、一方の面側の全面にレジスト膜２８を形成するレジ
スト膜形成工程と、レジスト膜をゲート電極に自己整合
でパターニングし、ゲート電極上にレジスト膜より成る
レジストマスクを形成するレジストマスク形成工程と、
レジストマスクをマスクとして非質量分離型のイオン注
入装置により不純物イオンを注入し、チャネル層にソー
ス／ドレイン領域を形成するイオン注入工程とを有して
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
の製造方法に係り、特にドレイン電流等の電気的特性を
低下することなくソース／ドレイン領域のコンタクト抵
抗を低減しうる薄膜トランジスタの製造方法に関する。
の製造方法に係り、特にドレイン電流等の電気的特性を
低下することなくソース／ドレイン領域のコンタクト抵
抗を低減しうる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】近年、液晶ディスプレイやエレクトロル
ミネッセンスパネル等では、省電力、省スペース、応答
速度の速さ、表示の美しさ等の理由から、各画素電極に
対して駆動用素子として薄膜トランジスタ（ＴＦＴ、Th
in Film Transistor）が広く用いられている。
ミネッセンスパネル等では、省電力、省スペース、応答
速度の速さ、表示の美しさ等の理由から、各画素電極に
対して駆動用素子として薄膜トランジスタ（ＴＦＴ、Th
in Film Transistor）が広く用いられている。
【０００３】従来の薄膜トランジスタの製造方法を図１
０を用いて説明する。図１０は従来の薄膜トランジスタ
の製造方法を示す工程断面図である。まず、ガラス基板
１１０上にシリコン酸化膜１１２を形成し、シリコン酸
化膜１１２上にポリシリコン膜より成るチャネル層１１
８を形成する。そして、チャネル層１１８上にシリコン
酸化膜（図示せず）、Ａｌ膜（図示せず）を順次形成す
る。この後、フォトリソグラフィによりＡｌ膜をゲート
電極１２６の形状にパターニングしてゲート電極１２６
を形成し、次にシリコン酸化膜をゲート絶縁膜１２４の
形状にパターニングしてゲート絶縁膜１２４を形成す
る。
０を用いて説明する。図１０は従来の薄膜トランジスタ
の製造方法を示す工程断面図である。まず、ガラス基板
１１０上にシリコン酸化膜１１２を形成し、シリコン酸
化膜１１２上にポリシリコン膜より成るチャネル層１１
８を形成する。そして、チャネル層１１８上にシリコン
酸化膜（図示せず）、Ａｌ膜（図示せず）を順次形成す
る。この後、フォトリソグラフィによりＡｌ膜をゲート
電極１２６の形状にパターニングしてゲート電極１２６
を形成し、次にシリコン酸化膜をゲート絶縁膜１２４の
形状にパターニングしてゲート絶縁膜１２４を形成す
る。
【０００４】そして、図１０（ａ）に示すように、III
族元素ガスやＶ族元素ガスを水素ガスで希釈したガスを
原料として不純物イオンを注入し、チャネル層１１８の
ソース／ドレイン領域１３０にオーミック領域１１８ａ
を、ゲート絶縁膜１２４に自己整合で形成する。そし
て、イオン注入装置の加速電圧を更に高く設定して不純
物イオンを注入し、チャネル層１１８にＬＤＤ（Lightl
y Doped Drain）領域１１８ｂをゲート電極１２６に自
己整合で形成する。
族元素ガスやＶ族元素ガスを水素ガスで希釈したガスを
原料として不純物イオンを注入し、チャネル層１１８の
ソース／ドレイン領域１３０にオーミック領域１１８ａ
を、ゲート絶縁膜１２４に自己整合で形成する。そし
て、イオン注入装置の加速電圧を更に高く設定して不純
物イオンを注入し、チャネル層１１８にＬＤＤ（Lightl
y Doped Drain）領域１１８ｂをゲート電極１２６に自
己整合で形成する。
【０００５】次に、図１０（ｂ）に示すように、全面に
シリコン酸化膜１３２を形成する。この後、シリコン酸
化膜１３２に、ゲート電極１２６、ソース／ドレイン領
域１３０のチャネル層１１８に達するコンタクトホール
１３４をそれぞれ形成する。そしてゲート配線１３６ａ
をゲート電極１２６に達するように形成し、ソース／ド
レイン配線１３６ｂをソース／ドレイン領域１３０のチ
ャネル層１１８に達するように形成する。このようにし
て従来の薄膜トランジスタが形成されていた。
シリコン酸化膜１３２を形成する。この後、シリコン酸
化膜１３２に、ゲート電極１２６、ソース／ドレイン領
域１３０のチャネル層１１８に達するコンタクトホール
１３４をそれぞれ形成する。そしてゲート配線１３６ａ
をゲート電極１２６に達するように形成し、ソース／ド
レイン配線１３６ｂをソース／ドレイン領域１３０のチ
ャネル層１１８に達するように形成する。このようにし
て従来の薄膜トランジスタが形成されていた。
【０００６】なお、液晶ディスプレイやエレクトロルミ
ネッセンスパネル等では、ガラス基板１１０が大きいた
め、生産性を向上させるべく大出力が可能な非質量分離
型のイオン注入装置を用いて不純物イオンの注入が行わ
れていた。
ネッセンスパネル等では、ガラス基板１１０が大きいた
め、生産性を向上させるべく大出力が可能な非質量分離
型のイオン注入装置を用いて不純物イオンの注入が行わ
れていた。
【０００７】
【発明が解決しようとする課題】しかしながら、非質量
分離型のイオン注入装置を用いて不純物イオンを注入す
る場合には、本来注入すべきIII族元素やＶ族元素のみ
を選択して注入することができないため、原料ガス中の
水素までもがIII族元素やＶ族元素と共に注入されてし
まっていた。特に水素は、質量が小さいため飛程が大き
く、ゲート電極１２６やゲート絶縁膜１２４の膜厚が薄
い場合には、ゲート電極１２６やゲート絶縁膜１２４を
突き抜けてゲート電極１２６下方のチャネル層１１８の
チャネル領域１１８ｃにまで到達してしまうことがあっ
た。
分離型のイオン注入装置を用いて不純物イオンを注入す
る場合には、本来注入すべきIII族元素やＶ族元素のみ
を選択して注入することができないため、原料ガス中の
水素までもがIII族元素やＶ族元素と共に注入されてし
まっていた。特に水素は、質量が小さいため飛程が大き
く、ゲート電極１２６やゲート絶縁膜１２４の膜厚が薄
い場合には、ゲート電極１２６やゲート絶縁膜１２４を
突き抜けてゲート電極１２６下方のチャネル層１１８の
チャネル領域１１８ｃにまで到達してしまうことがあっ
た。
【０００８】ソース／ドレイン配線１３６ｂとチャネル
層１１８との間のコンタクト抵抗を低くするためには、
ソース／ドレイン領域１３０のチャネル層１１８に不純
物イオンを十分に注入する必要があるが、不純物イオン
の注入量が多くなるほどゲート電極１２６やゲート絶縁
膜１２４を突き抜けてチャネル領域１１８ｃに到達する
水素の量も増加してしまう。そして、チャネル領域１１
８ｃに臨界量を超える水素が到達してしまうとチャネル
領域１１８ｃに欠陥が誘起されることがあり、これによ
り薄膜トランジスタのドレイン電流や移動度等の特性が
低下してしまうことがあった。
層１１８との間のコンタクト抵抗を低くするためには、
ソース／ドレイン領域１３０のチャネル層１１８に不純
物イオンを十分に注入する必要があるが、不純物イオン
の注入量が多くなるほどゲート電極１２６やゲート絶縁
膜１２４を突き抜けてチャネル領域１１８ｃに到達する
水素の量も増加してしまう。そして、チャネル領域１１
８ｃに臨界量を超える水素が到達してしまうとチャネル
領域１１８ｃに欠陥が誘起されることがあり、これによ
り薄膜トランジスタのドレイン電流や移動度等の特性が
低下してしまうことがあった。
【０００９】水素がゲート電極１２６下方のチャネル領
域に注入されるのを防ぐためには、ゲート電極１２６の
膜厚を厚くすることが考えられるが、単にゲート電極１
２６の膜厚を厚くしたのではガラス基板１１０上におい
て薄膜トランジスタによる段差が大きくなってしまうた
め好ましくなかった。本発明の目的は、非質量分離型の
イオン注入装置を用いて不純物イオンを注入する薄膜ト
ランジスタの製造方法であって、ドレイン電流等の電気
的特性を低下させることなくソース／ドレイン領域のコ
ンタクト抵抗を低減することができる薄膜トランジスタ
の製造方法を提供することにある。
域に注入されるのを防ぐためには、ゲート電極１２６の
膜厚を厚くすることが考えられるが、単にゲート電極１
２６の膜厚を厚くしたのではガラス基板１１０上におい
て薄膜トランジスタによる段差が大きくなってしまうた
め好ましくなかった。本発明の目的は、非質量分離型の
イオン注入装置を用いて不純物イオンを注入する薄膜ト
ランジスタの製造方法であって、ドレイン電流等の電気
的特性を低下させることなくソース／ドレイン領域のコ
ンタクト抵抗を低減することができる薄膜トランジスタ
の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的は、下地基板の
一方の面にチャネル層を形成するチャネル層形成工程
と、前記チャネル層上方にゲート電極を形成するゲート
電極形成工程と、前記一方の面側の全面にレジスト膜を
形成するレジスト膜形成工程と、前記レジスト膜を前記
ゲート電極に自己整合でパターニングし、前記ゲート電
極上に前記レジスト膜より成るレジストマスクを形成す
るレジストマスク形成工程と、前記レジストマスクをマ
スクとして非質量分離型のイオン注入装置により不純物
イオンを注入し、前記チャネル層にソース／ドレイン領
域を形成するイオン注入工程とを有することを特徴とす
る薄膜トランジスタの製造方法により達成される。これ
により、ゲート電極上にレジストマスクをゲート電極に
自己整合で形成することができるので、非質量分離型の
イオン注入装置を用いてイオン注入した場合でも水素が
ゲート電極下方のチャネル層のチャネル領域に注入され
ることがない。これによりソース／ドレイン領域のチャ
ネル層に十分に不純物イオンを注入することができるの
で、ドレイン電流等の電気的特性を低下させることなく
ソース／ドレイン領域のコンタクト抵抗を低減すること
ができる。
一方の面にチャネル層を形成するチャネル層形成工程
と、前記チャネル層上方にゲート電極を形成するゲート
電極形成工程と、前記一方の面側の全面にレジスト膜を
形成するレジスト膜形成工程と、前記レジスト膜を前記
ゲート電極に自己整合でパターニングし、前記ゲート電
極上に前記レジスト膜より成るレジストマスクを形成す
るレジストマスク形成工程と、前記レジストマスクをマ
スクとして非質量分離型のイオン注入装置により不純物
イオンを注入し、前記チャネル層にソース／ドレイン領
域を形成するイオン注入工程とを有することを特徴とす
る薄膜トランジスタの製造方法により達成される。これ
により、ゲート電極上にレジストマスクをゲート電極に
自己整合で形成することができるので、非質量分離型の
イオン注入装置を用いてイオン注入した場合でも水素が
ゲート電極下方のチャネル層のチャネル領域に注入され
ることがない。これによりソース／ドレイン領域のチャ
ネル層に十分に不純物イオンを注入することができるの
で、ドレイン電流等の電気的特性を低下させることなく
ソース／ドレイン領域のコンタクト抵抗を低減すること
ができる。
【００１１】また、上記目的は、下地基板の一方の面の
第１の領域にチャネル層を形成するチャネル層形成工程
と、前記チャネル層上方にゲート電極を形成するゲート
電極形成工程と、前記一方の面側の全面にレジスト膜を
形成するレジスト膜形成工程と、前記第１の領域と異な
る第２の領域の前記レジスト膜を選択的に露光する第２
領域露光工程と、前記レジスト膜を加熱して前記第２の
領域の前記レジスト膜を現像液に対して不溶性にする熱
処理工程と、前記ゲート電極上の領域を除く領域の前記
レジスト膜を露光し、前記レジスト膜を現像して前記第
１の領域の前記レジスト膜を前記ゲート電極に自己整合
でパターニングし、前記ゲート電極上及び前記第２の領
域上に前記レジスト膜より成るレジストマスクを形成す
るレジストマスク形成工程と、前記レジストマスクをマ
スクとして非質量分離型のイオン注入装置により第１導
電型の不純物イオンを注入し、前記チャネル層に第１導
電型の薄膜トランジスタのソース／ドレイン領域を形成
する第１導電型イオン注入工程とを有することを特徴と
する薄膜トランジスタの製造方法により達成される。こ
れにより、異なる導電型の薄膜トランジスタが形成され
る領域をレジスト膜で覆うと共に、同じレジスト膜によ
りイオン注入をすべき薄膜トランジスタのゲート電極上
にレジストマスクを形成することができる。このため、
従来の製造方法に対する製造工程の増加を抑制しつつ薄
膜トランジスタを形成することができる。
第１の領域にチャネル層を形成するチャネル層形成工程
と、前記チャネル層上方にゲート電極を形成するゲート
電極形成工程と、前記一方の面側の全面にレジスト膜を
形成するレジスト膜形成工程と、前記第１の領域と異な
る第２の領域の前記レジスト膜を選択的に露光する第２
領域露光工程と、前記レジスト膜を加熱して前記第２の
領域の前記レジスト膜を現像液に対して不溶性にする熱
処理工程と、前記ゲート電極上の領域を除く領域の前記
レジスト膜を露光し、前記レジスト膜を現像して前記第
１の領域の前記レジスト膜を前記ゲート電極に自己整合
でパターニングし、前記ゲート電極上及び前記第２の領
域上に前記レジスト膜より成るレジストマスクを形成す
るレジストマスク形成工程と、前記レジストマスクをマ
スクとして非質量分離型のイオン注入装置により第１導
電型の不純物イオンを注入し、前記チャネル層に第１導
電型の薄膜トランジスタのソース／ドレイン領域を形成
する第１導電型イオン注入工程とを有することを特徴と
する薄膜トランジスタの製造方法により達成される。こ
れにより、異なる導電型の薄膜トランジスタが形成され
る領域をレジスト膜で覆うと共に、同じレジスト膜によ
りイオン注入をすべき薄膜トランジスタのゲート電極上
にレジストマスクを形成することができる。このため、
従来の製造方法に対する製造工程の増加を抑制しつつ薄
膜トランジスタを形成することができる。
【００１２】また、上記の薄膜トランジスタの製造方法
において、前記第２の領域に前記第１導電型と異なる第
２導電型の薄膜トランジスタを形成する工程を有するこ
とが望ましい。また、上記の薄膜トランジスタの製造方
法において、前記レジストマスク形成工程では、前記下
地基板の他方の面側から前記ゲート電極をマスクとして
前記レジスト膜を露光し、前記レジスト膜を前記ゲート
電極に自己整合でパターニングすることが望ましい。こ
れにより、背面露光により、ゲート電極上にレジストマ
スクをゲート電極に自己整合で形成することができるの
で、非質量分離型のイオン注入装置を用いてイオン注入
した場合でも水素がゲート電極下方のチャネル層のチャ
ネル領域に注入されることがない。これによりソース／
ドレイン領域のチャネル層に十分に不純物イオンを注入
することができるので、ドレイン電流等の電気的特性を
低下させることなくソース／ドレイン領域のコンタクト
抵抗を低減することができる。
において、前記第２の領域に前記第１導電型と異なる第
２導電型の薄膜トランジスタを形成する工程を有するこ
とが望ましい。また、上記の薄膜トランジスタの製造方
法において、前記レジストマスク形成工程では、前記下
地基板の他方の面側から前記ゲート電極をマスクとして
前記レジスト膜を露光し、前記レジスト膜を前記ゲート
電極に自己整合でパターニングすることが望ましい。こ
れにより、背面露光により、ゲート電極上にレジストマ
スクをゲート電極に自己整合で形成することができるの
で、非質量分離型のイオン注入装置を用いてイオン注入
した場合でも水素がゲート電極下方のチャネル層のチャ
ネル領域に注入されることがない。これによりソース／
ドレイン領域のチャネル層に十分に不純物イオンを注入
することができるので、ドレイン電流等の電気的特性を
低下させることなくソース／ドレイン領域のコンタクト
抵抗を低減することができる。
【００１３】また、上記の薄膜トランジスタの製造方法
において、前記イオン注入工程では、水素で希釈した不
純物ガスを用いることが望ましい。
において、前記イオン注入工程では、水素で希釈した不
純物ガスを用いることが望ましい。
【００１４】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による薄膜トランジスタの製造方法を図１を用い
て説明する。図１乃至図３は、本実施形態による薄膜ト
ランジスタの製造方法を示す工程断面図である。
施形態による薄膜トランジスタの製造方法を図１を用い
て説明する。図１乃至図３は、本実施形態による薄膜ト
ランジスタの製造方法を示す工程断面図である。
【００１５】本実施形態による薄膜トランジスタの製造
方法は、ゲート電極をマスクとして背面露光をすること
によりゲート電極上にレジストマスクを形成し、このレ
ジストマスクにより水素がゲート電極下方のチャネル層
に注入されるのを防止することに主な特徴がある。ま
ず、図１（ａ）に示すように、ガラス基板１０上に、プ
ラズマＣＶＤ（plasma enhanced Chemical Vapor Depos
ition）法により膜厚２００ｎｍのシリコン酸化膜１２
を形成する。シリコン酸化膜１２の成膜条件は、ＳｉＨ
4ガス流量は２０ｓｃｃｍ、Ｎ2Ｏガス流量は２０００ｓ
ｃｃｍ、成膜室の圧力は１００Ｐａ、ＲＦパワーは３０
０Ｗとする。続いて、真空状態を継続したままで、シリ
コン酸化膜１２上に、プラズマＣＶＤ法により膜厚５０
ｎｍのアモルファスシリコン膜１４を形成する。アモル
ファスシリコン膜１４の成膜条件は、ＳｉＨ4ガス流量
は２００ｓｃｃｍ、Ｈ2ガス流量は８００ｓｃｃｍ、成
膜室の圧力は１００Ｐａ、ＲＦパワーは８０Ｗとする。
方法は、ゲート電極をマスクとして背面露光をすること
によりゲート電極上にレジストマスクを形成し、このレ
ジストマスクにより水素がゲート電極下方のチャネル層
に注入されるのを防止することに主な特徴がある。ま
ず、図１（ａ）に示すように、ガラス基板１０上に、プ
ラズマＣＶＤ（plasma enhanced Chemical Vapor Depos
ition）法により膜厚２００ｎｍのシリコン酸化膜１２
を形成する。シリコン酸化膜１２の成膜条件は、ＳｉＨ
4ガス流量は２０ｓｃｃｍ、Ｎ2Ｏガス流量は２０００ｓ
ｃｃｍ、成膜室の圧力は１００Ｐａ、ＲＦパワーは３０
０Ｗとする。続いて、真空状態を継続したままで、シリ
コン酸化膜１２上に、プラズマＣＶＤ法により膜厚５０
ｎｍのアモルファスシリコン膜１４を形成する。アモル
ファスシリコン膜１４の成膜条件は、ＳｉＨ4ガス流量
は２００ｓｃｃｍ、Ｈ2ガス流量は８００ｓｃｃｍ、成
膜室の圧力は１００Ｐａ、ＲＦパワーは８０Ｗとする。
【００１６】次に、Ｎ2雰囲気、４５０℃、１時間の熱
処理によりアモルファスシリコン膜１４中の水素を除去
する。この後、アモルファスシリコン膜１４にレーザを
照射して結晶化することによりポリシリコン膜１６を形
成する。レーザ照射には、ＸｅＣｌエキシマレーザを用
い、基板温度は２００℃、エネルギー密度は４００ｍＪ
／ｃｍ2とする（図１（ｂ）参照）。
処理によりアモルファスシリコン膜１４中の水素を除去
する。この後、アモルファスシリコン膜１４にレーザを
照射して結晶化することによりポリシリコン膜１６を形
成する。レーザ照射には、ＸｅＣｌエキシマレーザを用
い、基板温度は２００℃、エネルギー密度は４００ｍＪ
／ｃｍ2とする（図１（ｂ）参照）。
【００１７】次に、ポリシリコン膜１６をチャネル層１
８の形状にパターニングし、シリコン酸化膜１２上及び
チャネル層１８上に、プラズマＣＶＤ法により膜厚１５
０ｎｍのシリコン酸化膜２０を形成する。この後、スパ
ッタ法により膜厚３００ｎｍのＡｌ膜２２を形成する
（図１（ｃ）参照）。次に、全面にフォトレジスト膜
（図示せず）を形成し、フォトリソグラフィによりゲー
ト電極２６の形状にパターニングされたレジストマスク
（図示せず）を形成する。そしてこのレジストマスクを
マスクとして、Ａｌ膜２２をゲート電極２６の形状にパ
ターニングしてゲート電極２６を形成する。この後、レ
ジストマスクをアッシングにより除去する。
８の形状にパターニングし、シリコン酸化膜１２上及び
チャネル層１８上に、プラズマＣＶＤ法により膜厚１５
０ｎｍのシリコン酸化膜２０を形成する。この後、スパ
ッタ法により膜厚３００ｎｍのＡｌ膜２２を形成する
（図１（ｃ）参照）。次に、全面にフォトレジスト膜
（図示せず）を形成し、フォトリソグラフィによりゲー
ト電極２６の形状にパターニングされたレジストマスク
（図示せず）を形成する。そしてこのレジストマスクを
マスクとして、Ａｌ膜２２をゲート電極２６の形状にパ
ターニングしてゲート電極２６を形成する。この後、レ
ジストマスクをアッシングにより除去する。
【００１８】次に、全面にフォトレジスト膜（図示せ
ず）を形成し、フォトリソグラフィによりゲート絶縁膜
２４の形状にパターニングされたレジストマスク（図示
せず）を形成する。そしてこのレジストマスクをマスク
として、シリコン酸化膜２０をゲート絶縁膜２４の形状
にパターニングしてゲート絶縁膜２４を形成する。この
後、レジストマスクをアッシングにより除去する。この
後、ポジ型レジストを塗布して膜厚１μｍのポジ型レジ
スト膜２８を形成する（図２（ａ）参照）。
ず）を形成し、フォトリソグラフィによりゲート絶縁膜
２４の形状にパターニングされたレジストマスク（図示
せず）を形成する。そしてこのレジストマスクをマスク
として、シリコン酸化膜２０をゲート絶縁膜２４の形状
にパターニングしてゲート絶縁膜２４を形成する。この
後、レジストマスクをアッシングにより除去する。この
後、ポジ型レジストを塗布して膜厚１μｍのポジ型レジ
スト膜２８を形成する（図２（ａ）参照）。
【００１９】次に、ゲート電極２６をマスクとして背面
露光を行うと、ゲート電極２６はＡｌ膜より成るため光
を通さないので、ポジ型レジスト膜２８の斜線部２８ａ
のみが露光される（図２（ｂ）参照）。次に、現像を行
うと、図３（ａ）示すように、ゲート電極２６上にレジ
ストマスク２８ｂが形成される。この後、ポストベーク
を行う。そしてこの後、非質量分離型のイオン注入装置
を用いて不純物イオンを注入する。ｎ形チャネルの薄膜
トランジスタを形成する場合には、原料ガスとして水素
ガスで希釈した５％のＰＨ3ガスを用い、加速電圧を１
０ｋＶとしてリンイオンを注入する。加速電圧を低く設
定しているため、リンイオンがゲート絶縁膜２４を突き
抜けることがなく、これによりゲート絶縁膜２４に自己
整合してソース／ドレイン領域３０のチャネル層１８
に、オーミック領域１８ａが形成される。なお、オーミ
ック領域１８ａにおけるリンのドーズ量は２×１０15／
ｃｍ2とする。
露光を行うと、ゲート電極２６はＡｌ膜より成るため光
を通さないので、ポジ型レジスト膜２８の斜線部２８ａ
のみが露光される（図２（ｂ）参照）。次に、現像を行
うと、図３（ａ）示すように、ゲート電極２６上にレジ
ストマスク２８ｂが形成される。この後、ポストベーク
を行う。そしてこの後、非質量分離型のイオン注入装置
を用いて不純物イオンを注入する。ｎ形チャネルの薄膜
トランジスタを形成する場合には、原料ガスとして水素
ガスで希釈した５％のＰＨ3ガスを用い、加速電圧を１
０ｋＶとしてリンイオンを注入する。加速電圧を低く設
定しているため、リンイオンがゲート絶縁膜２４を突き
抜けることがなく、これによりゲート絶縁膜２４に自己
整合してソース／ドレイン領域３０のチャネル層１８
に、オーミック領域１８ａが形成される。なお、オーミ
ック領域１８ａにおけるリンのドーズ量は２×１０15／
ｃｍ2とする。
【００２０】次に、加速電圧を９０ｋＶとして、上記と
同様に非質量分離型のイオン注入装置を用いてリンイオ
ンを注入する。加速電圧を高く設定しているため、リン
イオンはゲート絶縁膜２４を突き抜けてチャネル層１８
に達するが、ゲート電極２６上にはレジストマスク２８
ｂが形成されているのでリンイオンがゲート電極２６下
方のチャネル層１８のチャネル領域１８ｃに達すること
はない。これにより、ゲート電極２６に自己整合してＬ
ＤＤ領域１８ｂが形成される。なお、ＬＤＤ領域１８ｂ
におけるリンのドーズ量は１×１０14／ｃｍ2とする。
同様に非質量分離型のイオン注入装置を用いてリンイオ
ンを注入する。加速電圧を高く設定しているため、リン
イオンはゲート絶縁膜２４を突き抜けてチャネル層１８
に達するが、ゲート電極２６上にはレジストマスク２８
ｂが形成されているのでリンイオンがゲート電極２６下
方のチャネル層１８のチャネル領域１８ｃに達すること
はない。これにより、ゲート電極２６に自己整合してＬ
ＤＤ領域１８ｂが形成される。なお、ＬＤＤ領域１８ｂ
におけるリンのドーズ量は１×１０14／ｃｍ2とする。
【００２１】なお、ｐ形チャネルの薄膜トランジスタを
形成する場合には、原料ガスとして、水素ガスで希釈し
た５％のＢ2Ｈ6ガスを用い、加速電圧を１０ｋＶとして
ボロンイオンを注入し、例えばドーズ量５×１０15／ｃ
ｍ2のオーミック領域１８ａを形成すればよい。一方、
ＬＤＤ領域１８ｂを形成する場合には、加速電圧７０ｋ
Ｖとし、上記と同様にしてボロンイオンを注入する。ボ
ロンのドーズ量は例えば２×１０14／ｃｍ2とすればよ
い。
形成する場合には、原料ガスとして、水素ガスで希釈し
た５％のＢ2Ｈ6ガスを用い、加速電圧を１０ｋＶとして
ボロンイオンを注入し、例えばドーズ量５×１０15／ｃ
ｍ2のオーミック領域１８ａを形成すればよい。一方、
ＬＤＤ領域１８ｂを形成する場合には、加速電圧７０ｋ
Ｖとし、上記と同様にしてボロンイオンを注入する。ボ
ロンのドーズ量は例えば２×１０14／ｃｍ2とすればよ
い。
【００２２】次に、アッシングによってレジストを除去
する。そして、オーミック領域１８ａに注入した不純物
の活性化を行うため、レーザ照射を行う。不純物の活性
化は、アモルファスシリコン膜１４を結晶化する場合よ
り低いエネルギーで行うことができるため、エネルギー
密度は例えば２５０ｍＪ／ｃｍ2に設定すればよい。次
に、プラズマＣＶＤ法により、層間絶縁膜として膜厚３
５０ｎｍのシリコン酸化膜３２を形成する。この後、ゲ
ート電極２６、及びソース／ドレイン領域３０のチャネ
ル層１８に達するコンタクトホール３４をそれぞれ形成
する。そしてＡｌ膜（図示せず）をスパッタ法により形
成する。この後、Ａｌ膜をゲート配線３６ａ、ソース／
ドレイン配線３６ｂの形状にパターニングすることによ
り、ゲート配線３６ａ、ソース／ドレイン配線３６ｂを
それぞれ形成する（図３（ｂ）参照）。
する。そして、オーミック領域１８ａに注入した不純物
の活性化を行うため、レーザ照射を行う。不純物の活性
化は、アモルファスシリコン膜１４を結晶化する場合よ
り低いエネルギーで行うことができるため、エネルギー
密度は例えば２５０ｍＪ／ｃｍ2に設定すればよい。次
に、プラズマＣＶＤ法により、層間絶縁膜として膜厚３
５０ｎｍのシリコン酸化膜３２を形成する。この後、ゲ
ート電極２６、及びソース／ドレイン領域３０のチャネ
ル層１８に達するコンタクトホール３４をそれぞれ形成
する。そしてＡｌ膜（図示せず）をスパッタ法により形
成する。この後、Ａｌ膜をゲート配線３６ａ、ソース／
ドレイン配線３６ｂの形状にパターニングすることによ
り、ゲート配線３６ａ、ソース／ドレイン配線３６ｂを
それぞれ形成する（図３（ｂ）参照）。
【００２３】この後、３５０℃、２時間の水素プラズマ
雰囲気中でアニール処理を行って、チャネル層１８にお
けるダングリングボンドを終端し、本実施形態による薄
膜トランジスタが形成される。このように本実施形態に
よれば、ゲート電極をマスクとして背面露光をすること
によりゲート電極上にレジストマスクを形成することが
できるので、非質量分離型のイオン注入装置を用いてイ
オン注入した場合でも水素がゲート電極下方のチャネル
層のチャネル領域に注入されることがない。これにより
ソース／ドレイン領域のチャネル層に十分に不純物イオ
ンを注入することができるので、ドレイン電流等の電気
的特性を低下させることなくソース／ドレイン領域のコ
ンタクト抵抗を低減することができる薄膜トランジスタ
の製造方法を提供することができる。
雰囲気中でアニール処理を行って、チャネル層１８にお
けるダングリングボンドを終端し、本実施形態による薄
膜トランジスタが形成される。このように本実施形態に
よれば、ゲート電極をマスクとして背面露光をすること
によりゲート電極上にレジストマスクを形成することが
できるので、非質量分離型のイオン注入装置を用いてイ
オン注入した場合でも水素がゲート電極下方のチャネル
層のチャネル領域に注入されることがない。これにより
ソース／ドレイン領域のチャネル層に十分に不純物イオ
ンを注入することができるので、ドレイン電流等の電気
的特性を低下させることなくソース／ドレイン領域のコ
ンタクト抵抗を低減することができる薄膜トランジスタ
の製造方法を提供することができる。
【００２４】［第２実施形態］本発明の第２実施形態に
よる薄膜トランジスタの製造方法を図４乃至図９を用い
て説明する。図４乃至図８は、本実施形態による薄膜ト
ランジスタの製造方法を示す工程断面図である。図９
は、薄膜トランジスタのドレイン電流−ゲート電圧特性
を示すグラフである。図１乃至図３に示す第１実施形態
による薄膜トランジスタの製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。
よる薄膜トランジスタの製造方法を図４乃至図９を用い
て説明する。図４乃至図８は、本実施形態による薄膜ト
ランジスタの製造方法を示す工程断面図である。図９
は、薄膜トランジスタのドレイン電流−ゲート電圧特性
を示すグラフである。図１乃至図３に示す第１実施形態
による薄膜トランジスタの製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。
【００２５】本実施形態による薄膜トランジスタの製造
方法は、ｎチャネルとｐチャネルの薄膜トランジスタを
同一基板上に形成する場合に、イメージリバーサルレジ
ストを用いることにより製造工程の増加を抑制しつつ、
第１実施形態と同様に薄膜トランジスタを形成すること
に主な特徴がある。イメージリバーサルレジストは、通
常はポジ型レジストとして機能するが、露光後、現像前
にリバーサルベークという熱処理を行った場合には露光
された領域のイメージリバーサルレジストが現像液に対
して不溶性となるものである。なお、リバーサルベーク
前に露光されなかった領域のイメージリバーサルレジス
トについては、リバーサルベーク後もポジ型レジストと
して機能する。
方法は、ｎチャネルとｐチャネルの薄膜トランジスタを
同一基板上に形成する場合に、イメージリバーサルレジ
ストを用いることにより製造工程の増加を抑制しつつ、
第１実施形態と同様に薄膜トランジスタを形成すること
に主な特徴がある。イメージリバーサルレジストは、通
常はポジ型レジストとして機能するが、露光後、現像前
にリバーサルベークという熱処理を行った場合には露光
された領域のイメージリバーサルレジストが現像液に対
して不溶性となるものである。なお、リバーサルベーク
前に露光されなかった領域のイメージリバーサルレジス
トについては、リバーサルベーク後もポジ型レジストと
して機能する。
【００２６】まず、第１実施形態と同様にして、ガラス
基板１０上にシリコン酸化膜１２、アモルファスシリコ
ン膜１４を順に形成し（図４（ａ）参照）、アモルファ
スシリコン膜１４にレーザを照射してポリシリコン膜１
６を形成する（図４（ｂ）参照）。次に、図４（ｃ）に
示すように、ポリシリコン膜１６をチャネル層１８の形
状にパターニングする。この後、第１実施形態と同様に
して、シリコン酸化膜２０、Ａｌ膜２２を順に形成す
る。なお、便宜上、図４（ｃ）においては、左側のチャ
ネル層１８をｎ形チャネルの薄膜トランジスタ用、右側
のチャネル層１８をｐ形チャネルの薄膜トランジスタ用
として説明する。
基板１０上にシリコン酸化膜１２、アモルファスシリコ
ン膜１４を順に形成し（図４（ａ）参照）、アモルファ
スシリコン膜１４にレーザを照射してポリシリコン膜１
６を形成する（図４（ｂ）参照）。次に、図４（ｃ）に
示すように、ポリシリコン膜１６をチャネル層１８の形
状にパターニングする。この後、第１実施形態と同様に
して、シリコン酸化膜２０、Ａｌ膜２２を順に形成す
る。なお、便宜上、図４（ｃ）においては、左側のチャ
ネル層１８をｎ形チャネルの薄膜トランジスタ用、右側
のチャネル層１８をｐ形チャネルの薄膜トランジスタ用
として説明する。
【００２７】次に、第１実施形態と同様にして、Ａｌ膜
２２をゲート電極２６の形状にパターニングしてゲート
絶縁膜２６を形成し、この後シリコン酸化膜２０をゲー
ト絶縁膜２４の形状にパターニングしてゲート絶縁膜２
４を形成する（図５（ａ）参照）。次に、図５（ｂ）に
示すように、イメージリバーサルレジストを塗布するこ
とにより膜厚１μｍのイメージリバーサルレジスト膜３
８を形成する。そして、ｎ形チャネルの薄膜トランジス
タが形成される領域３９ａをフォトマスク４０により覆
い、ｐ形チャネルの薄膜トランジスタが形成される領域
３９ｂのイメージリバーサルレジスト膜３８を露光す
る。この後、１２０℃、１１分のリバーサルベークを行
う。このリバーサルベークにより、ｐ形チャネルの薄膜
トランジスタが形成される領域３９ｂのイメージリバー
サルレジスト膜３８は、現像液に対して不溶性となる。
２２をゲート電極２６の形状にパターニングしてゲート
絶縁膜２６を形成し、この後シリコン酸化膜２０をゲー
ト絶縁膜２４の形状にパターニングしてゲート絶縁膜２
４を形成する（図５（ａ）参照）。次に、図５（ｂ）に
示すように、イメージリバーサルレジストを塗布するこ
とにより膜厚１μｍのイメージリバーサルレジスト膜３
８を形成する。そして、ｎ形チャネルの薄膜トランジス
タが形成される領域３９ａをフォトマスク４０により覆
い、ｐ形チャネルの薄膜トランジスタが形成される領域
３９ｂのイメージリバーサルレジスト膜３８を露光す
る。この後、１２０℃、１１分のリバーサルベークを行
う。このリバーサルベークにより、ｐ形チャネルの薄膜
トランジスタが形成される領域３９ｂのイメージリバー
サルレジスト膜３８は、現像液に対して不溶性となる。
【００２８】次に、図６（ａ）に示すように、ゲート電
極２６をマスクとして背面露光を行う。これにより、ゲ
ート電極２６をマスクとしてイメージリバーサルレジス
ト膜３８が露光されるので、ｎ形チャネルの薄膜トラン
ジスタが形成される領域３９ａの斜線部のイメージリバ
ーサルレジスト膜３８ａが現像液に対して可溶性とな
る。
極２６をマスクとして背面露光を行う。これにより、ゲ
ート電極２６をマスクとしてイメージリバーサルレジス
ト膜３８が露光されるので、ｎ形チャネルの薄膜トラン
ジスタが形成される領域３９ａの斜線部のイメージリバ
ーサルレジスト膜３８ａが現像液に対して可溶性とな
る。
【００２９】次に、現像を行うと、図６（ｂ）に示すよ
うに、斜線部のイメージリバーサルレジスト膜３８ａが
除去される。ｎ形チャネルの薄膜トランジスタが形成さ
れる領域３９ａのゲート電極２６上のイメージリバーサ
ルレジスト膜３８は露光されていないので、現像液によ
り溶解されることはなく、ゲート電極２６上にはイメー
ジリバーサルレジスト膜３８より成るレジストマスク３
８ｂが形成される。そしてこの後、ポストベークを行
う。この後、第１実施形態と同様にしてチャネル層１８
にリンイオンを注入し、オーミック領域１８ａ、ＬＤＤ
領域１８ｂを順に形成する。図６（ｂ）において左側は
ｎ形チャネルの薄膜トランジスタとなるため、第１実施
形態で示したｎ形チャネルの薄膜トランジスタを形成す
る場合と同様の条件で形成する。
うに、斜線部のイメージリバーサルレジスト膜３８ａが
除去される。ｎ形チャネルの薄膜トランジスタが形成さ
れる領域３９ａのゲート電極２６上のイメージリバーサ
ルレジスト膜３８は露光されていないので、現像液によ
り溶解されることはなく、ゲート電極２６上にはイメー
ジリバーサルレジスト膜３８より成るレジストマスク３
８ｂが形成される。そしてこの後、ポストベークを行
う。この後、第１実施形態と同様にしてチャネル層１８
にリンイオンを注入し、オーミック領域１８ａ、ＬＤＤ
領域１８ｂを順に形成する。図６（ｂ）において左側は
ｎ形チャネルの薄膜トランジスタとなるため、第１実施
形態で示したｎ形チャネルの薄膜トランジスタを形成す
る場合と同様の条件で形成する。
【００３０】この後、イメージリバーサルレジスト膜３
８及びレジストマスク３８ｂをアッシングにより除去し
た後、イメージリバーサルレジストを塗布することによ
り上記と同様にしてイメージリバーサルレジスト膜４２
を形成する。そして、ｐ形チャネルの薄膜トランジスタ
が形成される領域３９ｂをマスクし、上記と同様にして
イメージリバーサルレジスト膜４２を露光する（図７
（ａ）参照）。
８及びレジストマスク３８ｂをアッシングにより除去し
た後、イメージリバーサルレジストを塗布することによ
り上記と同様にしてイメージリバーサルレジスト膜４２
を形成する。そして、ｐ形チャネルの薄膜トランジスタ
が形成される領域３９ｂをマスクし、上記と同様にして
イメージリバーサルレジスト膜４２を露光する（図７
（ａ）参照）。
【００３１】次に、上記と同様して背面露光を行う（図
７（ｂ）参照）。次に、上記と同様にして現像を行う
と、図８（ａ）に示すように、ｐ形チャネルの薄膜トラ
ンジスタが形成される領域３９ｂの斜線部のイメージリ
バーサルレジスト膜４２ａが除去され、ｐ形チャネルの
薄膜トランジスタが形成される領域３９ｂのゲート電極
２６上にはレジストマスク４２ｂが形成される。そし
て、第１実施形態と同様にしてボロンイオンを注入し、
オーミック領域１８ｄ、ＬＤＤ領域１８ｅを順に形成す
る。なお、ここではｐ形チャネルの薄膜トランジスタを
形成するため、第１実施形態で示したｐ形チャネルの薄
膜トランジスタを形成する場合と同様の条件で形成す
る。
７（ｂ）参照）。次に、上記と同様にして現像を行う
と、図８（ａ）に示すように、ｐ形チャネルの薄膜トラ
ンジスタが形成される領域３９ｂの斜線部のイメージリ
バーサルレジスト膜４２ａが除去され、ｐ形チャネルの
薄膜トランジスタが形成される領域３９ｂのゲート電極
２６上にはレジストマスク４２ｂが形成される。そし
て、第１実施形態と同様にしてボロンイオンを注入し、
オーミック領域１８ｄ、ＬＤＤ領域１８ｅを順に形成す
る。なお、ここではｐ形チャネルの薄膜トランジスタを
形成するため、第１実施形態で示したｐ形チャネルの薄
膜トランジスタを形成する場合と同様の条件で形成す
る。
【００３２】次に、第１実施形態と同様に、アッシング
によってレジストを除去し、オーミック領域１８ａ、１
８ｄの不純物を活性化するためのレーザ照射を行う。こ
の後、第１実施形態と同様にして層間絶縁膜としてシリ
コン酸化膜３２を形成し、コンタクトホール３４を形成
し、上記と同様にしてゲート配線３６ａ、ソース／ドレ
イン配線３６ｂを形成する。この後、第１実施形態と同
様にしてチャネル層１８におけるダングリングボンドを
終端し、本実施形態による薄膜トランジスタが形成され
る。
によってレジストを除去し、オーミック領域１８ａ、１
８ｄの不純物を活性化するためのレーザ照射を行う。こ
の後、第１実施形態と同様にして層間絶縁膜としてシリ
コン酸化膜３２を形成し、コンタクトホール３４を形成
し、上記と同様にしてゲート配線３６ａ、ソース／ドレ
イン配線３６ｂを形成する。この後、第１実施形態と同
様にしてチャネル層１８におけるダングリングボンドを
終端し、本実施形態による薄膜トランジスタが形成され
る。
【００３３】従来は、チャネル層のソース／ドレイン領
域にイオン注入を行う場合は、異なる導電型の薄膜トラ
ンジスタが形成される領域については予めレジスト膜で
覆い、イオン注入をすべき薄膜トランジスタのチャネル
層のソース／ドレイン領域にのみイオン注入を行ってい
た。これに対し、本実施形態では、イメージリバーサル
レジスト膜を用いたので、異なる導電型の薄膜トランジ
スタが形成される領域をイメージリバーサルレジスト膜
で覆うと共に、同じイメージリバーサルレジスト膜によ
りイオン注入をすべき薄膜トランジスタのゲート電極上
にレジストマスクを形成することができる。このため、
従来の製造方法に対する製造工程の増加を抑制しつつ薄
膜トランジスタを形成することができる。
域にイオン注入を行う場合は、異なる導電型の薄膜トラ
ンジスタが形成される領域については予めレジスト膜で
覆い、イオン注入をすべき薄膜トランジスタのチャネル
層のソース／ドレイン領域にのみイオン注入を行ってい
た。これに対し、本実施形態では、イメージリバーサル
レジスト膜を用いたので、異なる導電型の薄膜トランジ
スタが形成される領域をイメージリバーサルレジスト膜
で覆うと共に、同じイメージリバーサルレジスト膜によ
りイオン注入をすべき薄膜トランジスタのゲート電極上
にレジストマスクを形成することができる。このため、
従来の製造方法に対する製造工程の増加を抑制しつつ薄
膜トランジスタを形成することができる。
【００３４】本実施形態による薄膜トランジスタの製造
方法により製造した薄膜トランジスタの特性について、
図９を用いて説明する。図９は、ドレイン電圧を１０Ｖ
とし、横軸にゲート電圧（Ｖ）、縦軸にドレイン電流
（Ａ）を示したドレイン電流−ゲート電圧特性のグラフ
である。従来の薄膜トランジスタと本実施形態による薄
膜トランジスタとを、ぞれぞれ１０個のサンプルを用い
て測定した。
方法により製造した薄膜トランジスタの特性について、
図９を用いて説明する。図９は、ドレイン電圧を１０Ｖ
とし、横軸にゲート電圧（Ｖ）、縦軸にドレイン電流
（Ａ）を示したドレイン電流−ゲート電圧特性のグラフ
である。従来の薄膜トランジスタと本実施形態による薄
膜トランジスタとを、ぞれぞれ１０個のサンプルを用い
て測定した。
【００３５】図９からわかるように、ゲート電圧が正の
領域では、本実施形態による薄膜トランジスタでは、従
来の薄膜トランジスタに比べて大きなドレイン電流が得
られる。このように本実施形態によれば、イメージリバ
ーサルレジスト膜を用いたので、異なる導電型の薄膜ト
ランジスタが形成される領域をイメージリバーサルレジ
スト膜で覆うと共に、同じイメージリバーサルレジスト
膜によりイオン注入をすべき薄膜トランジスタのゲート
電極上にレジストマスクを形成することができる。この
ため、従来の製造方法に対する製造工程の増加を抑制し
つつ薄膜トランジスタを形成することができる。
領域では、本実施形態による薄膜トランジスタでは、従
来の薄膜トランジスタに比べて大きなドレイン電流が得
られる。このように本実施形態によれば、イメージリバ
ーサルレジスト膜を用いたので、異なる導電型の薄膜ト
ランジスタが形成される領域をイメージリバーサルレジ
スト膜で覆うと共に、同じイメージリバーサルレジスト
膜によりイオン注入をすべき薄膜トランジスタのゲート
電極上にレジストマスクを形成することができる。この
ため、従来の製造方法に対する製造工程の増加を抑制し
つつ薄膜トランジスタを形成することができる。
【００３６】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。例えば、第１又は第２
実施形態ではガラス基板を用いたが、ガラス基板に限定
されるものではなく、フォトレジストを背面露光できる
ならば露光波長に対して透明性を有するあらゆる基板に
適用することができる。
限らず種々の変形が可能である。例えば、第１又は第２
実施形態ではガラス基板を用いたが、ガラス基板に限定
されるものではなく、フォトレジストを背面露光できる
ならば露光波長に対して透明性を有するあらゆる基板に
適用することができる。
【００３７】また、第１又は第２実施形態では、チャネ
ル層としてポリシリコン膜を用いたが、ポリシリコン膜
に限定されるものではなく、アモルファスシリコン膜等
を用いてもよい。また、第１又は第２実施形態では、II
I族元素としてボロンを用いたが、ボロンに限定される
ものではなく、例えばＧａ、Ｉｎ等の他のIII族元素を
用いてもよい。
ル層としてポリシリコン膜を用いたが、ポリシリコン膜
に限定されるものではなく、アモルファスシリコン膜等
を用いてもよい。また、第１又は第２実施形態では、II
I族元素としてボロンを用いたが、ボロンに限定される
ものではなく、例えばＧａ、Ｉｎ等の他のIII族元素を
用いてもよい。
【００３８】また、第１又は第２実施形態では、Ｖ族元
素としてリンを用いたが、リンに限定されるものではな
く、例えばＡｓ、Ｓｂ等の他のＶ族元素を用いてもよ
い。
素としてリンを用いたが、リンに限定されるものではな
く、例えばＡｓ、Ｓｂ等の他のＶ族元素を用いてもよ
い。
【００３９】
【発明の効果】以上の通り、本発明によれば、ゲート電
極をマスクとして背面露光をすることによりゲート電極
上にレジストマスクを形成することができるので、非質
量分離型のイオン注入装置を用いてイオン注入した場合
でも水素がゲート電極下方のチャネル層のチャネル領域
に注入されることがない。これによりソース／ドレイン
領域のチャネル層に十分に不純物イオンを注入すること
ができるので、ドレイン電流等の電気的特性を低下させ
ることなくソース／ドレイン領域のコンタクト抵抗を低
減することができる薄膜トランジスタの製造方法を提供
することができる。
極をマスクとして背面露光をすることによりゲート電極
上にレジストマスクを形成することができるので、非質
量分離型のイオン注入装置を用いてイオン注入した場合
でも水素がゲート電極下方のチャネル層のチャネル領域
に注入されることがない。これによりソース／ドレイン
領域のチャネル層に十分に不純物イオンを注入すること
ができるので、ドレイン電流等の電気的特性を低下させ
ることなくソース／ドレイン領域のコンタクト抵抗を低
減することができる薄膜トランジスタの製造方法を提供
することができる。
【００４０】また、本発明によれば、イメージリバーサ
ルレジスト膜を用いたので、異なる導電型の薄膜トラン
ジスタが形成される領域をイメージリバーサルレジスト
膜で覆うと共に、同じイメージリバーサルレジスト膜に
よりイオン注入をすべき薄膜トランジスタのゲート電極
上にレジストマスクを形成することができる。このた
め、従来の製造方法に対する製造工程の増加を抑制しつ
つ薄膜トランジスタを形成することができる。
ルレジスト膜を用いたので、異なる導電型の薄膜トラン
ジスタが形成される領域をイメージリバーサルレジスト
膜で覆うと共に、同じイメージリバーサルレジスト膜に
よりイオン注入をすべき薄膜トランジスタのゲート電極
上にレジストマスクを形成することができる。このた
め、従来の製造方法に対する製造工程の増加を抑制しつ
つ薄膜トランジスタを形成することができる。
【図１】本発明の第１実施形態による薄膜トランジスタ
の製造方法を示す工程断面図（その１）である。
の製造方法を示す工程断面図（その１）である。
【図２】本発明の第１実施形態による薄膜トランジスタ
の製造方法を示す工程断面図（その２）である。
の製造方法を示す工程断面図（その２）である。
【図３】本発明の第１実施形態による薄膜トランジスタ
の製造方法を示す工程断面図（その３）である。
の製造方法を示す工程断面図（その３）である。
【図４】本発明の第２実施形態による薄膜トランジスタ
の製造方法を示す工程断面図（その１）である。
の製造方法を示す工程断面図（その１）である。
【図５】本発明の第２実施形態による薄膜トランジスタ
の製造方法を示す工程断面図（その２）である。
の製造方法を示す工程断面図（その２）である。
【図６】本発明の第２実施形態による薄膜トランジスタ
の製造方法を示す工程断面図（その３）である。
の製造方法を示す工程断面図（その３）である。
【図７】本発明の第２実施形態による薄膜トランジスタ
の製造方法を示す工程断面図（その４）である。
の製造方法を示す工程断面図（その４）である。
【図８】本発明の第２実施形態による薄膜トランジスタ
の製造方法を示す工程断面図（その５）である。
の製造方法を示す工程断面図（その５）である。
【図９】本発明の第２実施形態による薄膜トランジスタ
のドレイン電流−ゲート電圧特性を示すグラフである。
のドレイン電流−ゲート電圧特性を示すグラフである。
【図１０】従来の薄膜トランジスタを示す断面図であ
る。
る。
１０…ガラス基板 １２…シリコン酸化膜 １４…アモルファスシリコン膜 １６…ポリシリコン膜 １８…チャネル層 １８ａ、１８ｄ…オーミック領域 １８ｂ、１８ｅ…ＬＤＤ領域 １８ｃ…チャネル領域 ２０…シリコン酸化膜 ２２…Ａｌ膜 ２４…ゲート絶縁膜 ２６…ゲート電極 ２８、２８ａ…ポジ型レジスト膜 ２８ｂ…レジストマスク ３０…ソース／ドレイン領域 ３２…シリコン酸化膜 ３４…コンタクトホール ３６ａ…ゲート配線 ３６ｂ…ソース／ドレイン配線 ３８、３８ａ…イメージリバーサルレジスト膜 ３８ｂ…レジストマスク ３９ａ…ｎ形の薄膜トランジスタが形成される領域 ３９ｂ…ｐ形の薄膜トランジスタが形成される領域 ４０…フォトマスク ４２、４２ａ…イメージリバーサルレジスト膜 ４２ｂ…レジストマスク ４４…フォトマスク １１０…ガラス基板 １１２…シリコン酸化膜 １１８…チャネル層 １１８ａ…オーミック領域 １１８ｂ…ＬＤＤ領域 １１８ｃ…チャネル領域 １２４…ゲート絶縁膜 １２６…ゲート電極 １３０…ソース／ドレイン領域 １３２…シリコン酸化膜 １３４…コンタクトホール １３６ａ…ゲート配線 １３６ｂ…ソース／ドレイン配線
Claims (5)
- 【請求項１】 下地基板の一方の面にチャネル層を形成
するチャネル層形成工程と、 前記チャネル層上方にゲート電極を形成するゲート電極
形成工程と、 前記一方の面側の全面にレジスト膜を形成するレジスト
膜形成工程と、 前記レジスト膜を前記ゲート電極に自己整合でパターニ
ングし、前記ゲート電極上に前記レジスト膜より成るレ
ジストマスクを形成するレジストマスク形成工程と、 前記レジストマスクをマスクとして非質量分離型のイオ
ン注入装置により不純物イオンを注入し、前記チャネル
層にソース／ドレイン領域を形成するイオン注入工程と
を有することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項２】 下地基板の一方の面の第１の領域にチャ
ネル層を形成するチャネル層形成工程と、 前記チャネル層上方にゲート電極を形成するゲート電極
形成工程と、 前記一方の面側の全面にレジスト膜を形成するレジスト
膜形成工程と、 前記第１の領域と異なる第２の領域の前記レジスト膜を
選択的に露光する第２領域露光工程と、 前記レジスト膜を加熱して前記第２の領域の前記レジス
ト膜を現像液に対して不溶性にする熱処理工程と、 前記ゲート電極上の領域を除く領域の前記レジスト膜を
露光し、前記レジスト膜を現像して前記第１の領域の前
記レジスト膜を前記ゲート電極に自己整合でパターニン
グし、前記ゲート電極上及び前記第２の領域上に前記レ
ジスト膜より成るレジストマスクを形成するレジストマ
スク形成工程と、 前記レジストマスクをマスクとして非質量分離型のイオ
ン注入装置により第１導電型の不純物イオンを注入し、
前記チャネル層に第１導電型の薄膜トランジスタのソー
ス／ドレイン領域を形成する第１導電型イオン注入工程
とを有することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項３】 請求項２記載の薄膜トランジスタの製造
方法において、 前記第２の領域に前記第１導電型と異なる第２導電型の
薄膜トランジスタを形成する工程を有することを特徴と
する薄膜トランジスタの製造方法。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
薄膜トランジスタの製造方法において、 前記レジストマスク形成工程では、前記下地基板の他方
の面側から前記ゲート電極をマスクとして前記レジスト
膜を露光し、前記レジスト膜を前記ゲート電極に自己整
合でパターニングすることを特徴とする薄膜トランジス
タの製造方法。 - 【請求項５】 請求項１乃至４のいずれか１項に記載の
薄膜トランジスタの製造方法において、 前記イオン注入工程では、水素で希釈した不純物ガスを
用いることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31978597A JP3953605B2 (ja) | 1997-11-20 | 1997-11-20 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31978597A JP3953605B2 (ja) | 1997-11-20 | 1997-11-20 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154751A true JPH11154751A (ja) | 1999-06-08 |
| JP3953605B2 JP3953605B2 (ja) | 2007-08-08 |
Family
ID=18114168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31978597A Expired - Fee Related JP3953605B2 (ja) | 1997-11-20 | 1997-11-20 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3953605B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036207A (ja) * | 2005-06-22 | 2007-02-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1997
- 1997-11-20 JP JP31978597A patent/JP3953605B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036207A (ja) * | 2005-06-22 | 2007-02-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3953605B2 (ja) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019885B2 (ja) | 電界効果型薄膜トランジスタの製造方法 | |
| US5595944A (en) | Transistor and process for fabricating the same | |
| US6939749B2 (en) | Method of manufacturing a semiconductor device that includes heating the gate insulating film | |
| JP3514912B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2003068757A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP3377137B2 (ja) | 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置 | |
| US7192815B2 (en) | Method of manufacturing a thin film transistor | |
| WO2019071670A1 (zh) | N型薄膜晶体管及其制备方法、oled显示面板的制备方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0298143A (ja) | Ｌｄｄ構造ポリシリコン薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| KR100267398B1 (ko) | 실리사이드 형성 방법 및 이를 이용한 반도체소자 제조 방법 | |
| KR100552936B1 (ko) | 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법 | |
| KR100837883B1 (ko) | 박막 트랜지스터 형성 방법 | |
| JPS60180158A (ja) | 半導体装置の製造方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH06260498A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2716035B2 (ja) | 薄膜電界効果トランジスタ | |
| KR950008259B1 (ko) | 반도체 소자의 엘디디(ldd) 제조 방법 | |
| JPH08241930A (ja) | 半導体装置の製造方法 | |
| JPH09237898A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JP2002353239A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04120736A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20040413 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Effective date: 20050713 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060328 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060529 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070116 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070424 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110511 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120511 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |