CN1870276B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1870276B
CN1870276B CN2006100878134A CN200610087813A CN1870276B CN 1870276 B CN1870276 B CN 1870276B CN 2006100878134 A CN2006100878134 A CN 2006100878134A CN 200610087813 A CN200610087813 A CN 200610087813A CN 1870276 B CN1870276 B CN 1870276B
Authority
CN
China
Prior art keywords
film
district
semiconductor film
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100878134A
Other languages
English (en)
Other versions
CN1870276A (zh
Inventor
高野圭惠
矶部敦生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1870276A publication Critical patent/CN1870276A/zh
Application granted granted Critical
Publication of CN1870276B publication Critical patent/CN1870276B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件，其抑制了由在半导体膜的沟道区的端部中的栅绝缘膜的断开或薄的厚度导致的半导体膜和栅极之间的短路和漏电流，以及该半导体器件的制造方法。多个薄膜晶体管，每一个具有连续地提供于衬底上方的半导体膜、经由栅绝缘膜提供于半导体膜上方的导电膜、不与导电膜重叠提供于半导体膜中的源和漏区，和存在于导电膜下方和源和漏区之间的提供于半导体膜中的沟道区。且杂质区提供于不与导电膜重叠的半导体膜中，且与源和漏区相邻地提供。而且，导电膜提供于沟道区和半导体膜的与沟道区相邻提供的区域的上方。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种在叠置导电膜和绝缘膜或半导体膜等的情况下防止由台阶等引起的不良连接的半导体器件，以及该半导体器件的制造方法。
背景技术
近些年，已经将薄膜晶体管(TFT)形成于具有绝缘表面的衬底如玻璃衬底上方，且已经积极地制造使用该薄膜晶体管作为开关元件等的半导体器件。形成该薄膜晶体管，以通过使用CVD、蚀刻等将岛状半导体膜形成于具有绝缘表面的衬底上方，且该岛状半导体膜用作晶体管的沟道区。(例如，专利文献1：日本专利特开No.Hei 08-018055)。
薄膜晶体管的一般制造方法在图17A至17E中示出。首先，将半导体膜950形成于具有用作其间的基底膜的绝缘膜957的衬底951上方(图17A)。接下来，选择性地移除半导体膜950，并形成岛状半导体膜955(图17B)，且形成栅绝缘膜956以覆盖岛状半导体膜955(图17C)。在岛状半导体膜955上方选择性地形成栅极953，其间具有栅绝缘膜956(图17D)。然后，通过形成绝缘膜(侧壁)来形成n沟道薄膜晶体管952a和p沟道薄膜晶体管952b，以接触栅极的侧表面并选择性地引进表现出p沟道或n沟道的杂质元素或形成源区、漏区和LDD区(图17E和18A)
由此，可在衬底上方通过图17A至17E中示出的工艺形成薄膜晶体管。图17A至17E示出了图18A的a-b之间的截面结构。
[专利文献1]
日本专利特开No.Hei 08-018055
发明内容
然而，当通过蚀刻形成在衬底951上方的半导体膜950来选择性地形成岛状半导体膜955、且提供以覆盖岛状半导体膜955的栅绝缘膜956的膜厚度不够时，由于在半导体膜955中的沟道区954a和954b的端部的台阶，栅绝缘膜956有时不能充分地覆盖半导体膜955(图18B至18D)。因此，例如，当栅极953形成于具有栅绝缘膜956的半导体膜955上方时，通过形成于栅绝缘膜956上方的栅极953与半导体膜955的沟道区954a和954b的端部的接触、通过在半导体膜955的沟道区954a和954b的端部中的栅绝缘膜956的断开，有时会发生其间的短路(图18C)。此外，存在由于减薄半导体膜955的沟道区954a和954b的端部中的栅绝缘膜956晶体管的特性受栅极953和半导体膜955的沟道区954a和954b的端部中的漏电流(图18D)影响的问题。
本发明已经考虑到上述问题，本发明的目的是提供一种半导体器件以及该半导体器件的制造方法，其中，通过断接或半导体膜的沟道区的端部中的栅绝缘膜的薄厚度引起的半导体膜和栅极之间存在短路或漏电流的问题。
本发明采取了以下示出的方法以实现上述目的。
本发明的半导体器件包括：连续提供于衬底上方的半导体膜；提供于半导体膜上方的导电膜，其间具有栅绝缘膜。该半导体器件包括具有形成于不与导电膜重叠的半导体膜区域中的源区和漏区，和在导电膜下方的半导体膜中的沟道区的多个薄膜晶体管；提供于不与导电膜重叠的半导体膜中且与源区和漏区相邻地提供的杂质区，其中导电膜提供于沟道区和与沟道区相邻提供的半导体膜的区域的上方。注意到，本发明中，术语“连续提供的半导体膜”意指形成于形成了多个薄膜晶体管的区域中的整个区域中的半导体膜而不是提供半导体膜且将半导体膜分成具有用于每个薄膜晶体管的岛状的半导体膜。此外，术语“整个区域”不总是衬底的整个表面，只要多个薄膜晶体管中的每一个都使用同一半导体膜的一部分作为沟道区就是可以接受的。
此外，在本发明的上述结构中，薄膜晶体管具有与栅极的侧表面相接触提供的侧壁，且可以与在半导体膜中提供有在侧壁下方的LDD区域的结构一起使用。
在本发明的上述结构中，当薄膜晶体管是n沟道薄膜晶体管时，杂质区具有p型导电性。当薄膜晶体管是p沟道薄膜晶体管时，杂质区具有n型导电性。
本发明的半导体器件的另一结构具有：连续提供于衬底上方的半导体膜；提供于半导体膜上方的导电膜，在其间具有栅绝缘膜。半导体器件包括具有形成于半导体膜不与导电膜重叠的区域中的源区和漏区以及沟道区的多个薄膜晶体管，该沟道区是在导电膜下方的半导体膜的区域且与源区和漏区相邻形成；和第一杂质区，提供于半导体膜中，不与导电膜重叠，且与源区和漏区相邻地提供；和第二杂质区，提供于半导体膜中，与第一杂质区的外侧相邻地形成，其中导电膜提供于沟道区和半导体膜与沟道区相邻提供的的区域的上方。此外，薄膜晶体管可具有其中侧壁与栅极的侧表面接触，且LDD区提供于在侧壁下方的半导体膜中的结构。
在本发明的上述结构中，加入到第一杂质区的杂质元素的浓度等于加入到薄膜晶体管的LDD区的杂质元素的浓度。
在本发明的上述结构中，当薄膜晶体管是n沟道薄膜晶体管时，第一杂质区具有n型导电性，而第二杂质区具有p型导电性。
在本发明的上述结构中，当薄膜晶体管是p沟道薄膜晶体管时，第一杂质区具有n型导电性，且第二杂质区具有n型导电性。而且，加入到第一杂质区的杂质元素的浓度低于加入到第二杂质区的杂质元素的浓度。
在本发明的上述结构中，多个薄膜晶体管的沟道区提供于连续形成的半导体膜中。
本发明的半导体器件的制造方法包括步骤：在衬底上方形成半导体膜；在半导体膜中选择性地形成第一杂质区；在半导体膜上方形成栅绝缘膜；在半导体膜的将成为薄膜晶体管的沟道区的区域上方选择性地形成栅极，其间具有栅绝缘膜；选择性地形成第一抗蚀剂以覆盖一部分栅极和一部分半导体膜；通过使用第一抗蚀剂作为掩模，将第一杂质元素选择性地加入到半导体膜来在半导体膜中形成第一杂质区；移除第一掩模，并通过使用栅极作掩模将第二杂质元素选择性地加入到半导体膜来在半导体膜中选择性地形成第二杂质区；形成侧壁，以便于与栅极的侧面接触；选择性地形成第二抗蚀剂，以覆盖一部分栅极或半导体膜；通过使用第二抗蚀剂作掩模将第三杂质元素选择性地加入到半导体膜中来在半导体膜中选择性地形成第三杂质区；形成绝缘膜以覆盖栅极和栅绝缘膜；和在绝缘膜上方形成与半导体膜电性连接的导电膜。
在本发明的上述结构中，将显示出p型导电性的杂质元素用作第一杂质元素，并将显示出n型导电性的杂质元素用作第二杂质元素和第三杂质元素。而且，第二杂质元素的浓度低于第三杂质元素的浓度。
在包括在半导体器件中的薄膜晶体管沟道区的端部中，防止了沟道区的端部中的栅绝缘膜的断开和有缺陷的覆盖，并且可防止在半导体膜和提供于半导体膜上方在其间具有栅绝缘膜的栅极之间的短路或漏电流的产生。
附图说明
图1A至1D示出了本发明半导体器件的一个实例；
图2A至2D示出了本发明半导体器件的制造方法的一个实例；
图3A至3D示出了本发明半导体器件的制造方法的一个实例；
图4A至4C示出了本发明半导体器件的制造方法的一个实例；
图5A至5C示出了本发明半导体器件的一个实例；
图6A和6B示出了本发明半导体器件的一个实例；
图7A和7B示出了本发明半导体器件的一个实例；
图8A和8B示出了本发明半导体器件的制造方法的一个实例；
图9A至9D示出了本发明半导体器件的制造方法的一个实例；
图10A至10C示出了本发明半导体器件的制造方法的一个实例；
图11A和11B示出了本发明半导体器件的制造方法的一个实例；
图12A至12C示出了本发明半导体器件的使用的一个实例；
图13A至13H分别示出了本发明半导体器件的使用的一个实例；
图14A和14B示出了本发明半导体器件的一个实例；
图15A和15B示出了本发明半导体器件的一个实例；
图16A至16H分别示出了本发明半导体器件的使用的一个实例；
图17A至17E示出了常规半导体器件的制造方法的一个实例；
图18A至18D示出了常规半导体器件的一个实例；
图19A和19B示出了本发明半导体器件的一个实例；
图20示出了本发明半导体器件的一个实例；以及
图21A至21F示出了本发明半导体器件的制造方法的一个实例。
具体实施方式
以下参考附图详细描述本发明的实施模式。然而，本发明不限于以下描述，且本领域技术人员应当理解，可在本发明的范围之内多样地变化本发明的模式和细节。因此，不应将本发明解释为限制于以下实施模式和实施例的描述。而且，在以下描述的本发明的结构中，在整个附图中，用相同的参考数字表示相同的部件。
(实施模式1)
在该实施模式中，参考附图描述本发明半导体器件的实例。
在图1A至1C中示出了该实施模式中示出的半导体器件的示意图。注意到，图1B对应于沿着图1A的A-B取得的截面图，图1C对应于沿着图1A的C1-D1取得的截面图，图1D对应于沿着图1A的C2-D2取得的截面图。
该实施模式的半导体器件具有连续提供于衬底101上方其间具有绝缘膜102的半导体膜103，提供于半导体膜103上方其间具有栅绝缘膜114的栅极122，和与栅极122的侧表面相接触提供的侧壁123。然后，形成使用部分半导体膜103作为沟道区的薄膜晶体管(TFT)121a和121b(图1A和1B)。在高密度(优选地，1×1011cm-3至1×1013cm-3的范围)和低电子温度(优选地，0.5eV至1.5eV的范围)的条件下，通过对半导体膜103进行使用射频的等离子体处理(以下，称为“高密等离子体处理”)来氧化或氮化半导体膜103从而形成栅绝缘膜114。可选地，在通过CVD、溅射等形成绝缘膜之后，可通过在氧气氛或氮气氛中对栅绝缘膜114进行高密等离子体处理来氧化或氮化绝缘膜的表面，来将绝缘膜的表面制造得更致密。此外，可以以相同的方式通过对衬底101进行高密等离子体处理来形成绝缘膜102。
注意到，连续提供的半导体膜不是通过形成具有岛状的半导体膜来分开提供薄膜晶体管的半导体膜，而是在整个区域中提供薄膜晶体管的半导体膜。例如，通常，当将多个薄膜晶体管提供于衬底上时，通过选择性地移除形成于衬底上的半导体膜并将其形成岛状等，将岛状半导体膜用作每个薄膜晶体管的沟道区。然而，在该实施模式中，半导体膜共用为多个薄膜晶体管的沟道区，而不需要将提供于衬底上方的半导体膜分成岛状等。图1A至1C示出了其中将半导体膜103用作n沟道薄膜晶体管121a和与n沟道薄膜晶体管121a相邻形成的p沟道晶体管121b的沟道区的实例。此外，整个区域不总是限制为衬底的整个区域，而是也包括半导体膜形成于衬底的某一区域中且半导体膜用于共用为多个薄膜晶体管的沟道区的情况。还包括半导体膜提供于衬底的多个区域中且每个半导体膜用作多个薄膜晶体管的沟道区的情况。
在提供n沟道薄膜晶体管121a的区域中，半导体膜103具有形成于栅极122下方的沟道区104，形成于侧壁123下方并与沟道区104相邻提供的n型低浓度杂质区105，和与低浓度杂质区105相邻提供的n型高浓度杂质区106。该低浓度杂质区105称作LDD(轻掺杂漏)区，高浓度杂质区106称作源或漏区。为了方便，n型低浓度杂质区称作n-，n型高浓度杂质区称作n+。
同时，在提供p沟道薄膜晶体管121b的区域中，半导体膜103具有形成于栅极122下方的沟道区113和与沟道区113相接触提供的p型高浓度杂质区112。该高浓度杂质区112也称作源或漏区。为了方便，p型低浓度杂质区称作p-，而p型高浓度杂质区称作p+。
一般，当将多个薄膜晶体管提供于衬底上方时，通过在衬底上方形成半导体膜和通过选择性地移除半导体膜形成岛状半导体膜，且岛状半导体膜用作薄膜晶体管的沟道区，来进行元件的分离。同时，在该实施模式中示出的半导体器件中，由于连续提供的半导体膜103共用为多个薄膜晶体管的沟道区，因此通过pn结实现了多个薄膜晶体管的分离。
当通过pn结实现元件的分离时，必须引进杂质元素至少两次以引进n型杂质元素和p型杂质元素。此外，当引进杂质元素时，必须考虑到对准精度来进行杂质元素的引进。因此，当对准精度不够且提供n型区和p型区以重叠时，重叠区域的电阻变高，且结果，存在薄膜晶体管等的沟道宽度由变窄的源、漏区等的宽度而改变的可能性。
因此，考虑到对准精度，将由n型或p型低浓度杂质区形成的缓冲区提供于p型高浓度杂质区和n型高浓度杂质区之间。在该实施模式中，由于形成了在n沟道薄膜晶体管中用作LDD区的n型低浓度杂质区，因此将n型低浓度杂质区形成为缓冲区。
由于形成了顺序为具有n+区、n-区和p+区的结，即，形成了与n型高浓度杂质区106相邻提供的n型低浓度杂质区107，和与低浓度杂质区107相邻提供的p型高浓度杂质区108，因此n沟道薄膜晶体管121a不受其它薄膜晶体管如相邻的p型晶体管121b影响。换句话说，通过与n型高浓度杂质区106相邻提供的n型低浓度杂质区107和p型高浓度杂质区108，将n沟道薄膜晶体管121a与其它元件分离，其中n型高浓度杂质区106用作源或漏区。注意，在图1A至1C中，由于在n沟道薄膜晶体管121a中形成了LDD区，因此元件通过顺序为n+区和n-区的结、n-区和p+区分离。然而，当不形成LDD区或当将LDD区形成于p沟道薄膜晶体管121b中时，可通过n+区和n-区的结、n-区和p+区的结来进行元件的分离。
同时，由于通过与p型高浓度杂质区112相邻提供的n型低浓度杂质区111和与低浓度杂质区111相接触提供的n型高浓度杂质区110形成顺序为p+区和n-区的结和n-区和n+区的结，因此p沟道薄膜晶体管121b不受其它薄膜晶体管如n沟道薄膜晶体管121a影响。换句话说，至于p沟道薄膜晶体管121b，通过与用作源或漏区的p型高浓度杂质区112和n型高浓度杂质区110相邻提供的n型低浓度杂质区111来进行元件的分离。注意，在图1A至1C中，通过在p沟道薄膜晶体管121b中的p+区和n-区的结和n-区和n+区的结以在n沟道薄膜晶体管121a中形成LDD区来进行元件的分离。然而，当不形成LDD区或在p沟道薄膜晶体管121b中形成LDD区时，也可通过p+区和p-区的结、p-区和n+区来进行元件的分离。
此外，在如该实施模式中示出的半导体器件中，由于连续地形成半导体膜，因此可防止在薄膜晶体管131a和131b的沟道区的端部中如由半导体膜的台阶导致的破裂或薄的厚度的有缺陷的覆盖。因此，可防止半导体膜103和栅极122之间的短路或漏电流。(图1C)。
图1A至1C具有在n型高浓度杂质区106和p型高浓度杂质区108之间提供低浓度杂质区107、在p型高浓度杂质区112和n型高浓度杂质区110之间提供低浓度杂质区111的结构，允许在引进杂质元素的情况下的精确对准。然而，当在制造工艺等中引进杂质元素的精确对准不是问题时，与p型高浓度杂质区108相邻地提供n型高浓度杂质区106，也可通过p+区和n+区的结来进行元件的分离。
接下来，在下文参考附图描述本发明半导体器件的制造方法的实例。
首先，在衬底101上方形成半导体膜103，其间具有绝缘膜102，并进行半导体膜103的结晶化(图2A)。作为半导体膜的结晶方法，可使用激光结晶方法、使用RTA或炉退火法的热结晶方法、使用金属元素促进结晶化的热结晶方法、和使用金属元素促进结晶化的热结晶方法与激光结晶方法组合的方法等。
接下来，在半导体膜103上方形成栅绝缘膜114，和在栅绝缘膜114上方形成栅极122(图2B)。
接下来，添加具有p型的高浓度杂质元素如硼(B)，以在半导体膜103中形成p型杂质区。此时，通过事先在半导体膜103上方选择性地形成用作掩模的抗蚀剂124，可在需要的位置中形成p型高浓度杂质区108和112，然后在半导体膜103上方以高浓度添加提供p型导电性的杂质元素(图2C和4A)。在此，沿着图4A的A1-B1取得的截面图与图2C相对应。
通过向半导体膜103中加入低浓度的提供n型导电性的杂质元素如磷(P)来形成n型低浓度杂质区115和116(图2D和4B)。在此，由于栅极122用作掩模，因此没有将杂质元素加入到存在于栅极122下方的半导体膜103的区域中。此外，即使当以低浓度将杂质元素加入到高浓度杂质区108和112时，由于将大量的p型杂质元素加入到高浓度杂质区108和112，因此高浓度杂质区108和112显示出p型导电性。注意，在此，沿着图4B的A2-B2取得的截面图与图2D相对应。
形成侧壁123以与栅极122的侧面接触(图3A)。例如，在形成绝缘膜以覆盖栅极122和栅绝缘膜114之后，可通过由各向异性蚀刻移除绝缘膜来在栅极122的侧面上形成侧壁123。
选择性地加入提供n型导电性的高浓度的杂质元素，以在半导体膜103中形成n型高浓度杂质区。此时，通过事先在半导体膜103上方选择性地形成作为掩模的抗蚀剂125、并从其上侧以高浓度在半导体膜103中加入具有n型的杂质元素，来在需要的位置形成n型高浓度杂质区106和110(图3B和4C)。在此，沿着图4C的A3-B3取得的截面图与图3B相对应。此外，高浓度杂质区106与n沟道晶体管121a的源或漏区相对应，且低浓度杂质区105与n沟道薄膜晶体管121a的LDD区相对应。高浓度杂质区112对应于p沟道薄膜晶体管121b的源或漏区。
形成绝缘膜117以覆盖栅绝缘膜114、栅极122和侧壁123。而且，在绝缘膜117上方形成绝缘膜118(图3C)。
通过选择性地移除绝缘膜117和118以及栅绝缘膜114来形成开口部分。在绝缘膜118上方形成导电膜119，以便与具有n型导电性的高浓度杂质区106或具有p型导电性的高浓度杂质区112电性连接(图3D)。
可通过上述工艺制造半导体器件。以下具体描述上述工艺中的材料等。
作为衬底101，可使用玻璃衬底如硼硅酸铝玻璃或硼硅酸钡玻璃、石英衬底、陶瓷衬底、包括不锈钢的金属衬底等。此外，可使用由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)或聚醚砜(PES)代表的塑料、或具有柔性的人造树脂如丙烯酸形成的衬底。通过使用柔性衬底，可制造可折叠的半导体器件。而且，当使用这种衬底时，对衬底的面积或形状不存在限制，且由此，例如将具有一边为1米或更多的矩形衬底用作衬底101，以极大地增强生产力。这种优点相比圆形硅衬底是更有利的。
绝缘膜102用作基底膜，且提供该绝缘膜102以防止碱金属如Na或碱土金属从衬底101分散到半导体膜103a和103b中并防止碱金属或碱土金属对半导体元件特性的负面影响。作为绝缘膜102，可使用含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜的单层结构或多层结构。例如，当提供绝缘膜102以具有两层结构时，可提供氧氮化硅膜作为第一绝缘膜和氮氧化硅膜作为第二绝缘膜。当提供绝缘膜102以具有三层结构时，可提供氮氧化硅膜作为第一绝缘膜、氧氮化硅膜作为第二绝缘膜和氮氧化硅膜作为第三绝缘膜。通过提供绝缘膜102，当玻璃衬底用作衬底101时，可防止从衬底101到半导体膜103的杂质元素等的污染。当不存在由从衬底100到半导体膜103的杂质元素的混合引起的污染等的担心时，通常不需要形成绝缘膜102。
当使用激光结晶方法用于结晶半导体膜103时，使用连续振荡或脉冲振荡的气体激光器或固体激光器。作为气体激光器，使用准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器或Ti:兰宝石激光器。作为固体激光器，使用利用晶体如掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、YVO4、YLF和YAlO3的激光器。尤其，通过照射连续振荡激光器的基波或来自基波的二次至四次谐波的谐波，可获得大颗粒晶体。例如，可使用Nd:YVO4激光器(基波1064nm)的二次谐波(532nm)或三次谐波(355nm)。应注意，可照射等幅波激光器的基波的激光和等幅波激光器的谐波的激光，或者可照射等幅波激光器的基波的激光和脉冲激光器的谐波的激光。通过照射多种类型的激光，可补偿能量。此外，如果脉冲振荡激光器随着重复频率而振荡激光束以照射下一脉冲激光直到已经由先前的激光熔化的半导体膜固化，则可形成在扫描方向上连续生长的晶体颗粒。即，可在此使用的脉冲振荡激光器具有设置了其下限以使脉冲重复周期比用于完全固化已经融化的半导体膜的周期短的重复频率。作为这种激光器，可使用具有10MHz或更多的重复频率的脉冲振荡激光。
作为栅绝缘膜114，可使用含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜的单层结构或多层结构。
作为栅极122，可使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)或铌(Nb)的元素或者是主要含有一些上述元素的合金材料或化学化合物材料的单层结构或多层结构。此外，可使用由掺杂杂质元素如磷的多晶硅为代表的半导体材料。例如，当将栅极提供为两层结构时，可给出氮化钽(TaN)层和钨(W)层、氮化钨(WN)层和钨层、氮化钼(MoN)层和钼(Mo)层等作为第一导电层和第二导电层的组合的实例。
侧壁123可提供有含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜、含有碳例如DLC(类金刚石碳)或此外有机材料如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯或丙烯酸、硅氧烷树脂的膜的单层结构或多层结构。
绝缘膜117可提供有含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜、含有碳例如DLC(类金刚石碳)的膜的单层结构或多层结构。
绝缘膜118可提供有含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜、含有碳例如DLC(类金刚石碳)或此外有机材料如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯或丙烯酸、硅氧烷树脂的膜的单层结构或多层结构。
作为导电膜119，可使用选自Al、Ti、W、Ni、C、Mo、Pt、Cu、Ta、Au、Mn的元素、或含有一些上述元素的合金的单层结构或多层结构。例如，作为由含有一些上述元素的合金制成的导电膜，可使用包括C和Ti的Al合金、包括Ni的Al合金、包括C和Ni的Al合金、包括C和Mn的Al合金等。此外，在多层结构的情况下，可叠层Al和Ti。
如上所述，该实施模式示出了n沟道晶体管121a具有与栅极122的侧面接触的侧壁123和提供于侧壁123下方的n型低浓度杂质区105(LDD区)，以及n型高浓度杂质区106的情况。此外，p沟道晶体管121b具有与栅极的侧面接触的侧壁123并具有p型高浓度杂质区112。然而，本发明不限于上述结构。例如，LDD区可提供于n沟道薄膜晶体管121a和p沟道薄膜晶体管121b中，如图19A和19B中所示，或LDD区和侧壁都不提供于n沟道薄膜晶体管121a和p沟道薄膜晶体管121b中。晶体管的结构不限于上述结构，而是可采用具有一个沟道区的单栅结构、具有两个沟道区的双栅结构或具有三个沟道区的三栅结构。而且，可使用底部栅结构或具有提供于沟道区上方和下方、其间具有栅绝缘膜的两个栅极的双栅结构。此外，在栅极具有叠层的多个导电膜的结构的情况下，提供在栅极下部中的第一导电膜122a和形成于第一导电膜122a的上部中的第二导电膜122b，并且提供侧壁123，以便与第二导电膜122b的侧面接触并位于第一导电膜122a的上方(图19B)。此外，在上述结构中，用作n沟道薄膜晶体管121a和p沟道薄膜晶体管121b的源和漏区的半导体膜103的区域可提供有Ni、Co、W、Ti等的硅化物。注意，本发明的半导体器件包括通过组合上述薄膜晶体管的结构获得的全部情况。
如上所述，在该实施模式的半导体器件中，由于连续形成的半导体膜一般用作多个薄膜晶体管的沟道区，因此提供薄膜晶体管以使在沟道区的半导体膜中不会产生台阶。因此，防止了诸如在薄膜晶体管的沟道区的端部中的栅绝缘膜的如断开或薄的厚度的有缺陷的覆盖，且可防止在半导体膜和提供于半导体膜上方、其间具有栅绝缘膜的栅极之间的短路或漏电流。
(实施模式2)
在该实施模式中，参考附图描述与上述实施模式不同的半导体器件。
图5A至5C中示出了在该实施模式中示出的半导体器件的示意图。注意，图5B对应于在图5A的E-F之间的截面图，而图5C对应于图5A的G-H之间的截面图。
该实施模式的半导体器件具有被分成岛状的多个半导体膜151a和151b，且n沟道薄膜晶体管121a和p沟道薄膜晶体管121b分别形成半导体膜151a和151b中。换句话说，在实施模式1中，对于n沟道薄膜晶体管121a和p沟道薄膜晶体管121b的每一个形成一个半导体膜，由此提供n沟道薄膜晶体管121a和p沟道薄膜晶体管121b的沟道区。在该实施模式中，分开提供半导体膜151a和151b，且分别在半导体膜151a和151b中形成n沟道薄膜晶体管121a和p沟道薄膜晶体管121b(图5A和5B)。
在图5A至5C中，n沟道薄膜晶体管121a形成于岛状半导体膜151a的区域中。在n沟道薄膜晶体管121a中，半导体膜151a具有形成于栅极122下方的沟道区104、形成于侧壁123下方并与沟道区104相邻形成的n型低浓度杂质区105以及与n型低浓度杂质区105相邻提供的n型高浓度杂质区106。此外，至于n沟道薄膜晶体管121a，通过与n型高浓度杂质区106相邻提供的n型低浓度杂质区107和与低浓度杂质区107相邻提供的p型高浓度杂质区108以按顺序形成的n+区和n-区的结和n-区和p+区的结，来实施元件的分离。
同时，p沟道薄膜晶体管121b形成于岛状半导体膜151b的区域中。在p沟道薄膜晶体管121b中，通过与p型高浓度杂质区112相接触提供的n型低浓度杂质区111和与低浓度杂质区111相接触提供的n型高浓度杂质区110形成的p+区和n-区的结和n-区和n+区的结，对半导体膜151b实施元件的分离。
在该实施模式的半导体器件中，在衬底上方形成半导体膜之后，选择性地移除半导体膜以形成岛状半导体膜。岛状半导体膜形成为比其中形成了薄膜晶体管121a和121b的沟道区的区域大。换句话说，分别在半导体膜151a和151b的区域中形成薄膜晶体管121a和121b。由于半导体膜151a和151b的端部不是沟道区131a和131b的端部，因此可防止在沟道区131a和131b的端部中的栅绝缘膜的有缺陷的覆盖。因此，在薄膜晶体管121a和121b中，可抑制在半导体膜和栅极之间发生的短路或漏电流。
同时，在图5B中示出的端部132a至132d或图5C中示出的半导体膜151a和151b的端部(端部132a至132d和133)中，存在由岛状半导体膜151a和151b的端部的台阶引起的栅绝缘膜114的有缺陷的覆盖的情况。然而，由于通过n+区和n-区的结、n-区和p+区的结、p+区和n-区的结、n-区和n+区的结来分开薄膜晶体管121a和121b，因此，即使在半导体膜151a和151b的端部(端部132a至132d以及133)中发生栅绝缘膜114等的有缺陷的覆盖，也几乎不影响薄膜晶体管121a和121b的特性。
该实施模式的半导体器件的结构不限于上述结构，而是只要提供了变成薄膜晶体管的沟道区的端部的半导体膜的区域，以使半导体膜的该区域不具有台阶，就可具有任一结构，而不限制该结构。例如，可使用一种其中半导体膜提供于栅极122和栅布线135下方的结构，如图6A中所示，且栅极122和栅布线135不与半导体膜的端部交叉。可通过提供具有这种结构的半导体器件来防止半导体膜和栅极之间的短路等。在这种情况下，具有连接到相同栅布线的栅极的薄膜晶体管的沟道区通过使用相同的半导体膜来形成。除此之外，可使用其中将半导体膜151a和151b提供为尽量小、且将薄膜晶体管121a和121b提供于半导体膜151a和151b的部分区域中的结构。在这种情况下，通过如上所述的pn结来实施元件的分离，以使在薄膜晶体管121a和121b的沟道形成区域的端部中不产生台阶。通过提供具有图6B中示出的结构的薄膜晶体管，当将薄膜晶体管用作使用液晶显示器件或自发射型发光元件的显示器件的像素的开关元件时，可提高孔径比。
注意，该实施模式可自由地与上面的实施模式1组合。
(实施模式3)
在该实施模式中，参考附图描述与上述实施模式不同的本发明的半导体器件的结构。尤其，描述了一种能够非接触地通信数据的半导体器件的实例。
在该实施模式的半导体器件中，在衬底101上方提供具有多个薄膜晶体管的元件组603和用作天线的导电膜602，如图7A中所示。用作天线的导电膜602与包括在元件组603中的薄膜晶体管电性连接。此外，半导体器件能够通过用作天线的导电膜602非接触地与外部器件(读出器/记录器)通信数据。
如图7B中所示，用作天线的导电膜602可形成于绝缘膜601上方，形成该绝缘膜601以覆盖与薄膜晶体管的源或漏区电性连接的导电膜119。注意，图7B对应于图7A的截面图。
以下，参考附图描述半导体器件的制造方法的实例。在该实施模式中，如图8A中所示，描述了一种情况，该情况为使用一个衬底620制造多个半导体器件600(在此，12片＝深度4×宽度3)。此外，为了形成柔性半导体器件，一旦元件组如薄膜晶体管和天线通过分离层604提供于刚性衬底620如玻璃上方，则，元件阵列和天线等与衬底620分离，且元件组、天线等提供于柔性衬底上方。
首先，在衬底620上方形成分离层604(图9A)。在形成分离层604之前，在衬底620上方提供含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜的单层结构或多层结构作为基底膜。可通过提供这种绝缘膜作为基底膜来防止由杂质元素等从衬底620至分离层604的污染。
接下来，与图2A至2D和图3A至3D相似，在分离层604上方形成多个薄膜晶体管如n沟道薄膜晶体管121a和p沟道薄膜晶体管121b、导电膜119等(图9A至9D)。n沟道薄膜晶体管121a和p沟道薄膜晶体管使用半导体膜103作为沟道区。
然后，形成绝缘膜605以覆盖导电膜119(图9C)。
在绝缘膜605上方形成用作天线的导电膜606，并形成绝缘膜607作为保护膜以覆盖导电膜606(图9D)。提供用作天线的导电膜606，以与导电膜119电性连接。在此，具有薄膜集成电路的层和具有用作天线的导电膜的层的叠层结构称作元件组621。
元件组621与衬底620分离。在此，通过选择性地移除绝缘膜102、半导体膜103、栅绝缘膜104和绝缘膜117、118、605和607来形成开口部分609，通过穿过开口部分609引进蚀刻剂来移除分离层604(图10A)。开口部分609形成于多个半导体器件600中(图8A)。此外，开口部分609可形成于半导体器件除了形成了薄膜晶体管的区域之外的区域中。此外，可移除整个分离层604，或选择性移除分离层604以留下一部分而不移除全部。通过留下一部分分离层604，甚至在通过蚀刻剂移除分离层604之后，可将元件组621保留在衬底620上方，且在稍后步骤中的处理变得简单且容易。
具有粘着特性的第一片材310结合于绝缘膜607，且从衬底620移除元件组621(图10B)。当从衬底620移除元件组621时，可进行剥离而不需使用蚀刻剂。例如，通过由激光照射选择性地移除绝缘膜102、半导体膜103、栅绝缘膜114、绝缘膜117、118、605和607来形成开口部分609。之后，将第一片材610结合至绝缘膜607并从衬底620物理地移除元件组621。
用具有柔性特性的膜来密封移除的元件组。在此，用第二片材611和第三片材612来密封元件组621(图10C)。密封的具体实例在图11A中示出。在自其从衬底620分离元件组621的侧面上的元件组621的表面被结合到第二片材611，并分离第一片材610。并由此，在自其从第一片材610分离元件组621的侧面上的元件组621的表面被结合到第三片材612。此时，可随后通过使用用于进行加热处理和增压处理中的一个或两个处理的密封辊192、其上卷绕有第三片材612的供给辊191以及带式传送机190来顺序地形成由第二片材611和第三片材612密封的半导体器件。此时，通过切割第二片材611和第三片材612来完成半导体器件(图11B)。
以下具体地描述上述工艺的材料。
作为分离层604，可使用金属膜、金属膜和金属氧化膜的叠层结构等。作为金属膜，可使用选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pd)、锇(Os)或铱(Ir)的元素或者主要含有这些元素中一些的合金材料或化学化合物材料的单层结构或多层结构。此外，这种材料可通过已知方法(溅射方法或各种CVD方法如等离子体CVD方法)来形成。作为金属膜和金属氧化膜的叠层结构，在形成金属膜之后，进行在包括氧的气氛中的等离子体处理和在包括氧的气氛中的热处理，以在金属膜表面中提供金属膜的氧化物。例如，在通过溅射方法形成钨膜作为金属膜的情况下，对钨膜进行等离子体处理并在钨膜的表面中形成由氧化钨形成的金属氧化膜。此外，氧化钨表达为WOx，其中“x”为2至3，且存在“x”为2(WO2)的情况，“x”为2.5(W2O5)的情况，“x”为2.75(W4O11)的情况和“x”为3(WO3)的情况等。在氧化钨的形成中，不特别限制“x”的值，且根据蚀刻率等来确定将形成的氧化物。除了这种金属氧化物外，可使用金属氮化物或金属氮氧化物。在这种情况下，可在包括氮的气氛中或包括氮和氧的气氛中对上述金属膜进行等离子体处理或热处理。可在稠密且低电子温度的条件下进行等离子体处理。而且，作为另一方法，在形成这种金属膜之后，通过溅射方法在包括氧的气氛中形成绝缘膜203，由此在金属膜的表面中提供金属氧化物膜。而且，在形成金属膜之后，还可以使用金属作为靶在包括氧的气氛中对金属膜表面中的金属氧化膜进行溅射。在这种情况下，可以形成不同材料的金属膜和金属氧化膜。注意，这些方法可在包括氮的气氛中或包括氮和氧的气氛中通过溅射方法来实施，由此在金属膜上方形成金属氮化膜或金属氮氧化膜。
作为绝缘膜605和607，可使用含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜、含有碳例如DLC(类金刚石碳)、还有有机材料如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯或丙烯的膜的单层结构或多层结构。尤其，可通过旋涂方法、液滴泄放方法、印刷方法等形成有机材料如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯基苯酚、苯并环丁烯或丙烯、硅氧烷基材料等的材料。由此，可增强平面性或工艺时间的效率。可将相同材料或不同材料用于绝缘膜605和607。
作为导电膜606，导电材料包括金属如铜(Cu)、铝(Al)、银(Ag)、金(Au)、铬(Cr)、钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、镍(Ni)、金属化合物、碳(C)中的一种或多种。
注意，在上述实施模式中，说明了当多个半导体器件提供于衬底101上方时半导体膜103形成于整个区域中的情况；然而，本发明不限于这种情况，当多个半导体器件提供于衬底101上方时，半导体膜可形成于每个半导体器件中，如图8B中所示。具体地，在衬底101上方形成半导体膜之后，移除存在于半导体器件之间的半导体膜，同时保留其中提供了半导体器件的区域。在这种情况下，由于当提供开口部分609时不必将其移除，因此工艺变得简单而容易。此外，可使用具有实施模式2中示出的结构的薄膜晶体管来制造半导体器件。
参考附图描述能够无接触地传输和接收数据的半导体器件的应用实例。能够无接触地传输和接收数据的半导体器件通常称作RFID(射频标识)标签、ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签或无线芯片。
RFID 80具有无接触地传输和接收数据的功能，且包括电源电路81、时钟产生电路82、数据解调电路83、数据调制电路84、用于控制其它电路的控制电路85、存储电路86和天线87(图12A)。而且，RFID可包括多个存储电路，而不是一个存储电路。可使用在存储元件部分中使用上述实施模式中示出的有机化合物层的SRAM、快闪存储器、ROM、FeRAM、电路等。
通过电磁感应，将从读出器/记录器88发出的作为无线电波的信号调制成天线87中的交流电信号。通过使用交流电信号在电源电路81中产生电源电压，并通过使用电源线将该电源电压提供到每个电路。时钟产生电路82基于从天线87输入的交流电信号产生各种类型的时钟信号，并将各种类型的时钟信号提供给控制信号85。调制电路83解调交流电信号并将解调的交流电信号提供给控制电路85。在控制电路85中，根据输入信号进行各种类型的算术处理。在控制电路85中使用的程序、数据等存储在存储电路86中。
此外，存储电路86还用作算术处理中的工作区。由此，将数据从控制电路85传输到调制电路84，且根据数据，将负载调制从调制电路84加到天线87。因此，读出器/记录器88接收通过无线电波施加到天线87的负载调制，以使读出器/记录器可以读出数据。
此外，RFID可以是其中电源电压通过无线电波提供到每个电路而无需电源(电池)的类型，或是其中通过利用无线电波和电源(电池)将电源电压提供到每个电路的另一种类型。
可折叠的RFID可通过使用在上述实施模式中描述的这种结构来制造，且由此，这种RFID可粘附到具有弯曲表面的物品。
接下来，将描述柔性RFID的使用模式的实例。读出器/记录器320提供于包括显示部分321的便携式终端的侧表面上。RFID 323提供于产品322的侧表面上(图12B)。当将读出器/记录器323保持在包括在产品322中的RFID 323上方时，关于产品的信息如原料、产地、每个制造工艺中的测试结果、分配工艺的历史和货品说明显示于显示部分321上。此外，当通过带式传送装置传送货品326时，可通过利用读出器/记录器320和提供于货品326上的RFID 325进行货品326的检验(图12C)。以这种方式，通过利用系统的RFID，可容易地获得信息，由此实现高性能和高附加值。如在上述实施模式中描述的，即使当将RFID附于具有弯曲表面的物品上时，也可避免对包括在RFID中的薄膜晶体管等的损伤。可提供高度可靠的RFID。
除上面的描述外，具有柔性的RFID标签的应用范围很宽，以使其能应用于任一对象，从而无线地揭示其历史并将该历史用在生产、控制等中。例如，RFID标签可结合到票据、硬币、证券、证书、债券、封装容器、书、记录介质、个人物品、运载工具、食物、服装、健康保健方面、生活用品、医疗和电子装置中。参考图13A至13H来描述这些对象的实例。
票据和硬币包括市场中的货币并包括在特定领域如钱币(收款收据)的货币中的纸币、纪念币等。证券包括支票、证书、期票等(见图13A)。证书包括驾照、居住卡等(见图13B)。债券包括邮票、粮票、各种礼票等(见图13C)。封装容器包括用于包装盒饭等的纸、塑料瓶等(见图13D)。书包括文件等(见图13E)。记录介质包括DVD软件、录像带等(图13F)。运载工具包括有轮车辆如自行车、船等(见图13G)。个人物品包括包、眼镜等(见图13H)。食物包括食物、饮料等。服装包括衣服、鞋子等。医疗保健方面包括医疗器械、健康仪器等。生活用品包括家具、灯具等。医疗包括药品、农药等。电子装置包括液晶显示装置、EL显示装置、电视机(电视接收器、薄的电视接收器)、移动电话等。
当将RFID标签结合到票据、硬币、证券、证书、债券等中时，可防止将其忘记。当RFID标签结合到封装容器、书、记录介质、个人物品、食物、生活用品、电子装置等中时，可更有效地实施检验系统、租用系统等。当将RFID标签结合到运载工具、健康保健方面、医疗等中时，可防止将其忘记或被偷，并防止以错误的方式消耗药品。RFID标签可附于产品的表面上或结合到产品中。例如，RFID标签可结合到书的纸中、或封装的有机树脂中。通过使用具有上述实施模式中描述的结构的柔性RFID标签，即使当将RFID标签安装到纸等上时，也可以防止对包括在RFID标签中的元件的损坏等。
以这种方式，当将RFID结合到封装容器、记录介质、个人物品、食物、服装、生活用品、电子装置等中时，可更有效地实施检验系统、租用系统等。RFID标签也可防止运输工具被伪造或偷盗。此外，当RFID标签植入到生物体如动物中时，可容易地识别该生物。例如，当将RFID标签植入到生物如家畜的动物体内，不只可以容易地控制其出生年份、性别、繁殖等，还能控制其当前的体温。
注意，该实施模式可自由地与上述实施模式1和2组合。
(实施模式4)
在该实施模式中，参考附图描述与上述实施模式不同的本发明的半导体器件的结构。具体地，描述了具有像素部分的半导体器件的实例。
如图14A中所示，该实施模式中示出的半导体器件包括在衬底401上方的扫描线驱动电路402、信号线驱动电路403、像素部分404等。此外，提供相对衬底406以与衬底401夹住像素部分404。使用具有上述实施模式中描述的结构的薄膜晶体管，将扫描线驱动电路402、信号线驱动电路403和像素部分404形成于衬底401上方。衬底和相对衬底406通过密封材料405彼此结合。此外，扫描线驱动电路402和信号线驱动电路403接收来自为外部输入端子的FPC 407的视频信号、时钟信号、起始信号、复位信号等。
接下来，参考图14B描述像素部分404的实例。
图14B示出了提供于像素部分404中的多个像素中一个的一个像素409的顶视图。像素409具有用作信号线的布线411、用作电源线的布线412和在与布线411和412几乎竖直的方向上延伸的扫描线的布线413。此外，显示区408形成于像素409中，以便用布线411、412和413包围，并具有驱动显示区408的薄膜晶体管415和薄膜晶体管416。在此，为了方便，将薄膜晶体管415称为开关TFT 415，且将薄膜晶体管416称作电流控制TFT 416。
图14B示出了将开关TFT 415提供为n沟道薄膜晶体管且将电流控制TFT 416提供为p沟道薄膜晶体管的情况。提供在像素409中的开关TFT 415和电流控制TFT 416共用连续地提供作为沟道区的半导体膜417。换句话说，在此，提供在像素部分404的多个像素中的薄膜晶体管共用半导体膜417作为沟道区。n沟道晶体管和p沟道晶体管具有实施模式1的图1A至1C中示出的结构。注意，图14B示出了其中半导体膜417提供于像素409的整个区域中的实例；然而，在开关TFT415和电流控制TFT 416中，半导体膜可被移除并提供为岛状，如实施模式2的图5A至6B中所示。
图14A和14B中示出的半导体器件的截面结构的实例在图15A和15B中示出。
构成驱动电路部分和像素部分的薄膜晶体管形成于衬底401上方，如图15A中所示。在驱动电路部分中，形成了其中组合了具有上面实施模式中示出的结构的n沟道薄膜晶体管和p沟道薄膜晶体管的CMOS电路。形成驱动电路的薄膜晶体管可形成有公知的PMOS电路或NMOS电路。
在像素409中，提供了具有上面实施模式中示出的结构的开关TFT415和电流控制TFT 416。此外，包括连接到电流控制TFT 416的源或漏极的第一电极424、提供以覆盖第一电极端部的绝缘膜423、提供于第一电极上方的发光层425和提供于发光层425上方的第二电极426。注意，发光元件427提供有第一电极424、发光层425和第二电极426的叠层结构。
作为绝缘膜423，使用正型光敏丙烯酸树脂膜。为了提高覆盖率，形成绝缘膜423，以便在其上端或下端具有弯曲。例如，在使用正型光敏丙烯酸用于绝缘膜423的情况下，只有绝缘膜423的上端部优选具有有曲率半径(0.2至0.3μm)的弯曲表面。绝缘膜423可形成有通过光照射不能溶解于蚀刻剂的负型或通过光照射能溶解于蚀刻剂的正型。
第一电极424和第二电极426一个用作阳极、另一个用作阴极。在用作阳极的情况下，优选使用具有高功函数的材料。例如，不仅可使用单层膜如ITO膜、含有硅的氧化锡铟膜、含有2至20wt％的氧化锌的氧化铟膜、氮化钛膜、铬膜、钨膜、Zn膜或Pt膜，而且可使用氮化钛膜和含有铝作为其主要成分的膜的叠层、氮化钛膜、含有铝作为其主要成分的膜和氮化钛膜等的三层结构。注意，当使用叠层结构时，布线的电阻变低，可获得良好的欧姆接触，而且，该叠层结构可用作阳极。在用作阴极的情况下，优选使用具有低功函数的材料(Al、Ag、Li、Ca或其合金如MgAg、MgIn、AlLi、CaF2或Ca3N2)。注意，在将电极用作阴极以具有透光特性的情况下，优选将其厚度变薄的金属薄膜和透明导电膜的叠层用作电极。作为透明导电膜，例如，可使用ITO、含有2至20wt％的氧化锌的氧化铟、含有硅的氧化铟锡、氧化锌(ZnO)等。
作为发光层425，可通过公知方法如使用蒸发掩模的蒸发方法、喷墨方法或旋涂方法来形成如低分子材料、中分子材料(包括低聚物和树突三聚体(dendrimer))或高分子材料的单层或叠层结构。
优选将环氧树脂用作密封材料405。这种材料为尽可能不透过湿气或氧的材料。
作为相对衬底406，可使用由FRP(玻璃纤维增强塑料)、PVF(聚氟乙烯)、聚酯薄膜、聚酯、丙烯酸等制成的塑料衬底以及玻璃衬底或石英衬底。
图15A中示出的半导体器件具有其中光发射到相反衬底406侧(顶发射)的结构，这是由于半导体膜形成于像素409的整个区域中。因此，第二电极426用透光材料形成。
同时，通过在像素409中形成岛状的半导体膜，光可发射到衬底401侧，如实施模式2中所示。在这种情况下，第一电极414用透光材料形成。此外，在图15B中示出的半导体器件中，光可发射到相反衬底406侧(顶发射)以及衬底401侧和相反衬底406侧(双发射)。
接下来，可给出摄影机、数码相机、护目镜型显示器(头戴显示器)、导航系统、音频再现装置(汽车音响装置、音频部件装置等)、笔记本式个人计算机、游戏机、便携式信息终端(可移动计算机、便携式电话、便携式游戏机、电子书等)、提供有记录介质的图像再现装置(具体地，重现记录介质如DVD：数字通用光盘并具有能够显示再现图像的显示器的装置)等作为具有像素部分的半导体器件的使用类型。以下参考附图说明这些半导体器件的具体实例。
图16A示出了包括机壳2001、支架2005、显示部分2003、扬声器单元2004、视频输入端子2005等的电视接收机。电视接收机可通过将上面的实施模式中的任一种中描述的结构应用于显示部分2003和提供于驱动电路等中的薄膜晶体管来制造。
图16B示出了包括主体2101、显示部分2102、图像接收部分2103、操作键2104、外部连接端口2105、快门2106等的数码相机。数码相机可通过将上面实施模式中的任一种中描述的结构应用于显示区2102和提供于驱动电路等中的薄膜晶体管来制造。
图16C示出了包括主体2201、机壳2202、显示区2203、键盘2204、外部连接端口2205、指示鼠标2206等的计算机。该计算机可通过将上面实施模式中任一种中描述的结构应用于显示区2203和提供于驱动电路等中的薄膜来制造。
图16D示出了包括主体2301、显示部分2302、开关2303、操作键2304、红外端口2305等的可移动计算机。通过使用显示部分2302可显示活动图像或静态图像。可移动计算机可通过将在上面实施模式中任一种中描述的结构应用于显示部分2302和提供于显示电路等中的薄膜晶体管来制造。
图16E示出了安装有记录介质(如DVD再现器件)的可移动图像再现装置，包括主体2401、机壳2402、显示部分A 2403、显示部分B2404、记录介质(DVD等)读出器部分2405、操作键2406、扬声器单元2407等。显示部分A 2403主要显示图像信息，而显示部分B 2404主要显示文本信息。该图像再现装置可通过将上面实施模式中任一种中描述的结构应用于显示部分A 2403和显示部分B 2404以及提供于驱动电路等中的薄膜晶体管来制造。安装有记录介质的该图像再现装置包括游戏机等。
图16F示出了电子书，其包括主体2501、显示部分2502、操作键2503等。此外，调制解调器可结合到主体2501中。显示部分2502可显示活动图像以及静态图像如字符。电子书可通过将上面实施模式中任一种中描述的结构应用于显示部分2502和提供于驱动电路等中的薄膜晶体管中来制造。
图16G示出了摄像机，包括主体2601、显示部分2602、机壳2603、外部连接端口2604、遥控器接收部分2605、图像接收部分2606、电池2607、音频输入部分2608、操作键2609、目镜部分2601等。摄像机可通过将上面实施模式中任一种中描述的结构应用于显示部分2602和提供于驱动电路等中的薄膜晶体管来制造。
图16H示出了蜂窝电话，包括主体2701、机壳2702、显示区2703、音频输入部分2704、音频输出部分2705、操作键2706、外部连接端口2707、天线2708等。蜂窝电话可通过将上面实施模式中任一种中描述的结构应用于显示部分2703和提供于驱动电路等中的薄膜晶体管来制造。
如这样所描述的，本发明的半导体器件可应用于宽范围，并能应用于所有领域中的电子器件。该实施模式可以与上面实施模式1至3自由地组合。
(实施模式5)
在该实施模式中，参考附图描述与上面实施模式的那些不同的本发明的半导体器件的结构。具体地，描述了具有存储元件的半导体器件的实例。
该实施模式的半导体器件的实例在图20中示出。图20中示出的半导体器件由存储部分形成，该存储部分包括存储元件和控制存储部分等的逻辑部分。在此，将描述其中n沟道薄膜晶体管121a和p沟道薄膜晶体管121b形成于逻辑部分中、且存储元件221形成于存储部分中的实例。
逻辑部分中的n沟道薄膜晶体管121a具有用作源或漏区的n型高浓度杂质区106和用作LDD区的n型低浓度杂质区105。此外，n型低浓度杂质区105形成于提供在侧壁下方的半导体膜103中。同时，p沟道薄膜晶体管121b具有用作源或漏区的p型高浓度杂质区112。此外，n沟道薄膜晶体管121a和p沟道薄膜晶体管121b共用连续提供的半导体膜103作为沟道区，叠层绝缘膜214和绝缘膜215且将其提供于沟道区上方。绝缘膜214和绝缘层215用作栅绝缘膜。
存储部分中的存储元件221具有用作源或漏区的n型高浓度杂质区106和用作LDD区的n型低浓度杂质区105。此外，n型低浓度杂质区105提供于提供在侧壁下方的半导体膜103中。多个存储元件221共用连续形成的半导体膜作为沟道区。绝缘膜214和元件216以及绝缘膜215叠置在每个沟道区上方。通过在形成于绝缘膜214和绝缘膜215之间的元件216中聚集电荷，存储部分用作存储元件。在存储部分中，存在将绝缘膜214称作隧道氧化膜、将元件216称作浮置栅以及将绝缘膜215称作控制氧化膜的情况。
作为绝缘膜214，可使用含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜的单层结构或多层结构。
导电膜、半导体膜、分散的导电颗粒或半导体颗粒(以下，称作分散颗粒)、和在介电常数等方面与绝缘膜214和绝缘膜215不同的绝缘膜可用作元件216。作为导电膜和导电颗粒的材料，可使用金(Au)、银(Ag)、铜(Cu)、钯(Pd)、铂(Pt)、钴(Co)、钨(W)、镍(Ni)等。作为半导体膜和半导体颗粒的材料，可使用硅(Si)、锗(Ge)、硅锗合金等。作为在介电常数等方面与绝缘膜214和绝缘膜215不同的绝缘膜，例如，当将氧化硅(SiOx)、氮氧化硅(SiOxNy)(x＞y)用作绝缘膜214和绝缘膜215时，氮化硅(SiNx)或氧氮化硅(SiNxOy)(x＞y)可用作元件216。
作为绝缘膜215，可使用含有氮或氧如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)(x＞y)、氧氮化硅(SiNxOy)(x＞y)的绝缘膜的单层结构或多层结构。需要绝缘膜215以保持元件216与存储元件221中的栅极122相绝缘。因此，优选形成绝缘膜215以具有不允许元件216和栅极122之间的漏电流增加的厚度。优选形成该绝缘膜215具有1至100nm的厚度，更优选地为10至70nm，进一步更优选地为10至30nm。
在该实施模式中，薄膜晶体管的结构可以不仅是图20中示出的结构，而可以是上述的任一结构。此外，存储元件的结构可具有在与薄膜晶体管共用部分中的上面描述的任一结构。
接下来，参考附图描述上面描述的半导体器件的制造方法的实例。在此，以下描述图20中存储部分的制造方法。
首先，在衬底101上方形成半导体膜103，其间具有绝缘膜102(图21A)。注意，通过使用上述的方法来结晶化半导体103。
接下来，在半导体膜103上方形成绝缘膜214(图21B)。作为绝缘膜214的制造方法，通过使用GRTA(气体快速热退火)、LRTA(灯快速退火)和氧气氛等中的高密等离子体处理氧化半导体膜103的表面以形成氧化膜，因此，形成了氧化膜，即具有一薄厚度的绝缘膜。可选地，可使用PVD(物理气相沉积)、CVD(化学气相沉积)、旋涂等。优选形成绝缘膜214具有1至100nm的厚度，更优选为1至10nm，进一步更优选为2至5nm的厚度。绝缘膜214用作存储部分的存储元件221中的隧道氧化膜。因此，随着绝缘膜214的厚度越来越薄，电荷以较低的电压聚集在元件216中。由此，可降低之后形成的半导体器件的功耗。当与半导体膜103相接触地形成氧化硅时，优选在绝缘膜214和半导体膜区之间的界面态变低。在此，通过叠层氧化硅膜和氮化硅膜来形成绝缘膜214。
然后，在半导体膜103上方形成元件216(图21C)。在此，在半导体膜103上方通过LPCVD(低压化学气相沉积)来形成硅颗粒作为元件216。
形成绝缘膜217以覆盖元件216，并且在绝缘膜217上方形成导电膜218后，选择性地形成用作掩模的抗蚀剂219(图21D)。需要绝缘膜217以保持元件216和存储元件221中的栅极之间的绝缘。因此，优选形成绝缘膜217以具有不允许元件216和导电膜218之间的漏电流增加的厚度。优选形成绝缘膜217具有1至100nm的厚度，更优选为10至70nm，进一步更优选10至30nm。可通过公知方法如溅射、气相淀积、CVD等来形成导电膜218。导电膜218可使用选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铬(Cr)和铌(Nb)中的元素或含有这种元素作为主要成分的合金材料或化合物材料形成。或者，导电膜218可用掺杂有杂质元素的半导体膜形成。
使用抗蚀剂219作为掩模选择性地移除导电膜218、绝缘膜217和元件216，以形成绝缘膜215和栅极212(图21E)。在此，尽管示出了其中选择性地移除导电膜218、绝缘膜217和元件216的实例，但是可以只选择性地移除导电膜218，而不移除绝缘膜217和元件216。
接下来，存储元件可通过使用上述方法形成绝缘膜117和118以及导电膜119等来制造存储元件(图21F)。
图21A至21F中示出的存储元件可通过在元件216中注入和聚集电荷来存储数据。有两种方法将电子注入到元件216中。一种是使用热电子的方法，另一种是使用F-N型隧道电流的方法。当使用热电子时，将正电压施加到栅极122上。在该状态下，当将高电压施加到漏且产生热电子时，可越过第一势垒的热电子被注入到元件216中。当使用F-N型隧道电流时，不必赋予电子越过第一势垒的能量。通过量子隧穿将电子注入到元件216中。
虽然电子保持在元件216中，但是晶体管的阈值压移向正向。该状态是其中写入数据“0”的状态。当将其中晶体管导通的栅电压施加到其中电子电荷没有保持在元件216中的状态下时，通过由读出电路检测其中晶体管没有导通的状态可进行数据“0”的检测。
如上所述，可提供存储元件，以通过由使用连续提供的半导体膜形成存储元件使得不出现沟道区半导体膜处的台阶。因此，可防止在存储元件的沟道区中的绝缘膜的断开等，且可通过抑制半导体膜和栅极之间的短路和漏电流的产生来提高存储元件中的电荷保持特性。
注意，该实施模式可与实施模式1至4自由组合。
该申请基于2005年5月26日在日本专利局提交的日本专利申请序列号No.2005-153834，在此引入其全部内容以供参考。

Claims (15)

1.一种半导体器件，包括：
在衬底上方的第一薄膜晶体管和第二薄膜晶体管，
其中所述第一薄膜晶体管包括：
第一源区和第一漏区，在衬底上方的半导体膜中；
第一沟道区，在所述半导体膜中的所述第一源区和所述第一漏区之间；
在所述半导体膜上方的绝缘膜；和
第一导电膜，在所述第一沟道区上方，其中所述绝缘膜在所述第一导电膜与所述第一沟道区之间，
其中所述第二薄膜晶体管包括：
在所述半导体膜中的第二源区和第二漏区；
第二沟道区，在所述半导体膜中的所述第二源区和所述第二漏区之间；
所述绝缘膜，在所述半导体膜上方；和
第二导电膜，在所述第二沟道区上方，其中所述绝缘膜在所述第二导电膜与所述第二沟道区之间，以及
其中所述半导体膜还包括：
第一区，与所述第一沟道区相邻；
第二区，包括第一杂质元素并包围所述第一源区和所述第一漏区；
第三区，包括第二杂质元素并包围所述第二源区和所述第二漏区。
2.一种半导体器件，包括：
在衬底上方的第一薄膜晶体管和第二薄膜晶体管，
其中所述第一薄膜晶体管包括：
第一源区和第一漏区，在衬底上方的半导体膜中；
第一沟道区，在所述半导体膜中的所述第一源区和所述第一漏区之间；
第一绝缘膜，在所述半导体膜上方；
第一导电膜，在所述第一沟道区上方，其中所述第一绝缘膜在所述第一导电膜与所述第一沟道区之间；
第二绝缘膜，在所述第一导电膜的一侧上；和
第三绝缘膜，在所述第一导电膜的另一侧上，
其中所述第二薄膜晶体管包括：
在所述半导体膜中的第二源区和第二漏区；
第二沟道区，在所述半导体膜中的所述第二源区和所述第二漏区之间；
所述第一绝缘膜，在所述半导体膜上方；
第二导电膜，在所述第二沟道区上方，其中所述第一绝缘膜在所述第二导电膜与所述第二沟道区之间；
第四绝缘膜，在所述第二导电膜的一侧上；和
第五绝缘膜，在所述第二导电膜的另一侧上，以及
其中所述半导体膜还包括：
第一区，与所述第二绝缘膜和所述第三绝缘膜重叠并与所述第一沟道区相邻；
第二区，包括第一杂质元素并包围所述第一源区和所述第一漏区；
第三区，包括第二杂质元素并包围所述第二源区和所述第二漏区。
3.根据权利要求1或2的半导体器件，其中所述第一薄膜晶体管是n沟道薄膜晶体管，且所述第二区和所述第三区具有p型导电性。
4.根据权利要求1或2的半导体器件，其中所述第二薄膜晶体管是p沟道薄膜晶体管，且所述第二区及所述第三区具有n型导电性。
5.一种半导体器件，包括：
在衬底上方的第一薄膜晶体管和第二薄膜晶体管，
其中第一薄膜晶体管包括：
第一源区和第一漏区，在衬底上方的半导体膜中；
第一沟道区，在所述半导体膜中的所述第一源区和所述第一漏区之间；
绝缘膜，在所述半导体膜上方；和
第一导电膜，在所述第一沟道区上方，其中所述绝缘膜在所述第一导电膜与所述第一沟道区之间，
其中所述第二薄膜晶体管包括：
在所述半导体膜中的第二源区和第二漏区；
第二沟道区，在所述半导体膜中的所述第二源区和所述第二漏区之间；
所述绝缘膜，在所述半导体膜上方；和
第二导电膜，在所述第二沟道区上方，其中所述绝缘膜在所述第二导电膜与所述第二沟道区之间，且
其中所述半导体膜还包括：
第一区，与所述第一沟道区相邻；
第二区，包括第一杂质元素并包围所述第一源区和所述第一漏区；
第三区，包括第二杂质元素并包围所述第二源区和所述第二漏区；
第四区，包围所述第一区和所述第二区；和
第五区，包围所述第三区。
6.一种半导体器件，包括：
在衬底上方的第一薄膜晶体管和第二薄膜晶体管，
其中所述第一薄膜晶体管包括：
第一源区和第一漏区，在衬底上方的半导体膜中；
第一沟道区，在所述半导体膜中的所述第一源区和所述第一漏区之间；
第一绝缘膜，在所述半导体膜上方；
第一导电膜，在所述第一沟道区上方，其中所述第一绝缘膜在所述第一导电膜与所述第一沟道区之间；
第二绝缘膜，在所述第一导电膜的一侧上；和
第三绝缘膜，在所述第一导电膜的另一侧上，
其中所述第二薄膜晶体管包括：
在所述半导体膜中的第二源区和第二漏区；
第二沟道区，在所述半导体膜中的所述第二源区和所述第二漏区之间；
所述第一绝缘膜，在所述半导体膜上方；
第二导电膜，在所述第二沟道区上方，其中所述第一绝缘膜在所述第二导电膜与所述第二沟道区之间；
第四绝缘膜，在所述第二导电膜的一侧上；和
第五绝缘膜，在所述第二导电膜的另一侧上，以及
其中所述半导体膜还包括：
第一区，与所述第二绝缘膜和所述第三绝缘膜重叠并与所述第一沟道区相邻；
第二区，包括第一杂质元素并包围所述第一源区和所述第一漏区；
第三区，包括第二杂质元素并包围所述第二源区和所述第二漏区；
第四区，包括第三杂质元素并包围所述第一区和所述第二区；和
第五区，包括第四杂质元素并包围所述第三区。
7.根据权利要求5和6中任一项的半导体器件，其中加入到所述第二区中的所述第一杂质元素和第三区中的所述第二杂质元素的浓度低于加入到所述第四区或所述第五区中的第四杂质元素的浓度。
8.根据权利要求5和6中任一项的半导体器件，其中所述第一薄膜晶体管是n沟道薄膜晶体管，所述第二区和所述第三区具有n型导电性且第四区具有p型导电性。
9.根据权利要求5和6中任一的半导体器件，其中第二薄膜晶体管是p沟道薄膜晶体管，第二区和区具有n型导电性且区具有n型导电性。
10.根据权利要求1、2、5和6中任一项的半导体器件，其中所述第一杂质元素与所述第二杂质元素相同。
11.一种半导体器件，包括：
在衬底上方的薄膜晶体管；
其中所述薄膜晶体管包括：
源区和漏区，在衬底上方的半导体膜中；
沟道区，在所述半导体膜中的所述源区和所述漏区之间；
绝缘膜，在所述半导体膜上方；和
导电膜，在所述沟道区上方，其中所述绝缘膜在所述导电膜与所述沟道区之间，
其中所述半导体膜还包括：
第一区，与所述沟道区相邻；和
第二区，包括第一杂质元素并包围所述源区和所述漏区。
12.根据权利要求11的半导体器件，其中所述半导体膜还包括包含第二杂质元素并包围所述第一区和所述第二区的第三区。
13.一种半导体器件的制造方法，包括：
在衬底上方形成半导体膜；
在所述半导体膜上方形成栅绝缘膜；
在所述半导体膜上方选择性地形成栅极，其中所述栅绝缘膜在所述栅极与所述半导体膜之间；
选择性地形成第一抗蚀剂，以覆盖所述栅极的一部分和所述半导体膜的一部分，然后通过使用所述第一抗蚀剂作为第一掩模将第一杂质元素选择性地加入到所述半导体膜中在所述半导体膜中选择性地形成第一杂质区，其中所述第一杂质区与所述半导体膜中直接位于所述第一抗蚀剂下方的部分直接物理接触；
移除所述第一掩模；
通过使用所述栅极作为第二掩模将第二杂质元素选择性地加入到所述半导体膜中在所述半导体膜中选择性地形成第二杂质区；
与所述栅极的侧面相邻地形成侧壁；
形成第二抗蚀剂，以覆盖所述栅极的一部分和所述半导体膜的一部分，并且
通过使用所述第二抗蚀剂作为第三掩模将第三杂质元素选择性地加入到所述半导体膜中选择性地形成第三杂质区；
在所述栅极和所述栅绝缘膜上方形成绝缘膜；和
在所述绝缘膜上方形成导电膜，
其中所述导电膜与所述半导体膜电连接。
14.根据权利要求13的半导体器件的制造方法，其中p型导电性的杂质元素用作所述第一杂质元素，且n型导电性的杂质元素用作所述第二杂质元素和所述第三杂质元素。
15.根据权利要求13的半导体器件的制造方法，其中所述第二杂质元素的浓度低于所述第三杂质元素的浓度。
CN2006100878134A 2005-05-26 2006-05-26 半导体器件及其制造方法 Expired - Fee Related CN1870276B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-153834 2005-05-26
JP2005153834 2005-05-26
JP2005153834 2005-05-26

Publications (2)

Publication Number Publication Date
CN1870276A CN1870276A (zh) 2006-11-29
CN1870276B true CN1870276B (zh) 2011-05-04

Family

ID=37443874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100878134A Expired - Fee Related CN1870276B (zh) 2005-05-26 2006-05-26 半导体器件及其制造方法

Country Status (3)

Country Link
US (3) US7829394B2 (zh)
KR (1) KR101239413B1 (zh)
CN (1) CN1870276B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP2008252068A (ja) * 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8012877B2 (en) * 2008-11-19 2011-09-06 Texas Instruments Incorporated Backside nitride removal to reduce streak defects
US8841675B2 (en) * 2011-09-23 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Minute transistor
CN107393934B (zh) 2017-08-14 2020-02-21 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN108288652B (zh) * 2018-03-07 2020-12-01 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示面板
CN111785739B (zh) * 2020-07-16 2022-10-28 昆山国显光电有限公司 互补薄膜晶体管及其制作方法、显示面板

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPS5831570A (ja) 1981-08-20 1983-02-24 Toshiba Corp 半導体装置
JPH0434980A (ja) 1990-05-30 1992-02-05 Mitsubishi Electric Corp 半導体装置
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3452981B2 (ja) 1994-04-29 2003-10-06 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
TW556263B (en) 1996-07-11 2003-10-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3949193B2 (ja) 1996-08-13 2007-07-25 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3841897B2 (ja) 1996-10-30 2006-11-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3525316B2 (ja) * 1996-11-12 2004-05-10 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6020222A (en) 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
JPH11214696A (ja) 1998-01-23 1999-08-06 Toshiba Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP3791209B2 (ja) 1998-10-01 2006-06-28 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法、並びに液晶装置
US6512271B1 (en) 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6399988B1 (en) 1999-03-26 2002-06-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having lightly doped regions
EP2256808A2 (en) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method therof
US6583471B1 (en) 1999-06-02 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having first and second insulating films
JP4307635B2 (ja) 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3573056B2 (ja) 1999-07-16 2004-10-06 セイコーエプソン株式会社 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器
JP3538084B2 (ja) 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
TW515104B (en) * 2000-11-06 2002-12-21 Semiconductor Energy Lab Electro-optical device and method of manufacturing the same
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4381745B2 (ja) 2002-08-09 2009-12-09 パナソニック株式会社 半導体装置の製造方法
US6867462B2 (en) 2002-08-09 2005-03-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device using an SOI substrate and having a trench isolation and method for fabricating the same
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005064123A (ja) 2003-08-08 2005-03-10 Sharp Corp 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
US8809862B2 (en) 2014-08-19
CN1870276A (zh) 2006-11-29
US20110031561A1 (en) 2011-02-10
US20060267099A1 (en) 2006-11-30
US7829394B2 (en) 2010-11-09
US9373723B2 (en) 2016-06-21
KR101239413B1 (ko) 2013-03-05
KR20060122708A (ko) 2006-11-30
US20140327092A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
US8716834B2 (en) Semiconductor device including antenna
CN101111938B (zh) 半导体器件和制造它的方法
JP4942998B2 (ja) 半導体装置及び半導体装置の作製方法
CN1870276B (zh) 半导体器件及其制造方法
KR101219750B1 (ko) 반도체장치 및 그의 제작방법
JP5252947B2 (ja) 半導体装置の作製方法
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
JP5322408B2 (ja) 半導体装置及びその作製方法
JP2007013943A (ja) 半導体装置
JP5492313B2 (ja) 半導体装置
JP5100012B2 (ja) 半導体装置及びその作製方法
JP4954540B2 (ja) 半導体装置
JP5063097B2 (ja) 半導体装置およびその作製方法
JP5100034B2 (ja) 半導体装置及びその作製方法
JP5027470B2 (ja) 記憶装置
JP5352046B2 (ja) 半導体装置の作製方法
JP2007273968A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20180526