JP2007013943A - 半導体装置 - Google Patents

Abstract

【課題】商品に非接触でデータのやりとりが可能である半導体装置を搭載した場合であっても、消費者や携帯者のプライバシーを保護し、利用に応じて通信距離を制御可能な半導体装置を提供する。
【解決手段】基板上に設けられた複数のトランジスタを有する素子群４０２と、素子群の上方に、アンテナとして機能する第１の導電膜４０３と前記第１の導電膜を囲んで配置された第２の導電膜４０４とを有し、第１の導電膜は、コイル状に設けられ且つ第１の導電膜の両端部がそれぞれ複数のトランジスタと接続し、第２の導電膜は、第１の端部４０５aと第２の端部４０５bを有し且つ第１の端部と第２の端部が接続されずに配置され、第１の端部および第２の端部を覆うように設けられた絶縁膜と当該絶縁膜上に設けられた第３の導電膜とを設ける。
【選択図】図１

Description

本発明は、非接触でデータの送受信が可能である半導体装置に関し、特に当該半導体装置の通信距離を変化させることが可能となる半導体装置に関する。

近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。

現在実用化されているＲＦＩＤ等の半導体装置の多くは、トランジスタ等から構成される回路を有する素子群（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとして機能する導電膜とを有している。これらの半導体装置は、電磁波によってアンテナを介してリーダ／ライタ間とデータのやりとりを行うことができる。

しかしながら、これらの半導体装置（ＲＦＩＤとも記す）を商品に搭載した場合に、消費者のプライバシーが侵害される恐れも指摘されている（例えば、非特許文献１）。例えば、商品にＲＦＩＤが埋め込まれている場合、購入後にその商品を携帯している消費者の位置が追跡される可能性がある。また、ブランド品等の高級品にＲＦＩＤが埋め込まれている場合には、当該ＲＦＩＤの情報を盗み見ることにより、一種の購買力の識別に用いられる可能性もある。さらには、第三者によって当該ＲＦＩＤの情報が書き換えられる（偽造）される恐れもある。このように、商品にＲＦＩＤを搭載した場合、通信距離が長ければ長いほど流通過程における管理や監視には便利であるが、特定の個人に商品が渡った場合等には、通信距離が長ければ長いほど購入した商品の内容を第三者把握されたり、偽造されたりする恐れがある。

このような問題点への対策として、商品自体にはＲＦＩＤを埋め込まず、購入後に取り外せるように値札や包装紙等にＲＦＩＤを取り付ける等の対策が考えられる。しかし、タグを簡単に取り外すことができる場合には偽造や盗難等に対するセキュリティーの低下が懸念される。また、購入後に商品に埋め込まれているＲＦＩＤを破壊することにより外部からデータを読み取られないようにする等の対策も考えられるが、商品を破棄する際には有効となるが、商品購入後に、消費者や生産者がＲＦＩＤに含まれている商品の情報を活用することができなくなり、例えば、商品の修理やメンテナンスに有用な情報も失われることになる。
土屋大洋、オブジェクトのプライバシー、［ｏｎｌｉｎｅ］、２００４／７、インターネット〈ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｆｒｉ．ｆｕｊｉｔｓｕ．ｃｏｍ／ｏｐｅｎ＿ｋｎｌｇ／ｒｅｖｉｅｗ／ｒｅｖ０８３／ｒｅｖｉｅｗ０１．ｈｔｍｌ〉

本発明は、商品に非接触でデータのやりとりが可能である半導体装置を搭載した場合であっても、当該商品の所有者のプライバシーを保護し、利用に応じて通信距離を制御可能な半導体装置を提供することを目的とする。

上記目的を達成するために本発明は以下の手段を講じる。

本発明の半導体装置は、基板上に設けられた複数のトランジスタを有する素子群と、素子群の上方に設けられたアンテナとして機能する第１の導電膜と第１の導電膜を囲んで配置された第２の導電膜とを有し、第１の導電膜は、コイル状に設けられ、第２の導電膜は、第１の端部と第２の端部を有し且つ第１の端部および第２の端部がスイッチング手段を介して環状に設けられていることを特徴としている。なお、本明細書でいう環状とは、導電膜の第１の端部と第２の端部とが直接接続されている状態はもちろん、導電膜の第１の端部と第２の端部が電気的に接続可能なもの（接続のオン／オフの制御が可能なものを含む）を介して接続されている状態をいう。

また、本発明の半導体装置の他の構成として、基板上に設けられた複数のトランジスタを有する素子群と、素子群の上方に、アンテナとして機能する第１の導電膜と第１の端部および第２の端部を有し且つ第１の導電膜を囲んで配置された第２の導電膜と、第１の端部および第２の端部を覆うように絶縁膜を介して設けられた第３の導電膜とを有し、第１の導電膜は、コイル状に設けられ且つ第１の導電膜の両端部がそれぞれ複数のトランジスタと接続し、第２の導電膜は、第１の端部と第２の端部を有し且つ第１の端部と第２の端部が絶縁されて配置されていることを特徴としている。

また、本発明の半導体装置の他の構成として、基板上に設けられた複数のトランジスタを有する素子群と、素子群の上方に、アンテナとして機能する第１の導電膜と第１の端部および第２の端部を有し且つ第１の導電膜を囲んで配置された第２の導電膜と、第１の端部および第２の端部を覆うように絶縁膜を介して設けられた第３の導電膜とを有し、第１の導電膜は、コイル状に設けられ且つ第１の導電膜の両端部がそれぞれ複数のトランジスタと接続し、第１の端部と第２の端部のいずれか一方と第３の導電膜とが電気的に接続し、他方が絶縁されていることを特徴としている。

また、本発明の半導体装置の他の構成として、基板上に設けられた複数のトランジスタを有する素子群と、素子群の上方に、アンテナとして機能する第１の導電膜と第１の導電膜を囲んで配置された第２の導電膜とを有し、第１の導電膜は、コイル状に設けられ且つ第１の導電膜の両端部がそれぞれ複数の薄膜トランジスタと接続し、第２の導電膜は、環状に設けられていることを特徴としている。

本発明の半導体装置の他の構成としては、基板上に設けられた複数のトランジスタを有する素子群と、素子群の上方に設けられたアンテナとして機能する第１の導電膜と第１の導電膜を囲んで配置された第２の導電膜とを有し、第１の導電膜は、コイル状に設けられ、第２の導電膜は、第１の端部と第２の端部を有し且つ第１の端部および第２の端部がスイッチング手段を介して環状に設けられていることを特徴としている。

また、本発明の半導体装置の他の構成として、基板上に設けられた複数のトランジスタを有する素子群と、素子群の上方に設けられたアンテナとして機能する第１の導電膜と第１の導電膜を囲んで配置された第２の導電膜とを有し、第１の導電膜は、コイル状に設けられ、第２の導電膜は、第１の端部と第２の端部を有し且つ第１の端部および第２の端部が複数のトランジスタのいずれかのトランジスタを介して環状に設けられていることを特徴としている。

また、本発明の半導体装置の他の構成として、基板上に設けられた複数のトランジスタを有する素子群と、素子群の上方に設けられたアンテナとして機能する第１の導電膜と第１の導電膜を囲んで配置された複数の第２の導電膜とを有し、アンテナとして機能する第１の導電膜は、コイル状に設けられ、複数の第２の導電膜は各々、第１の端部と第２の端部を有し且つ第１の端部および第２の端部が前記複数のトランジスタのいずれかのトランジスタを介して環状に設けられていることを特徴としている。

また、本発明の半導体装置は、上記構成において、素子群に記憶部が設けられており、前記記憶部は、第１の方向に延びた複数のビット線と、第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子を備えたメモリセルと、複数の前記メモリセルからなるメモリセルアレイとを有し、記憶素子部は、ビット線を構成する導電膜とワード線を構成する導電膜との間に設けられた有機化合物層を有していることを特徴としている。

本発明の半導体装置は、通信距離の制御を行うことができるため、個人の利用に応じて半導体装置の通信距離を制御することによって、当該半導体装置が搭載された商品を購入した者のプライバシーを保護することが可能となる。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。

（実施の形態１）
本実施の形態では、本発明の半導体装置の一例について図面を参照して説明する。

本実施の形態で示す半導体装置は、少なくとも基板４０１上に設けられた素子群４０２と、当該素子群４０２の上方に設けられたアンテナとして機能する導電膜４０３と、当該導電膜４０３を囲むように配置されたダミーパターンとなる導電膜４０４とを有している（図１（Ａ））。また、アンテナとして機能する導電膜４０３は、コイル状に設けられ、当該導電膜４０３の両端部はそれぞれ素子群４０２に電気的に接続されている。また、導電膜４０４は、第１の端部４０５ａと第２の端部４０５ｂとを有しており、第１の端部４０５ａおよび第２の端部４０５ｂはそれぞれスイッチング手段４１０に接続し、スイッチング手段４１０を介して環状に設けられている（図１（Ｂ）、（Ｃ））。なお、本明細書でいう環状とは、導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂが直接接続されている状態はもちろん、第１の端部４０５ａと第２の端部４０５ｂが電気的に接続可能なもの（ここではスイッチング手段４１０）を介して接続されている状態をいう。

基板４０１は、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いることができる。また、Ｓｉ等の半導体基板を用いてもよい。他にも、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げが可能である半導体装置を作製することが可能となる。また、このような基板であれば、その面積や形状に大きな制限はないため、基板４０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。

素子群４０２は、少なくともトランジスタを含んでおり、当該トランジスタによって、ＣＰＵ、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。具体的に、素子群４０２を構成するトランジスタとしては、ガラスやプラスチック等からなる基板４０１上に薄膜トランジスタ（ＴＦＴ）を形成したり、基板４０１としてＳｉ等の半導体基板を用いて当該半導体基板をトランジスタのチャネル領域として用いた電界効果型トランジスタ（ＦＥＴ）を形成したりすることによって設けることができる。また、基板４０１としてＳＯＩ基板を用いて当該基板にトランジスタを形成することによって設けることも可能である。なお、ＳＯＩ基板を用いる場合には、Ｓｉウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて素子群のトランジスタを形成することができる。

導電膜４０３、導電膜４０４は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）およびニッケル（Ｎｉ）等の金属または金属化合物を１つまたは複数有する導電材料を用いて、スパッタ法やＣＶＤ方等の方法を用いて形成することができる。また、他にも、液滴吐出法（インクジェット法とも呼ばれる）やスクリーン印刷法等の印刷法を用いて導電性のペーストを用いて形成することができる。導電性のペーストとしては、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させたものを用いることができる。導電性粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、ペーストを押し出した後に焼成することが好ましい。例えば、ペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、導電膜４０３と導電膜４０４は、上記方法を用いて同時に形成することもできるし、別々に形成することもできる。

スイッチング手段４１０は、ダミーパターンとなる導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂと接続しており、第１の端部４０５ａと第２の端部４０５ｂとの電気的な接続を切り換える（オン／オフする）手段を有している。スイッチング手段４１０としては、導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂとの電気的な接続を切り換える手段を有していればどのような構造で設けてもよい。また、スイッチング手段４１０は、電気的な接続の切り替えを１回のみ行える構造で設けることもできるし、複数回行える構造で設けることもできる。

本実施の形態で示す半導体装置では、スイッチング手段４１０を用いて導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂとの電気的な接続を切り換えることにより、当該半導体装置の通信距離の制御を行うことができる。以下に、導電膜４０３をコイル状に設けた電磁結合方式または電磁誘導方式を用いた場合に関して説明する。

一般的に、電磁結合方式または電磁誘導方式を用いる場合、外部機器（リーダ／ライタ）から送られてきた電磁波を利用して、素子群４０２において電源電圧を生成し情報のやりとりを行う。そのため、図３に示すように、コイル状に設けられた導電膜４０３や環状（導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂが直接接続されている場合、または第１の端部４０５ａと第２の端部４０５ｂがスイッチング手段を介して電気的に接続している場合（スイッチング手段４１０がオンの場合））に設けられた導電膜４０４に囲まれた領域で磁界が発生すると（図３においては紙面上→下方向）、導電膜４０３および導電膜４０４には発生した磁界を打ち消すように電流が生じる。

例えば、半導体装置にリーダ／ライタから電磁波が送られてきた場合、半導体装置はアンテナとして機能する導電膜４０３を介して素子群４０２に電源電圧や信号を供給する。一方、ダミーパターンとなる導電膜４０４にも電磁波が送られ磁界が変化している間に導電膜４０４に電流が流れ続けるが、この導電膜４０４に生じた電流によってリーダ／ライタから送られてきた電磁波を打ち消すように磁界（紙面下→上方向）が発生する。また、半導体装置からリーダ／ライタに電磁波を送る際にも、同様に導電膜４０４の存在により当該電磁波を打ち消すように磁界が発生する。

その結果、リーダ／ライタから送られてくる磁界または半導体装置から送る磁界が導電膜４０４に生じた電流によって発生した磁界に打ち消されるため通信距離が低下する。逆に、導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂが環状でない場合、または第１の端部４０５ａと第２の端部４０５ｂがスイッチング手段４１０を介して環状に設けられている場合であっても電気的に接続していない場合（スイッチング手段４１０がオフの状態）には、磁界の変化によって導電膜４０４に電流が流れ続けないため、通信距離が低下することはない。

このように、スイッチング手段４１０のオン／オフにより半導体装置の通信距離を制御することができる。スイッチング手段としては、上述したように、導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂとの電気的な接続を切り換える手段を有していればどのような構造で設けてもよく、例えば、トランジスタ、メカニカルスイッチ、メンブレンスイッチ、導電ゴムスイッチ、静電容量スイッチ等を用いることができる。

スイッチング手段４１０として、トランジスタを用いた場合について図面を参照して以下に説明する。トランジスタとしては、ガラスやプラスチック等からなる基板上に形成した薄膜トランジスタ（ＴＦＴ）や、Ｓｉ等の半導体基板を用いて当該半導体基板をトランジスタのチャネル領域として用いた電界効果型トランジスタ（ＦＥＴ）等を用いることができるが、ここでは薄膜トランジスタを用いた場合に関して説明する。

トランジスタ４１０ａをスイッチング手段として用いた場合（図２（Ａ））、導電膜４０４の第１の端部４０５ａおよび第２の端部４０５ｂのいずれか一方を、トランジスタ４１０ａのソース領域と電気的に接続するように設け、他方をトランジスタ４１０ａのドレイン領域と電気的に接続するように設けことができる（図２（Ｂ））。また、トランジスタ４１０ａは、素子群４０２と同一の層に設けることができる（図２（Ｃ））。この場合、素子群４０２を構成するトランジスタ４０９とスイッチング手段として機能するトランジスタ４１０ａを同時に形成することができる。

トランジスタ４１０ａのゲート電極に電圧が加えられている場合（トランジスタ４１０ａがオンの場合）、トランジスタ４１０ａのソース領域およびドレイン領域間を介して接続された導電膜４０４に電流が流れるため、リーダ／ライタから電磁波が送られてきた際にはそれに伴う磁界の変化を打ち消すように電流が流れ通信距離を低下させることができる。

記憶部の不揮発性のメモリを用いてトランジスタのオン／オフを制御することが可能である。つまり、ある時点でのトランジスタのオン・オフのいずれかの状態であるかを不揮発性のメモリに記憶させておくことができる。また、トランジスタのゲート電極に電圧を加え続ける手段としては、トランジスタのゲート電極に容量素子や強誘電体材料（例えば、ＰＺＴ（ジルコン酸チタン酸鉛）等のペロブスカイト化合物や、ＳＢＺ（チタン酸バリウム・ストロンチウム）等の層状ペロブスカイト化合物等）を接続することによって行うことができる。また、電源（バッテリー）をトランジスタのゲート電極と接続することによって、トランジスタに電圧を加え続けることも可能である。

スイッチング手段として、上述した方法の他にも、導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂとを接続する構造を用いることができる。その具体例について、図５を用いて以下に説明する。

図５に示す半導体装置は、少なくとも基板４０１上に設けられた素子群４０２と、当該素子群４０２の上方に設けられたアンテナとして機能する導電膜４０３と、当該導電膜４０３を囲むように配置された第１の端部４０５ａと第２の端部４０５ｂを含む導電膜４０４とを有し、当該導電膜４０４の上方に絶縁膜４０６を介して導電膜４０７が設けられている（図５（Ａ）、（Ｂ））。なお、絶縁膜４０６は全面に形成してもよいし、導電膜４０４の第１の端部４０５ａおよび第２の端部４０５ｂを覆う部分のみ選択的に形成してもよい。

絶縁膜４０６は、ＣＶＤ法やスパッタ法等を用いて、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜等で設けることができる。また、他にも液滴吐出法、スクリーン印刷法またはスピンコート法等エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、シロキサン系材料等の単層または積層構造で設けることができる。

導電膜４０７は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）およびニッケル（Ｎｉ）等の金属または金属化合物を１つまたは複数有する導電材料を用いて、スパッタ法やＣＶＤ方等の方法を用いて形成することができる。また、他にも、液滴吐出法やスクリーン印刷法等の印刷法を用いて導電性のペーストを用いて形成することができる。導電性のペーストとしては、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させたものを用いることができる。導電性粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、ペーストを押し出した後に焼成することが好ましい。例えば、ペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００度の温度範囲で焼成することにより硬化させて導電膜を得ることができる。

図５（Ｂ）に示す半導体装置は、導電膜４０４の両端部（第１の端部４０５ａと第２の端部４０５ｂ）が接続されていない。つまり、導電膜４０４が環状となっていないため、リーダ／ライタから電磁波が送られてきた場合であっても、導電膜４０４には電流が流れないため、半導体装置の通信距離は低下しない。

一方、導電膜４０４の第１の端部４０５ａおよび第２の端部４０５ｂの各々と、導電膜４０７を電気的に接続させることによって、第１の端部４０５ａと第２の端部４０５ｂが導電膜４０７を介して電気的に接続され、その結果、導電膜４０４を環状とみなすことができる（図５（Ｃ）、（Ｄ））。この場合、リーダ／ライタから電磁波が送られてきた際（磁界の変化が生じた際）、上述したように導電膜４０４に生じる電流によって、当該電磁波が弱められるため、半導体装置の通信距離が短くなる。通信距離の減衰は、導電膜４０４の形状や断面積によるため、実施者が適宜導電膜４０４の形状や断面積を選択することによって、通信距離を制御することができる。例えば、通信距離をゼロ（接触しないと半導体装置のデータを読み取れない状態）とすることも可能である。

第１の端部４０５ａおよび第２の端部４０５ｂの各々と導電膜４０７とを接続する方法としては、レーザ光の照射や導電性を有する針等を物理的に押し込む手段等を用いることができる。具体的には、レーザ光の照射を用いた場合、第１の端部４０５ａと第２の端部４０５ｂの上方に位置する導電膜４０７にそれぞれ選択的にレーザ光を照射することによって、導電膜４０７と絶縁膜４０６を溶融させて第１の端部４０５ａと第２の端部４０５ｂの各々と導電膜４０７とを電気的に接続することができる（図５（Ｃ））。一方、導電性を有する針を物理的に押し込む方法を用いる場合には、第１の端部４０５ａと第２の端部４０５ｂの上方に位置する導電膜４０７にそれぞれ選択的に導電性を有する針等を導電膜４０７、絶縁膜４０６および導電膜４０４の一部を貫通させるように押し込むことによって、第１の端部４０５ａと第２の端部４０５ｂの各々と導電膜４０７とを電気的に接続することができる（図５（Ｄ））。

また、あらかじめ導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂのうちいずれか一方を導電膜４０７と電気的に接続させておいてもよい。導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂのいずれか一方のみが導電膜４０７と電気的に接続している場合であっても、導電膜４０４が環状となっていないため、半導体装置の通信距離に影響がない。この場合、導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂのうち導電膜４０７と電気的に接続していない一方を接続させるだけで通信距離を低下させることが可能となる。

また、図５に示した半導体装置は、１回に限って通信距離が長い状態から短い状態に変えることができる。これは、外部から第三者に半導体装置の情報を盗み見られることを防止する時に有効となる。例えば、商品に半導体装置を搭載した場合、消費者の手に渡るまでの間は、商品の管理や監視等のため通信距離を長くしておく必要があるが、消費者に商品が渡った際には通信距離を短くして消費者の意志によってのみ商品の情報を表示できればよい。従って、消費者が商品を購入した際に、図５（Ｃ）、（Ｄ）に示したように、導電膜４０４の第１の端部４０５ａと第２の端部４０５ｂを電気的に接続して半導体装置の通信距離を短くすることによって、外部から商品の情報を盗まれることを抑制し、プライバシーの侵害を防止することができる。特に、通信距離をゼロ（接触しないと半導体装置の情報を読み取れない状態）にすることによって、限りなく第三者に情報を盗み見られることを防止できる。

また、上記構成において、導電膜４０４およびスイッチング手段４１０は複数設けることができる（図４（Ａ）、（Ｂ））。具体的には、導電膜４０３を囲むように、各々の両端部がそれぞれスイッチング手段４１０に接続するように複数の導電膜４０４を設ける。スイッチング手段４１０としては、上述したいずれかの手段を用いることが可能である。例えば、複数の導電膜４０４の各々の両端部に、それぞれトランジスタ４１０ａを設け、当該複数のトランジスタ４１０ａを制御することによって、半導体装置の通信距離を段階的に制御することができる。また、図４に示した方法を用いた場合、１回に限らず複数回に分けて、段階的に通信距離を制御することができるため、消費者の利用形態に応じて通信距離を変化させることができる。

（実施の形態２）
本実施の形態では、上記実施の形態とは異なる半導体装置に関して図面を参照して説明する。具体的には、スイッチング手段として物理的な手段を用いて、半導体装置の通信距離を制御する方法に関して説明する。

本実施の形態で示す半導体装置は、少なくとも基板４０１上に設けられた素子群４０２と、当該素子群４０２の上方に設けられたアンテナとして機能する導電膜４０３と、当該導電膜４０３を囲むように配置されたダミーパターンとなる導電膜４０４とを有している（図６（Ａ））。また、アンテナとして機能する導電膜４０３は、コイル状に設けられ、当該導電膜４０３の両端部はそれぞれ素子群４０２に電気的に接続されている。導電膜４０４は、環状（上述した第１の端部４０５ａと第２の端部４０５ｂとが直接接続した状態）に設けられている。

図６（Ａ）に示す半導体装置は、リーダ／ライタから電磁波が送られてきた場合、上述したように環状に設けられた導電膜４０４の存在により通信距離が短くなる。しかしながら、導電膜４０４の一部を除去して導電膜４０４を非環状とした場合には、上述したように、半導体装置の通信距離を長くすることができる（図６（Ｂ））。導電膜４０４の除去する方法としては、レーザ光を選択的に照射することによって行うことが可能である。レーザ光以外にも、物理的に導電膜４０４を切断する方法を用いることもできる。本実施の形態の半導体装置は、１回に限って通信距離が短い状態から長い状態に変えることができる。これは例えば、危険物や産業廃棄物等の簡単には破棄できないモノに取り付けることによって、当該モノを管理または監視する際に利用することができる。

なお、本実施の形態は上記実施の形態１と自由に組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、上記実施の形態とは異なる半導体装置に関して図面を参照して説明する。具体的には、アンテナとして機能する導電膜と素子群との接続をスイッチング手段を介して行う方法に関して説明する。

本実施の形態で示す半導体装置は、少なくとも基板４０１上に設けられた素子群４０２と、当該素子群４０２の上方に設けられたアンテナとして機能する導電膜４０３と、当該導電膜４０３を囲むように配置されたダミーパターンとなる導電膜４０４とを有している（図７（Ａ）、（Ｂ））。また、アンテナとして機能する導電膜４０３は、コイル状に設けられ、当該導電膜４０３の一方の端部４２１は、スイッチング手段４２０を介して素子群４０２と接続している。

スイッチング手段４２０としては、上記実施の形態１で示したスイッチング手段のいずれかの構成を用いることができる。例えば、スイッチング手段４２０としてトランジスタを用いた場合には、トランジスタがオンしている場合には、半導体装置はリーダ／ライタと通信することが可能であるが、トランジスタがオフになった場合には半導体装置はリーダ／ライタと通信することができなくなる。これは、商品に搭載された半導体装置の情報が不要となった場合に有効となる。一方、上記図５で示したように、物理的手段を用いて導電膜４０３の一方の端部４２１と素子群４０２とを接続する構成としてもよい。この場合、導電膜４０３の一方の端部４２１と素子群４０２とを接続する前は半導体装置の情報を非接触で読み取ることはできないが、接続後には、半導体装置の情報を非接触で読み取ることが可能となる。

また、スイッチング手段として、上記実施の形態２で示したように、導電膜４０３の一方の端部４２１と素子群４０２をと接続しているスイッチング手段４２０を除去した場合には、半導体装置は外部との通信が不可能となる。これは、商品に設けた半導体装置の情報が不要となった場合や上記実施の形態２で示した場合であって半導体装置の情報が不要になった場合等に有効となる。

なお、本実施の形態は上記実施の形態１〜２と自由に組み合わせて実施することができる。

（実施の形態４）
本実施の形態では、薄膜トランジスタおよびアンテナを含む本発明の半導体装置の作製方法の一例について、図面を参照して説明する。

まず、基板７０１の表面に剥離層７０２を形成し、その後当該剥離層７０２上に絶縁膜７０３を介して非晶質半導体膜７０４（例えば非晶質珪素を含む膜）を形成する（図８（Ａ））。

基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いることによって、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法によりエッチングして、選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように下地となる絶縁膜を形成し、当該絶縁膜に接するように剥離層７０２を形成してもよい。

剥離層７０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化におけるプラズマ処理、酸素雰囲気化における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物を設けることができる。例えば、金属膜としてスパッタ法により形成したタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ_２）、Ｘが２．５の場合（Ｗ_２Ｏ_５）、Ｘが２．７５の場合（Ｗ_４Ｏ_１１）、Ｘが３の場合（ＷＯ_３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。また、プラズマ処理の条件として、例えば、高周波（マイクロ波等）を用いて高密度（好ましくは、１×１０^１１ｃｍ^−３以上１×１０^１３ｃｍ^−３以下）、且つ低電子温度（好ましくは０．５ｅＶ以上１．５ｅＶ以下）の条件下（以下、「高密度プラズマ」とも記す）で行うことにより、金属膜表面に酸化膜を形成することも可能である。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。プラズマ処理の条件としては、上記と同様にして行うことが可能である。

絶縁膜７０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。

非晶質半導体膜７０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。

次に、非晶質半導体膜７０４を結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体膜を形成する。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜７０６〜７１０を形成する（図８（Ｂ））。

結晶質半導体膜７０６〜７１０の作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いることによって結晶質半導体膜７０６〜７１０を形成する。

連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ_４、フォルステライト（Ｍｇ_２ＳｉＯ_４）、ＹＡｌＯ_３、ＧｄＶＯ_４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ_２Ｏ_３、ＹＶＯ_４、ＹＡｌＯ_３、ＧｄＶＯ_４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。

また、結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。そうすると、結晶質半導体膜中の金属元素の含有量を低減又は除去することができる。

次に、結晶質半導体膜７０６〜７１０を覆うゲート絶縁膜７０５を形成する。ゲート絶縁膜７０５は、プラズマＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。

また、ゲート絶縁膜７０５は、結晶質半導体膜７０６〜７１０に対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ_２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。

このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。

ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。

次に、ゲート絶縁膜７０５上に、第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜は、プラズマＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル（ＴａＮ）膜とタングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜とタングステン膜、窒化モリブデン（ＭｏＮ）膜とモリブデン（Ｍｏ）膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電膜（ゲート電極とよぶことがある）７１６〜７２５を形成する。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。

次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体膜７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。

次に、ゲート絶縁膜７０５と導電膜７１６〜７２５を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜７１６〜７２５の側面に接する絶縁膜（サイドウォールともよばれる）７３９〜７４３を形成する（図８（Ｃ））。また、絶縁膜７３９〜７４３の作製と同時に、ゲート絶縁膜７０５がエッチングされた絶縁膜７３４〜７３８を形成する。絶縁膜７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁膜７３９〜７４３をマスクとして用いて、結晶質半導体膜７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２のＮ型不純物領域７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。

なお、ＬＤＤ領域を形成するためには、サイドウォールの絶縁膜をマスクとして用いる手法がある。サイドウォールの絶縁膜をマスクとして用いることによって、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。

続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁膜を単層又は積層して形成する（図９（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁膜は、ＳＯＧ法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサン系の材料とは、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む物質、又は、シリコンと酸素との結合で骨格構造が構成され、置換基にフッ素、アルキル基、芳香族炭化水素の少なくとも１つを含む物質に相当する。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁膜が３層構造の場合、１層目の絶縁膜７４９として酸化珪素を含む膜を形成し、２層目の絶縁膜７５０として樹脂を含む膜を形成し、３層目の絶縁膜７５１として窒化珪素を含む膜を形成するとよい。

なお、絶縁膜７４９〜７５１を形成する前、又は絶縁膜７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。

次に、フォトリソグラフィ法により絶縁膜７４９〜７５１をエッチングして、Ｎ型不純物領域７２６、７２８〜７３２、Ｐ型不純物領域７８５を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成し、当該導電膜をパターン加工して、ソース配線又はドレイン配線として機能する導電膜７５２〜７６１を形成する。

導電膜７５２〜７６１は、プラズマＣＶＤ法やスパッタリング法等により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜７５２〜７６１は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。

次に、導電膜７５２〜７６１を覆うように、絶縁膜７６２を形成する（図９（Ｂ））。絶縁膜７６２は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。

続いて、フォトリソグラフィ法により絶縁膜７６２をエッチングして、導電膜７５２を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成する。導電膜は、プラズマＣＶＤ法やスパッタリング法等を用いて、導電性材料により形成する。次に、導電膜をパターン加工して、導電膜７６５を形成する。なお、導電膜７６５は、アンテナとして機能する導電膜との接続部分となる。従って、好適には、導電膜７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。また、導電膜７６５を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素（ＨＦ）又はアンモニア過水を用いるとよい。

次に、導電膜７６５に接し、アンテナとして機能する導電膜７６６ａ〜７６６ｄおよびダミーパターンとして機能する導電膜７６７を形成する（図１０（Ａ））。導電膜７６６ａ〜７６６ｄおよび導電膜７６７は、ここではスクリーン印刷法を用いて形成する。ここでは、銀（Ａｇ）を含むペースト８０６をスキージ８０５を用いて開口部８０２から押し出し、その後５０〜３５０度の加熱処理を行って導電膜７６６ａ〜７６６ｄおよび導電膜７６７を形成する。

次に、アンテナとして機能する導電膜７６６ａ〜７６６ｄおよび導電膜７６７を覆うように、ＳＯＧ法、液滴吐出法等により、保護膜として機能する絶縁膜７７２を形成する（図１０（Ｂ））。絶縁膜７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む膜、窒化珪素を含む膜、窒化酸化珪素を含む膜、有機材料により形成し、好ましくはエポキシ樹脂により形成する。

次に、剥離層７０２が露出するように、フォトリソグラフィ法またはレーザ光の照射により絶縁膜をエッチングして、開口部７７３、７７４を形成する（図１１（Ａ））。

次に、基板７０１から素子形成層７９１の剥離を行う。素子形成層７９１の剥離は、素子形成層７９１に選択的にレーザ光を照射して開口部７７３、７７４を形成後（図１１（Ａ））、物理的な力を用いて行う。また、他の方法として開口部７７３、７７４を形成して剥離層７０２を露出させた後エッチング剤を導入することによって、剥離層７０２を除去した後に剥離を行ってもよい（図１１（Ｂ））。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ_３）を使用する。そうすると、素子形成層７９１は、基板７０１から剥離された状態となる。なお、素子形成層７９１とは、ここでは、薄膜トランジスタ７４４〜７４８、アンテナとして機能する導電膜７６６ａ〜７６６ｄを合わせたものとする。なお、剥離層７０２は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層７０２の除去を行った後にも、基板７０１上に素子形成層７９１を保持しておくことが可能となる。

素子形成層７９１が剥離された基板７０１は、コストの削減のために、再利用するとよい。また、絶縁膜７７２は、剥離層７０２を除去した後に、素子形成層７９１が飛散しないように形成したものである。素子形成層７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、素子形成層７９１上に絶縁膜７７２を形成することで、素子形成層７９１に重みが付き、基板７０１からの飛散を防止することができる。また、素子形成層７９１単体では薄くて軽いが、絶縁膜７７２を形成することで、基板７０１から剥離した素子形成層７９１が応力等により巻かれた形状になることがなく、ある程度の強度を確保することができる。

次に、素子形成層７９１の一方の面を、第１のシート材７７５に接着させて基板７０１から完全に剥離する（図１２（Ａ））。剥離層７０２を全て除去せず一部を残した場合には、物理的手段を用いて基板７０１から素子形成層を剥離する。続いて、素子形成層７９１の他方の面に、第２のシート材７７６を設け、その後加熱処理と加圧処理の一方または両方を行って、第２のシート材７７６を貼り合わせる。また、第２のシート材７７６を設けると同時または設けた後に第１のシート材７７５を剥離し、代わりに第３のシート材７７７を設ける。そして、加熱処理と加圧処理の一方または両方を行って、第３のシート材７７７を貼り合わせる。そうすると、第２のシート材７７６と第３のシート材７７７により封止された半導体装置が完成する（図１２（Ｂ））。

なお、第１のシート材７７５と第２のシート材７７６によって封止を行っても良いが、基板７０１から素子形成層７９１を剥離するためのシート材と素子形成層７９１を封止するためのシート材に異なるシート材を用いる場合には、上述したように、第２のシート材７７６と第３のシート材７７７で素子形成層７９１を封止する。これは、例えば、基板７０１から素子形成層７９１を剥離する際に、第１のシート材７７５が素子形成層７９１のみならず基板７０１への接着が懸念される場合等、粘着力が弱いシート材を利用したいときに有効となる。

封止に用いる第２のシート材７７６、第３のシート材７７７として、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルム等を利用することができる。また、フィルムは、被処理体と共に加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第２のシート材７７６と第３のシート材７７７の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。また、封止後に内部への水分等の侵入を防ぐために封止するシート材にシリカコートを行うことが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層指せたシート材を利用することができる。

なお、本実施の形態は、上記実施の形態１〜３と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも利用することができるし、本実施の形態で示した材料や形成方法は上記実施の形態でも利用することができる。

（実施の形態５）
本実施の形態では、本発明の半導体装置における、記憶素子（メモリ）、デコーダー、セレクタ、書き込み回路、読み出し回路などの論理回路部に用いる薄膜トランジスタ（ＴＦＴ）を同時に作製する方法について図１３を用いて説明する。なお、本実施の形態では記憶素子として、フローティングゲートを有するｎチャネル型の記憶素子３０４０、ｎチャネル型ＴＦＴ３０４１、ｐチャネル型ＴＦＴ３０４２を例に挙げて示すが、本発明において記憶部および論理回路部に含まれる素子群はこれに限定されない。また、この作製方法は一例であって、絶縁基板上での作製方法を限定するものではない。

まず、ガラス基板３０００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜３００１及び３００２を形成する。例えば、下地膜３００１として酸化窒化シリコン膜を１０〜２００ｎｍ、下地膜３００２として酸化窒化水素化シリコン膜を５０〜２００ｎｍの厚さに順に積層形成する。

島状半導体層３００３〜３００５は、非晶質構造を有する半導体膜をレーザ結晶化法や熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層３００３〜３００５の厚さは２５〜８０ｎｍの厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。

ここで、記憶素子３０４０に用いる半導体層３００３のソース領域またはドレイン領域の片側に電荷を引き抜くためのオーバーラップ領域を設ける為の処理を行ってもよい。

次いで、島状半導体層３００３〜３００５を覆うゲート絶縁膜３００６を形成する。ゲート絶縁膜３００６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜８０ｎｍとしてシリコンを含む絶縁膜で形成する。特に、ＯＴＰ（Ｏｎｅ−ｔｉｍｅ ｐｒｏｇｒａｍｍａｂｌｅ）タイプの不揮発性メモリではホットエレクトロン注入による書き込みと電荷保持が重要であるから、ゲート絶縁膜はトンネル電流の流れにくい４０〜８０ｎｍとすることが好ましい。

そして、ゲート絶縁膜３００６上に第１の導電膜３００７〜３００９を形成し、後にフローティングゲート電極となる領域と通常のＴＦＴ３０４１、３０４２のゲート電極となる領域を含む領域を除いて、エッチングにより除去する。

次いで、第２のゲート絶縁膜３０１０を形成する。第２のゲート絶縁膜３０１０はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１０〜８０ｎｍとしてシリコンを含む絶縁膜で形成する。第２のゲート絶縁膜３０１０は、記憶素子３０４０の存在する領域を除いて、エッチングにより除去する。

続いて第２の導電膜３０１１〜３０１３を形成し、積層された第１の導電膜３００７／第２のゲート絶縁膜３０１０／第２の導電膜３０１１（記憶素子３０４０）あるいは、積層された第１の導電膜３００８／第２の導電膜３０１２、第１の導電膜３００９／第２の導電膜３０１３（通常のＴＦＴ３０４１、３０４２）を一括でエッチングを行い、記憶素子３０４０のフローティングゲート電極、コントロールゲート電極、および通常のＴＦＴ３０４１、３０４２のゲート電極を形成する。

本実施例では、第１の導電膜３００７〜３００９をＴａＮで５０〜１００ｎｍの厚さに形成し、第２の導電膜３０１１〜３０１３をＷで１００〜３００ｎｍの厚さに形成したが、導電膜の材料は特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成しても良い。

続いて、記憶素子３０４０に用いるＴＦＴにｎ型を付与するドーピングを行い、第１の不純物領域３０１４、３０１５を形成する。次に論理回路部で用いるｐチャネル型ＴＦＴ３０４１にｐ型を付与するドーピングを行い、第２の不純物領域３０１６、３０１７を形成する。続いて論理回路部で用いるｎチャネル型ＴＦＴ３０４２のＬＤＤ領域を形成するために、ｎ型を付与するドーピングを行い、第３の不純物領域３０１８、３０１９を形成する。その後、サイドウォール３０２０、３０２１を形成して、論理回路部で用いるｎチャネル型ＴＦＴ３０４１にｎ型を付与するドーピングを行い第４の不純物領域３０２２、３０２３を形成する。これらのドーピング方法はイオンドープ法もしくはイオン注入法で行えば良い。以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。

次に、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

次いで、第１の層間絶縁膜３０２４を酸化窒化シリコン膜で形成する。第１の層間絶縁膜３０２４の膜厚は、ゲート絶縁膜と同程度の１０〜８０ｎｍとする。続いてアクリルなどの有機絶縁物材料から成る第２の層間絶縁膜３０２５を形成する。また、第２の層間絶縁膜３０２５として有機絶縁物材料の代わりに無機材料を用いることもできる。無機材料としては無機ＳｉＯ_２やプラズマＣＶＤ法で作製したＳｉＯ_２（ＰＣＶＤ‐ＳｉＯ_２）、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ；塗布珪素酸化膜）等が用いられる。２つの層間絶縁膜を形成した後にコンタクトホールを形成するためのエッチング工程を行う。

そして、記憶部において島状半導体層のソース領域、ドレイン領域とコンタクトをとる電極３０２６、３０２７を形成する。また、論理回路部においても同様に、電極３０２８〜３０３０を形成する。

以上のようにして、フローティングゲートを有するｎチャネル型の記憶素子３０４０を有する記憶部と、ＬＤＤ構造のｎチャネル型ＴＦＴ３０４１およびシングルドレイン構造のｐチャネル型ＴＦＴ３０４２を有する論理回路部とを同一の基板上に形成することができる（図１３）。

なお、本実施の形態は上記実施の形態１〜４と自由に組み合わせて実施することができる。

（実施の形態６）
本実施の形態は、本発明の半導体装置について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、半導体装置に設けられた記憶素子に関して説明する。

図１４に示すように、記憶部７５８０は記憶素子が形成されたメモリセルアレイ７５６０及び駆動回路を有する。駆動回路は、カラムデコーダ７５１０、ローデコーダ７５２０、読み出し回路７５４０、書き込み回路７５５０、セレクタ７５３０を有する。

メモリセルアレイ７５６０はビット線Ｂｍ（ｍ＝１〜ｘ）、ワード線Ｗｎ（ｎ＝１〜ｙ）、ビット線とワード線とそれぞれの交点にメモリセル７５７０を有する。なお、メモリセル７５７０はトランジスタが接続されたアクティブ型であっても、パッシブ素子だけで構成されるパッシブ型であってもよい。パッシブ型の場合、メモリセル７５７０は、ビット線を構成する導電膜とワード線を構成する導電膜との間に記憶素子が設けられることにより、記憶素子部が形成されている。またビット線Ｂｍはセレクタ７５３０により制御され、ワード線Ｗｎはローデコーダ７５２０により制御される。

カラムデコーダ７５１０は、任意のビット線を指定するアドレス信号を受けて、セレクタ７５３０に信号を与える。セレクタ７５３０は、カラムデコーダ７５１０の信号を受けて指定のビット線を選択する。ローデコーダ７５２０は、任意のワード線を指定するアドレス信号を受けて、指定のワード線を選択する。上記動作によりアドレス信号に対応する一つのメモリセル７５７０が選択される。読み出し回路７５４０は選択されたメモリセルが有する情報を読み出して出力する。書き込み回路７５５０は書き込みに必要な電圧を生成し、選択されたメモリセルに電圧を印加することで、情報の書き込みを行う。

次に、メモリセル７５７０の回路構成を説明する。本実施の形態では、下部電極、上部電極を有し、当該一対の電極間にメモリ材料層が介在した記憶素子７８３０を有するメモリセルについて説明する。

図１５（Ａ）に示すメモリセル７５７０は、トランジスタ７８１０と記憶素子７８３０とを有するアクティブ型のメモリセルである。トランジスタ７８１０としては、例えば、薄膜トランジスタを適用することができる。トランジスタ７８１０が有するゲート電極は、ワード線Ｗｙに接続される。また当該トランジスタ７８１０が有するソース電極及びドレイン電極の一方は、ビット線Ｂｘに接続され、他方は記憶素子７８３０と接続される。記憶素子７８３０の下部電極は、トランジスタ７８１０のソース電極及びドレイン電極の一方と電気的に接続している。また記憶素子７８３０の上部電極（７８２０に相当）は、共通電極として、各記憶素子で共有することができる。

また、図１５（Ｂ）に示すように、記憶素子７８３０がダイオード７８４０に接続された構成を用いてもよい。ダイオード７８４０は、トランジスタのソース電極及びドレイン電極の一方と、ゲート電極とが接続された所謂ダイオード接続構造を採用することができる。またダイオード７８４０として、メモリ材料層と下部電極とのコンタクトによるショットキーダイオードを用いたり、メモリ材料の積層によって形成されるダイオードなどを用いたりすることもできる。

メモリ材料層としては、電気的作用、光学的作用又は熱的作用等により、その性質や状態が変化する材料を用いることができる。例えば、ジュール熱による溶融、絶縁破壊等により、その性質や状態が変化し、下部電極と、上部電極とが短絡（ショート）することができる材料を用いればよい。そのためメモリ材料層の厚さは、５ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍとするとよい。このようなメモリ材料層は、無機材料又は有機材料を用いることができ、蒸着法、スピンコーティング法、液滴吐出法等により形成することができる。

無機材料としては、酸化珪素、窒化珪素、酸化窒化珪素等がある。このような無機材料であっても、その膜厚を制御することによって、絶縁破壊を生じさせ、下部電極と上部電極とを短絡させることができる。

有機材料としては、例えば、４、４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物、ポリビニルカルバゾール（略称：ＰＶＫ）やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等を用いることができる。これら材料は、正孔輸送性の高い物質である。

また、他にも有機材料として、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）_２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。これら材料は、電子輸送性が高い物質である。

さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等の化合物等を用いることができる。

またメモリ材料層は単層構造であっても、積層構造であってもよい。積層構造の場合、上記材料から選び、積層構造することができる。また上記有機材料と、発光材料とを積層してもよい。発光材料として、４−ジシアノメチレン−２−メチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等がある。

また、上記発光材料を分散してなる層を用いてもよい。発光材料分散してなる層において、母体となる材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、ビス［２−（２−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ_２）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等を用いることができる。

このような有機材料は、熱的作用等によりその性質を変化させるため、ガラス転移温度（Ｔｇ）が５０℃から３００℃、好ましくは８０℃から１２０℃であるとよい。

また、有機材料や発光材料に金属酸化物を混在させた材料を用いてもよい。なお金属酸化物を混在させた材料とは、上記有機材料又は発光材料と、金属酸化物とが混合した状態、又は積層された状態を含む。具体的には複数の蒸着源を用いた共蒸着法により形成された状態を指す。このような材料を有機無機複合材料と呼ぶことができる。

例えば正孔輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物を用いると好ましい。

また電子輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはリチウム酸化物、カルシウム酸化物、ナトリウム酸化物、カリウム酸化物、マグネシウム酸化物を用いると好ましい。

メモリ材料層には、電気的作用、光学的作用又は熱的作用により、その性質が変化する材料を用いればよいため、例えば光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いることもできる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いることができる。

次に、図１５（Ａ）に示したようなアクティブ型のメモリセル７５７０に情報の書き込みを行うときの動作について説明する。なお本実施の形態では、初期状態の記憶素子が格納する値を「０」、電気的作用等によって特性を変化させた記憶素子が格納する値を「１」とする。また、初期状態の記憶素子は抵抗値が高く、変化後の記憶素子は抵抗値は低いものとする。

書き込みを行う場合、カラムデコーダ７５１０、ローデコーダ７５２０、セレクタ７５３０により、ｍ列目のビット線Ｂｍと、ｎ行目のワード線Ｗｎが選択され、ｍ列目ｎ行目のメモリセル７５７０に含まれるトランジスタ７８１０がオンとなる。

続いて、書き込み回路７５５０により、ｍ列目のビット線Ｂｍに、所定の電圧が所定の期間印加される。この印加電圧および印加時間は、記憶素子７８３０が初期状態から抵抗値の低い状態へと変化するような条件を用いる。ｍ列目のビット線Ｂｍに印加された電圧は、記憶素子７８３０の下部電極に伝達され、上部電極との間には電位差が生じる。すると、記憶素子７８３０に電流が流れ、メモリ材料層の状態に変化が生じ、記憶素子特性が変化する。そして、記憶素子７８３０が格納する値を「０」から「１」へ変化させる。

次に、情報の読み出しを行う動作について説明する。図１６に示すように読み出し回路７５４０は、抵抗素子７９００とセンスアンプ７９１０を有する。情報の読み出しは、下部電極と上部電極の間に電圧を印加して、記憶素子が、初期の状態か変化後の低い状態であるかを判定することで行う。具体的には、抵抗分割方式によって、情報の読み出しを行うことができる。

例えば、メモリセルアレイ７５６０が含む複数の記憶素子７８３０から、ｍ列目ｎ行目の記憶素子７８３０の情報の読み出しを行う場合について説明する。まずカラムデコーダ７５１０、ローデコーダ７５２０、セレクタ７５３０により、ｍ列目のビット線Ｂｍと、ｎ行目のワード線Ｗｎが選択される。すると、ｍ列目ｎ行目に配置されたメモリセル７５７０が有するトランジスタ７８１０がオン状態になり、記憶素子７８３０と、抵抗素子７９００とが直列に接続された状態となる。その結果、記憶素子７８３０の電流特性に応じて図１６に示したＰ点の電位が決まる。

記憶素子が初期状態である場合のＰ点の電位をＶ１、記憶素子が変化後の低抵抗状態である場合のＰ点の電位をＶ２とし、Ｖ１＞Ｖｒｅｆ＞Ｖ２となる参照電位Ｖｒｅｆを用いることで、記憶素子に格納されている情報を読み出すことができる。具体的には、記憶素子が初期状態である場合、センスアンプ７９１０の出力電位はＬｏとなり、記憶素子が低抵抗状態である場合、センスアンプ７９１０の出力電位はＨｉとなる。

上記の方法によると、記憶素子７８３０の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、記憶素子７８３０が有する情報を、電流値により読み取ってもよい。なお本発明の読み出し回路７５４０は、上記構成に限定されず、記憶素子が有する情報を読み出すことができればどのような構成を有していてもよい。

このような構成を有する記憶素子は、「０」から「１」の状態へ変化させ、「０」から「１」の状態へ変化は不可逆的であるためライトワンス記憶素子となる。そのため、外部から第三者によって情報を書き換えられることによる偽造を防止することができる。

このような記憶素子７８３０へ初期情報を書き込むことができ、またセンサー装置からの情報を逐次書き込むことができる。そして書き込まれた情報は、無線通信により読み出すことができる。

次に、絶縁基板３１０上にメモリセル部３０１と駆動回路部３０２とが一体形成された記憶素子の断面図の一例を示す（図１７（Ａ））。

絶縁基板３１０上には下地膜３１１が設けられている。駆動回路部３０２では下地膜３１１を介して薄膜トランジスタ３２０、３２１が設けられ、メモリセル部３０１には下地膜３１１を介して薄膜トランジスタ６２１が設けられている。各薄膜トランジスタは、島状にエッチングされた半導体膜３１２、ゲート絶縁膜を介して設けられたゲート電極３１４、ゲート電極側面に設けられた絶縁物（所謂サイドウォール）３１３、ゲート電極３１４が設けられている。半導体膜３１２は、膜厚が０．２μｍ以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍとなるように形成する。さらに、サイドウォール３１３、及び半導体膜３１２を覆う絶縁膜３１６、半導体膜３１２に形成された不純物領域に接続する電極３１５を有する。なお電極３１５は不純物領域と接続するため、ゲート絶縁膜及び絶縁膜３１６にコンタクトホールを形成し、当該コンタクトホールに導電膜を形成し、当該導電膜を選択的にエッチングして形成することができる。なお、絶縁基板３１０には、ガラス基板、石英基板、珪素からなる基板、金属基板等を用いることができる。

なお平坦性を高めるため、絶縁膜３１７、３１８が設けられているとよい。このとき絶縁膜３１７は有機材料から形成し、絶縁膜３１８は無機材料から形成するとよい。絶縁膜３１７、３１８が設けられている場合、電極３１５は、これら絶縁膜３１７、３１８にコンタクトホールを介して不純物領域と接続するように形成することができる。

さらに絶縁膜３２５が設けられ、電極３１５と接続するように下部電極３２７を形成する。下部電極３２７の端部を覆い、下部電極３２７が露出するように開口部が設けられた絶縁膜３２８を形成する。開口部内に、メモリ材料層３２９を形成し、上部電極３３０を形成する。このようにして、下部電極３２７、メモリ材料層３２９、上部電極３３０を有する記憶素子６２２が形成される。メモリ材料層３２９は、有機材料又は無機材料から形成することができる。下部電極３２７又は上部電極３３０は、導電性材料から形成することができる。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜等から形成することができる。またインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、２〜２０％の酸化亜鉛を含む酸化インジウム等の透光性材料を用いることができる。

さらに平坦性を高め、不純物元素の侵入を防止するため、絶縁膜３３１を形成するとよい。

本実施の形態で説明した絶縁膜は、無機材料又は有機材料を用いることができる。無機材料は、酸化珪素、窒化珪素を用いることができる。有機材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を出発原料として形成される。

図１７（Ｂ）は、図１７（Ａ）と異なり、電極３１５のコンタクトホール３５１内にメモリ材料層を形成した記憶素子の断面図を示す。図１７（Ａ）と同様に、下部電極として電極３１５を用い、電極３１５上にメモリ材料層３２９、上部電極３３０を形成し、記憶素子６２２を形成することができる。その後絶縁膜３３１を形成する。その他の構成は図１７（Ａ）と同様であるため、説明を省略する。

このようにコンタクトホール３５１に記憶素子を形成すると、記憶部の小型化を図ることができる。またメモリ用の電極が不要となるため製造工程を削減し、低コスト化されたメモリ装置を提供することができる。

なお、本実施の形態は上記実施の形態１〜５と自由に組み合わせて実施することができる。

（実施の形態７）
本実施の形態では、本発明の半導体装置の利用形態に関して図１８を用いて説明する。

半導体装置８０は、非接触でデータを交信する機能を有し、電源回路８１、クロック発生回路８２、データ復調回路８３、データ変調回路８４、他の回路を制御する制御回路８５、記憶回路８６およびアンテナ８７を有している（図１８（Ａ））。なお、記憶回路は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。

リーダ／ライタ８８から電波として送られてきた信号は、アンテナ８７において電磁誘導により交流の電気信号に変換される。電源回路８１では、交流の電気信号を用いて電源電圧を生成し、電源配線を用いて各回路へ電源電圧を供給する。クロック発生回路８２は、アンテナ８７から入力された交流信号を基に、各種クロック信号を生成し、制御回路８５に供給する。復調回路８３では、当該交流の電気信号を復調し、制御回路８５に供給する。制御回路８５では、入力された信号に従って各種演算処理を行う。記憶回路８６では、制御回路８５において用いられるプログラムやデータ等が記憶されている他、演算処理時の作業エリアとしても用いることができる。そして、制御回路８５から変調回路８４にデータが送られ、変調回路８４から当該データに従ってアンテナ８７に負荷変調を加えることができる。リーダ／ライタ８８は、アンテナ８７に加えられた負荷変調を電波で受け取ることにより、結果的にデータを読み取ることが可能となる。

また、半導体装置は、各回路への電源電圧の供給を電源（バッテリ）を搭載せず電波により行うタイプとしてもよいし、電源（バッテリ）を搭載して電波と電源（バッテリ）により各回路に電源電圧を供給するタイプとしてもよい。

本発明の半導体装置は、非接触で通信を行う点、複数読取りが可能である点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。本発明の半導体装置は、非接触による無線通信で人や物の個々の情報を識別可能なＩＣタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、半導体装置を樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、本発明の半導体装置は、入退室管理システムや精算システムといった、システムの運用に活用することができる。

次に、非接触でデータのやりとりが可能である半導体装置を実際に使用するときの一形態について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１８（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２００と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１８（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。

なお、本実施の形態は、上記実施の形態１〜６と自由に組み合わせて行うことができる。

（実施の形態８）
本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１９を用いて説明する。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１９（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１９（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１９（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１９（Ｄ）参照）。書籍類とは、書物、本等を指す（図１９（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１９（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１９（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１９（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。

紙幣、硬貨、有価証券類、証書類、無記名債券類等に上記実施の形態で示した半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に上記実施の形態で示した半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に上記実施の形態で示した半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。また、後に光学的作用を加えて書き込み（追記）をする場合には、チップに設けられた記憶素子の部分に光が照射できるように透明な材料で形成しておくことが好ましい。さらに、一度書き込んだデータの書き換えが不可能である記憶素子を用いることによって、効果的に偽造を防止することが可能となる。また、ユーザーが商品を購入した後のプライバシー等の問題についても、半導体装置に設けられた記憶素子のデータを消去するシステムを設けておくことによって解決することができる。

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に上記実施の形態で示した半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に上記実施の形態で示した半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた上記実施の形態で示した半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。また、通信距離を短く制御することによって、第三者に盗み見られることを防止することができる。

以上のように、本発明の半導体装置はどのようなものにでも設けて使用することができる。なお、本実施の形態は上記実施の形態１〜７と自由に組み合わせて行うことができる。

本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。

符号の説明

８０ 半導体装置
８１ 電源回路
８２ クロック発生回路
８３ 復調回路
８４ 変調回路
８５ 制御回路
８６ 記憶回路
８７ アンテナ
８８ リーダ／ライタ
３０１ メモリセル部
３０２ 駆動回路部
３１０ 絶縁基板
３１１ 下地膜
３１２ 半導体膜
３１３ サイドウォール
３１４ ゲート電極
３１５ 電極
３１６ 絶縁膜
３１７ 絶縁膜
３１８ 絶縁膜
３２０ 薄膜トランジスタ
３２５ 絶縁膜
３２７ 下部電極
３２８ 絶縁膜
３２９ メモリ材料層
３３０ 上部電極
３３１ 絶縁膜
３５１ コンタクトホール
４０１ 基板
４０２ 素子群
４０３ 導電膜
４０４ 導電膜
４０６ 絶縁膜
４０７ 導電膜
４０９ トランジスタ
４１０ スイッチング手段
４２０ スイッチング手段
４２１ 端部
６２１ 薄膜トランジスタ
６２２ 記憶素子
７０１ 基板
７０２ 剥離層
７０３ 絶縁膜
７０４ 非晶質半導体膜
７０５ ゲート絶縁膜
７０６ 結晶質半導体膜
７０７ 結晶質半導体膜
７１１ Ｎ型不純物領域
７１２ Ｐ型不純物領域
７１６ 導電膜
７２６ Ｎ型不純物領域
７２７ Ｎ型不純物領域
７３４ 絶縁膜
７３９ 絶縁膜
７４４ 薄膜トランジスタ
７４５ 薄膜トランジスタ
７４９ 絶縁膜
７５０ 絶縁膜
７５１ 絶縁膜
７５２ 導電膜
７６２ 絶縁膜
７６５ 導電膜
７６７ 導電膜
７７２ 絶縁膜
７７３ 開口部
７７５ シート材
７７６ シート材
７７７ シート材
７８０ チャネル形成領域
７８１ チャネル形成領域
７８３ 記憶素子
７８５ Ｐ型不純物領域
７８６ 導電膜
７８９ 記憶素子部
７９１ 素子形成層
８０２ 開口部
８０５ スキージ
８０６ ペースト
３０００ ガラス基板
３００１ 下地膜
３００２ 下地膜
３００３ 半導体層
３００３ 半導体層
３００６ ゲート絶縁膜
３００７ 第１の導電膜
３００８ 第１の導電膜
３００９ 第１の導電膜
３０１０ ゲート絶縁膜
３０１１ 第２の導電膜
３０１２ 第２の導電膜
３０１３ 第２の導電膜
３０１４ 不純物領域
３０１６ 不純物領域
３０１８ 不純物領域
３０２０ サイドウォール
３０２２ 不純物領域
３０２４ 層間絶縁膜
３０２５ 層間絶縁膜
３０２６ 電極
３０２８ 電極
３０４０ 記憶素子
３２００ リーダ／ライタ
３２１０ 表示部
３２２０ 品物
３２３０ 半導体装置
３２５０ 半導体装置
３２６０ 商品
４０５ａ 端部
４０５ｂ 端部
４１０ａ トランジスタ
７５１０ カラムデコーダ
７５２０ ローデコーダ
７５３０ セレクタ
７５４０ 回路
７５５０ 回路
７５６０ メモリセルアレイ
７５７０ メモリセル
７５８０ 記憶部
７６６ａ 導電膜
７８１０ トランジスタ
７８３０ 記憶素子
７８４０ ダイオード
７９００ 抵抗素子
７９１０ センスアンプ

Claims (11)

1. 基板と、
   前記基板上に設けられた複数のトランジスタを有する素子群と、
   前記素子群の上方に設けられたアンテナとして機能する第１の導電膜と前記第１の導電膜を囲んで配置された第２の導電膜とを有し、
   前記第１の導電膜は、コイル状に設けられ、
   前記第２の導電膜は、第１の端部と第２の端部を有し、
   前記第１の端部および前記第２の端部がスイッチング手段を介して接続されていることを特徴とする半導体装置。
2. 基板と、
   前記基板上に設けられた複数のトランジスタを有する素子群と、
   前記素子群の上方に設けられたアンテナとして機能する第１の導電膜と、
   第１の端部および第２の端部を有し且つ前記第１の導電膜を囲んで配置された第２の導電膜と、
   前記第１の端部および前記第２の端部を覆うように絶縁膜を介して設けられた第３の導電膜とを有し、
   前記第１の導電膜は、コイル状に設けられ且つ前記第１の導電膜の両端部がそれぞれ前記素子群と電気的に接続し、
   前記第２の導電膜は、第１の端部と第２の端部を有し且つ前記第１の端部と前記第２の端部が絶縁されていることを特徴とする半導体装置。
3. 基板と、
   前記基板上に設けられた複数のトランジスタを有する素子群と、
   前記素子群の上方に設けられたアンテナとして機能する第１の導電膜と、
   第１の端部および第２の端部を有し且つ前記第１の導電膜を囲んで配置された第２の導電膜と、
   前記第１の端部および前記第２の端部を覆うように絶縁膜を介して設けられた第３の導電膜とを有し、
   前記第１の導電膜は、コイル状に設けられ且つ前記第１の導電膜の両端部がそれぞれ前記素子群と電気的に接続し、
   前記第２の導電膜は、第１の端部と第２の端部を有し、
   前記第１の端部と前記第２の端部とを電気的に接続するか否かによって、通信距離の制御を行うことを特徴とする半導体装置。
4. 基板と、
   前記基板上に設けられた複数のトランジスタを有する素子群と、
   前記素子群の上方に設けられたアンテナとして機能する第１の導電膜と、
   第１の端部および第２の端部を有し且つ前記第１の導電膜を囲んで配置された第２の導電膜と、
   前記第１の端部および前記第２の端部を覆うように絶縁膜を介して設けられた第３の導電膜とを有し、
   前記第１の導電膜は、コイル状に設けられており、
   前記第１の端部と前記第２の端部のいずれか一方と前記第３の導電膜とが電気的に接続し、他方が絶縁されていることを特徴とする半導体装置。
5. 基板と、
   前記基板上に設けられた複数のトランジスタを有する素子群と、
   前記素子群の上方に設けられたアンテナとして機能する第１の導電膜と、
   第１の端部および第２の端部を有し且つ前記第１の導電膜を囲んで配置された第２の導電膜と、
   前記第１の端部および前記第２の端部を覆うように絶縁膜を介して設けられた第３の導電膜とを有し、
   前記第１の導電膜は、コイル状に設けられており、
   前記第１の端部及び前記第２の端部と前記第３の導電膜とを電気的に接続することによって、通信距離の制御を行うことを特徴とする半導体装置。
6. 基板と、
   前記基板上に設けられた複数のトランジスタを有する素子群と、
   前記素子群の上方に設けられたアンテナとして機能する第１の導電膜と前記第１の導電膜を囲んで配置された環状の第２の導電膜とを有し、
   前記第１の導電膜は、コイル状に設けられており、
   前記第２の導電膜の一部を除去することによって、通信距離を制御することを特徴とする半導体装置。
7. 基板と、
   前記基板上に設けられた複数のトランジスタを有する素子群と、
   前記素子群の上方に設けられたアンテナとして機能する第１の導電膜と前記第１の導電膜を囲んで配置された第２の導電膜とを有し、
   前記第１の導電膜は、コイル状に設けられ、
   前記第２の導電膜は、第１の端部と第２の端部を有し且つ前記第１の端部および前記第２の端部が前記複数のトランジスタのいずれかを介して環状に設けられていることを特徴とする半導体装置。
8. 基板と、
   前記基板上に設けられた複数のトランジスタを有する素子群と、
   前記素子群の上方に設けられたアンテナとして機能する第１の導電膜と前記アンテナとして機能する第１の導電膜を囲んで配置された複数の第２の導電膜とを有し、
   前記アンテナとして機能する第１の導電膜は、コイル状に設けられ、
   前記複数の第２の導電膜の各々は、第１の端部と第２の端部を有し且つ前記第１の端部および前記第２の端部が前記複数のトランジスタのいずれかのトランジスタを介して環状に設けられていることを特徴とする半導体装置。
9. 請求項７または請求項８において、
   前記第１の端部および前記第２の端部の一方が前記複数のトランジスタにおけるいずれかのトランジスタのソース領域と接続され、且つ他方がドレイン領域と接続されていることを特徴とする半導体装置。
10. 請求項１乃至請求項９のいずれか一項において、
    前記素子群は、不揮発性のメモリを有していることを特徴とする半導体装置。
11. 請求項１０において、
    前記メモリは、
    第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線と、
    記憶素子を備えたメモリセルと、
    複数の前記メモリセルからなるメモリセルアレイとを有し、
    前記記憶素子は、前記ビット線を構成する導電層と前記ワード線を構成する導電層との間に設けられた有機化合物層を有していることを特徴とする半導体装置。

Images