JP2013132062A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013132062A
JP2013132062A JP2013020415A JP2013020415A JP2013132062A JP 2013132062 A JP2013132062 A JP 2013132062A JP 2013020415 A JP2013020415 A JP 2013020415A JP 2013020415 A JP2013020415 A JP 2013020415A JP 2013132062 A JP2013132062 A JP 2013132062A
Authority
JP
Japan
Prior art keywords
integrated circuit
antenna
circuit portion
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013020415A
Other languages
English (en)
Other versions
JP5523593B2 (ja
Inventor
Jun Koyama
潤 小山
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013020415A priority Critical patent/JP5523593B2/ja
Publication of JP2013132062A publication Critical patent/JP2013132062A/ja
Application granted granted Critical
Publication of JP5523593B2 publication Critical patent/JP5523593B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】集積回路部とアンテナの接続を容易にし、且つ通信機との信号の送受信を確実に
行うことが可能な半導体装置を提供することを目的とする。
【解決手段】集積回路部は、集積回路部が占める面積を大きくとれるように、基板上に薄
膜トランジスタで構成する。そして当該集積回路部上にアンテナを配置し、薄膜トランジ
スタとアンテナとを接続し、且つ基板上で集積回路部が占める面積を、基板の集積回路部
が設けられる面の面積の０．５倍以上１倍以下とする。その結果、集積回路部の大きさを
所望のアンテナサイズに近づけ、集積回路部とアンテナとの接続を容易にし、通信機との
信号の送受信を確実に行うことができる。
【選択図】図２

Description

本発明は、半導体装置に関する。特に電波を用いて無線通信を行う半導体装置に関する。
近年、電磁波等を無線通信に利用した個体識別技術が注目を集めている。特に、無線通信
によりデータの交信を行う半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃ
ｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）を利用した半導体装置（ＩＣ（Ｉｎｔｅｇｒａｔｅ
ｄ Ｃｉｒｃｕｉｔ）チップ、ＲＦタグ、無線タグ、電子タグとも呼ばれる）による個体
識別技術が注目を集めている。ＲＦＩＤを利用した半導体装置（以下、半導体装置ともい
う）による個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人
認証への応用に向けて実用化も進んでいる。半導体装置は、メモリ回路等を備えた信号処
理回路を有する集積回路部とアンテナとによって構成される。
半導体装置は、アンテナの形状にかかわらず、アンテナの始点の接続端子と終点の接続端
子とが集積回路部に接続して設けられる必要がある。そのため、アンテナは、集積回路部
の形状及び大きさに応じて形設される。
集積回路部は、一枚の基板から微小に作製されることで複数の集積回路部が得られる。特
許文献１では、シリコンウエハに複数の半導体チップのサイズを０．５ｍｍ以下で作製す
ることで複数の半導体チップは得られるため、経済的にも歩留まり的にも有利であること
が記載されている。また特許文献１では、半導体チップのサイズを０．５ｍｍ以下で作製
することにより、半導体チップが曲げ、集中過重に対し改善されることが記載されている
。
特開２００４−７８９９１号公報
一方アンテナは、集積回路部の小型化に伴い、アンテナを集積回路部に内蔵する（以下、
オンチップ化するという）ことも考えられる。しかしながら、アンテナのオンチップ化は
、アンテナサイズが小さくなってしまっていた。そのため、半導体装置と外部通信装置（
リーダライタ、リーダ／ライタ、コントローラ、インテロゲータ、質問器とも呼ばれる；
以下、通信装置という）との通信距離が短くなってしまい、信号の送受信を確実に行える
ようにすることが難しかった。
そのため半導体装置は、特許文献１に記載のように、微少な集積回路部と、集積回路部に
比べて大きなサイズのアンテナを別個に作製し、別途接続を行っていた。しかしながら、
半導体装置における微少な集積回路部の接続端子とアンテナの始点及び終点の接続端子と
の接続は、接続不良に伴う歩留まりの低下を招く原因であった。また、半導体装置の曲げ
、集中過重に対し、集積回路部とアンテナとの接続部に応力が加わり断線や接続不良の原
因となっていた。
本発明は、前記課題を解決するためになされたもので、集積回路部とアンテナの接続を容
易にし、且つ通信装置との信号の送受信を確実に行うことが可能な半導体装置を提供する
ことを目的とする。
上述の諸問題を解決するため、本発明者らは、上述の解決しようとする課題とは逆の着想
、つまりアンテナサイズを大きくするために集積回路部をアンテナサイズに近づけるとい
う着想に至った。本発明の半導体装置において、集積回路部は、集積回路部が占める面積
を大きくとれるように、基板上に薄膜トランジスタで構成する。そして本発明の半導体装
置は、当該集積回路部上にアンテナを配置し、薄膜トランジスタとアンテナとを接続する
。その結果、集積回路部の大きさを所望のアンテナサイズに近づけることができるため集
積回路部とアンテナとの接続を容易にし、且つ通信装置との信号の送受信を確実に行うこ
とができることを特徴とする。
なお、本発明において、薄膜トランジスタは、非晶質シリコン膜や多結晶シリコン膜に代
表される非単結晶半導体膜を有する薄膜トランジスタなどを適用することが出来る。これ
らにより、製造温度が高くなくても製造できたり、低コストで製造できたり、大型基板上
に製造できたり、透明基板上に製造できたり、トランジスタで光を透過させたりすること
が出来る。また、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓなどの化合物半導体
を薄膜化した薄膜トランジスタなどを適用することが出来る。これらにより、製造温度が
高くなくても製造できたり、室温で製造できたり、耐熱性の低い基板、例えばプラスチッ
ク基板やフィルム基板に直接トランジスタを形成することが出来る。また、インクジェッ
トや印刷法を用いて作成したトランジスタなどを適用することが出来る。これらにより、
室温で製造すること、真空度の低い状態で製造すること、及び大型基板で製造することが
できる。また、マスク（レチクル）を用いなくても製造することが可能となるため、トラ
ンジスタのレイアウトを容易に変更することが出来る。
なお、半導体装置とは半導体素子（トランジスタなど）を含む回路を有する装置のこと
をいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んで
もよい。または、半導体材料を有する装置のことを半導体装置という。
なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的に
記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接し
てはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。こ
こで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、
など）であるとする。
本発明によれば、半導体装置は、集積回路部の大きさを所望のアンテナサイズに近づけ、
集積回路部とアンテナとの接続を容易にし、通信装置との信号の送受信を確実に行うこと
ができる。また、本発明においては、集積回路部を薄膜トランジスタで構成することによ
り、シリコンウェハを用いた半導体装置の量産に比べても、生産性の向上及び低コスト化
を図ることができる。
実施の形態１の半導体装置を説明する図。 実施の形態１の半導体装置を説明する図。 実施の形態１の半導体装置を説明する図。 実施の形態１の半導体装置を説明する図。 実施の形態１の半導体装置を説明する図。 実施の形態１の半導体装置を説明する図。 実施の形態１の半導体装置を説明する図。 実施の形態２の半導体装置を説明する図。 実施の形態２の半導体装置を説明する図。 実施の形態２の半導体装置を説明する図。 実施の形態２の半導体装置を説明する図。 実施の形態２の半導体装置を説明する図。 実施の形態２の半導体装置を説明する図。 実施の形態２の半導体装置を説明する図。 実施の形態３の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態５の半導体装置を説明する図。 実施の形態５の半導体装置を説明する図。 実施の形態６の半導体装置を説明する図。 実施の形態５の半導体装置を説明する図。
以下、本発明の実施の形態について図面を参照しながら説明する。ただし、本発明は多く
の異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。した
がって、本実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中
の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説
明は省略する。
（実施の形態１）
本発明の半導体装置の構成について、図１を参照して説明する。
図１は、本発明に用いられる半導体装置のブロック図の構成例を示している。図１に示す
半導体装置は、基板１００上に、アンテナ１０１、集積回路部１０２を有する。集積回路
部１０２は、送受信回路１０３、メモリ回路１０４、メモリ制御回路１０５、及び電源回
路１０６が設けられている。また、送受信回路１０３は、整流回路１０７、復調回路１０
８、変調回路１０９によって構成される。
図１に示す送受信回路１０３は、アンテナ１０１で受信した電磁波等の電波（以下、無線
信号という）の電力を電源電位に変換する整流機能、無線信号からデータを取り出す復調
機能、及び送受信回路１０３よりデータを送信する変調機能、を有する回路である。図１
に示す送受信回路１０３において、整流機能を有する回路は、整流回路１０７であり、整
流回路１０７は、一例として、アンテナで受信した交流の無線信号を整流化、及び平滑化
して電源回路１０６に直流の信号として供給するものである。また、復調機能を有する回
路は、復調回路１０８であり、一例として、アンテナで受信した交流の無線信号をダイオ
ード等により、復調した信号に変換し、メモリ制御回路に出力するものである。また、変
調機能を有する回路は、変調回路１０９であり、変調回路１０９は、一例として、メモリ
制御回路により読み出されたデータをもとに、半導体装置の入力インピーダンスの変化に
応じて、通信装置からの搬送波を反射する強度を変化させてＡＳＫ（振幅偏移；Ａｍｐｌ
ｉｔｕｄｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）変調を行い、通信装置にデータを送信するもの
である。なお変調回路１０９は、ＡＳＫ変調に限らず、ＦＳＫ（周波数偏移；Ｆｒｅｑｕ
ｅｎｃｙ ｓｈｉｆｔ ｋｅｙｉｎｇ）変調を行い、通信装置にデータを送信するもので
あってもよい。
図１に示すメモリ回路１０４は、集積回路部のデータを保持する回路であればよく、一例
として、不揮発性メモリに分類されるマスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッ
シュメモリ、強誘電体メモリなどを用いることができる。なお、半導体装置にバッテリー
を設け、メモリ回路に電力が定常的に供給される構成であれば、揮発性メモリに分類され
るＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ
（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いることもできる。
また、メモリ制御回路１０５は、送受信回路１０３より出力された復調信号に基づいてメ
モリ回路１０４からのデータの読み出しを制御する回路であればよい。メモリ制御回路１
０５は、一例として、薄膜トランジスタで構成される複数の論理回路を組み合わせてメモ
リ回路１０４からのデータの読み出しを制御する。また電源回路１０６は、送受信回路１
０３より出力された整流化された信号を一定の電圧の信号として出力する回路であればよ
い。電源回路１０６は、一例として、薄膜トランジスタを用いて構成されるレギュレータ
により、入力される信号を定電圧化するものである。
次に本発明の図１で説明した構成の模式的な上面図について図２に示す。
図２で示す本発明の半導体装置は、基板１００上に集積回路部１０２と、アンテナ１０１
を有する。基板１００上は、集積回路部１０２と領域２００で占められている。なお集積
回路部１０２は配線や半導体層等が設けられている領域であり、領域２００には配線や半
導体層等が設けられていない領域である。また集積回路部１０２上は、環状に設けられた
アンテナ１０１で占められている。本発明における第１の特徴点は、集積回路部１０２及
び集積回路部の内側の領域（本実施の形態では領域２００）が基板１００と接する面の面
積を、基板１００の集積回路部１０２と接する面の面積に近づけることである。すなわち
、集積回路部１０２の面積を基板１００と概略同じ面積に設計することで集積回路部を構
成するトランジスタのデザインルールを大きくすることが出来、且つメモリ回路のメモリ
容量を大きくとることが出来るため、半導体装置の多機能化等に寄与することが出来る。
ただし、基板１００の集積回路部１０２と接する面の面積と、集積回路部１０２及び領域
２００が基板１００と接する面の面積の関係は、概略同じ面積とすることが望ましいが、
基板の端部、またはアンテナの形状によってはこれを満たすものでなくてもよい。そのた
め本明細書において、基板１００の集積回路部１０２が設けられる面の面積と、集積回路
部１０２が基板１００と接する面の面積が概略同じ面積であるとは、基板１００の集積回
路部１０２が設けられる面の面積の０．５倍以上、好ましくは０．７倍以上、より好まし
くは０．９倍以上の面積を基板上の集積回路部が占める面積であるものとする。また基板
上の集積回路部が占める面積の上限は、基板上に集積回路部が形成されることを考慮する
と、基板１００の集積回路部１０２が設けられる面の面積の等倍（一倍）以下となる。す
なわち本発明は、基板１００の集積回路部１０２が設けられる面の面積の０．５倍以上等
倍（１倍）以下、好ましくは０．７倍以上等倍以下、より好ましくは０．９倍以上等倍以
下、の面積を集積回路部が占める面積とすることを特徴とするものである。なお本明細書
における集積回路部が占める領域の面積とは、集積回路部が形成する内側の領域の面積及び端部における凹部などの領域の面積を含むものとする。
なお、領域２００は、通信装置と通信を行う際の交流磁界を通しやすくし、起電力を得る
ために設けられるものである。そのため領域２００を広く取ることにより、半導体装置と
通信装置の距離が離れていても、半導体装置はアンテナが発生する交流磁界の影響を受け
やすくなるため、半導体装置は長距離での通信を行う際に適している。
無線通信を行う半導体装置の信号の伝送方式は、無線通信に使用する信号の周波数に依存
する。アンテナの形状は伝送方式によって大きく異なる。例えば長波長域（例えば、１３
５ｋＨｚ以下の周波数帯域）、短波帯（例えば、１３．５６ＭＨｚ帯）の周波数の場合、
伝送方式は電磁結合方式または電磁誘導方式となり、用いられるアンテナの形状は図２に
示すように、アンテナとして機能する導電体が環状（例えば、ループ状、コイル状）にな
っている。本発明における第２の特徴点は、集積回路部１０２上に集積回路部と同サイズ
のアンテナ１０１を設けることである。本発明は、環状に設けられるアンテナのアンテナ
サイズを、集積回路部が占める面積の大きさに比例して大きく取ることで通信距離を伸ば
し、通信装置との送受信を確実に行うといった効果を有する。
なお本発明における半導体装置の集積回路部を構成する薄膜トランジスタは、例えば、非
晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言
う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタで構成するこ
とができる。薄膜トランジスタを用いる場合、様々なメリットがある。例えば、シリコン
ウェハより切り出された単結晶シリコンを用いた半導体装置よりも低い温度で製造できる
ため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きく
できるため、大型基板上に製造できる。そのため、同時に多くの個数の半導体装置を製造
できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を
用いることができる。そのため、安価なガラス基板上にトランジスタを製造できる。そし
て、ガラス基板は透明であるため、透明な基板上のトランジスタを用いた半導体装置で光
の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジス
タを構成する膜の一部は、光を透過させることが出来る。そのため、デザイン性の向上を
図ることもできる。
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ
などの化合物半導体または酸化物半導体を有する薄膜トランジスタなどを用いることが出
来る。これらにより、製造温度を低くでき、例えば、室温で薄膜トランジスタを製造する
ことが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基
板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化
物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いる
ことも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子として用い
ることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コス
トを低減できる。
または、インクジェットや印刷法を用いて形成した薄膜トランジスタなどを用いること
が出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造すること
ができる。また、マスク（レチクル）を用いなくても製造することが可能となるため、薄
膜トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる
必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜
を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にな
らず、低コストにできる。
なお、本発明における半導体装置の基板の種類は、様々なものを用いることができる。
薄膜トランジスタが形成される基板としては、例えば、単結晶基板、ＳＯＩ基板、ガラス
基板、石英基板、プラスチック基板などを用いることが出来る。
なお本発明における半導体装置のアンテナは、集積回路部の形成された基板と同じ基板に
形成する際、スパッタリング法や、ＣＶＤ法、スピンコーティング法などにより導電膜を
形成し、導電膜をパターニングしてアンテナを形成してもよいし、インクジェット法に代
表される液滴吐出法又はスクリーン印刷法などによりアンテナを形成してもよいし、アデ
ィティブ法またはセミアディティブ法などを用いてアンテナを形成してもよい。
なお、基板上に形成される集積回路部及びアンテナは、複数形成され、基板を切り分ける
ことで、半導体装置の大量生産を行うことができる。本発明は、シリコンウェハよりも、
安価な基板上に薄膜トランジスタを形成し大量生産できるため、経済的に有利である。
また図２においては、無線通信を行う半導体装置の信号の伝送方式を電磁結合方式または
電磁誘導方式とし、アンテナの形状について環状のアンテナを用いた例について示したが
、本発明はこれに限定されない。例えば、信号の周波数が、ＵＨＦ帯（８６０〜９３０Ｍ
Ｈｚ帯）や、２．４５ＧＨｚ帯である場合には、無線通信を行う半導体装置の信号の伝送
方式をマイクロ波方式（「電波方式」ということもある。）としてもよい。図３に電波方
式で無線通信を行うことのできるアンテナの形状を用いた本発明の半導体装置の一例につ
いて説明する。図３に示すアンテナの形状は、細い棒状とすることができる。
図３に示す本発明の半導体装置は、基板１００上に、集積回路部１０２と、アンテナ１０
１を有する。基板１００上は、基板表面を集積回路部１０２で占められている。また集積
回路部１０２上は、細い棒状のアンテナ１０１が形成される。図３に示す本発明の半導体
装置においても、図２での説明と同様に、集積回路部の大きさを所望のアンテナサイズに
近づけ、集積回路部とアンテナとの接続を容易にし、通信装置との信号の送受信を確実に
行うことができる。すなわち、基板と概略同じサイズの集積回路部を設けることで、アン
テナとの接続を容易におこなうことが出来る半導体装置とすることができる。また併せて
、基板と概略同サイズに設けられた集積回路部上に、基板と概略同サイズのアンテナを一
体に形成することができ、シリコンウェハに形成された集積回路上にアンテナを形成する
場合と異なり大きなアンテナを形成することができるため、通信装置との信号の送受信を
確実に行うことができる。
また本発明の半導体装置の構成は、図１で説明した構成に限定されない。図４に図１で説
明した本発明の半導体装置のブロック図とは別のブロック図の構成について説明する。図
４では、本発明の半導体装置における集積回路部を複数有する構成について説明する。
図４は、本発明に用いられる半導体装置のブロック図の構成例を示している。図４に示す
半導体装置は、基板４００上に、アンテナ４０１、第１の集積回路部４０２、第２の集積
回路部４１２を有する。第１の集積回路部４０２は、送受信回路４０３、メモリ回路４０
４、メモリ制御回路４０５、及び電源回路４０６が設けられている。第２の集積回路部４
１２は、送受信回路４１３、メモリ回路４１４、メモリ制御回路４１５、及び電源回路４
１６が設けられている。また、送受信回路４０３及び送受信回路４１３は、整流回路、復
調回路、変調回路（共に図示せず）によって構成される。
図４に示す送受信回路４０３及び送受信回路４１３の構成及び機能については、図１で説
明した送受信回路１０３と同様である。すなわち送受信回路４０３及び送受信回路４１３
は、整流機能を有する整流回路、復調機能を有する復調回路、及び変調機能を有する変調
回路により、無線信号の送受信を行う。また図４に示す、メモリ回路４０４及びメモリ回
路４１４、メモリ制御回路４０５及びメモリ制御回路４１５、並びに電源回路４０６及び
電源回路４１６についても図１で説明したメモリ回路１０４、メモリ制御回路１０５、及
び電源回路１０６での説明を援用するものとする。
図４で示す半導体装置の構成と、図１で示した半導体装置の構成の違いは、集積回路部を
複数有する点にある。そのため、集積回路部のメモリ回路に記憶させるプログラムを異な
らせることができる。そのため図４に示す半導体装置は複数の用途に対して同時に使用す
ることができる。また図４で示す半導体装置は、複数の集積回路部のメモリ回路に同じ識
別情報を記憶させることにより、集積回路部の故障や破壊に対して、冗長性を持たせるこ
とができ、より高い耐性を持たせることができる。なお、図４に示した半導体装置は、ア
ンテナ４０１一つに対し、第１の集積回路部４０２、第２の集積回路部４１２を具備する
構成に限らず、本発明はさらに複数の集積回路部を具備する構成でもよい。
次に本発明の図４で説明した構成の模式的な上面図について図５に示す。
図５で示す本発明の半導体装置は、基板４００上に第１の集積回路部４０２と、第２の集
積回路部４１２と、アンテナ４０１を有する。基板４００上は、第１の集積回路部４０２
と、第２の集積回路部４１２と、領域５００で占められている。また第１の集積回路部４
０２上及び第２の集積回路部４１２上は、環状に設けられたアンテナ４０１で占められて
いる。本発明における第１の特徴点は、上述の図２で説明したように、第１の集積回路部
４０２、第２の集積回路部４１２、及び領域５００が基板４００と接する面の面積を、基
板４００の第１の集積回路部４０２及び第２の集積回路部４１２と接する面の面積に近づ
けることである。すなわち、第１の集積回路部４０２及び第２の集積回路部４１２の面積
を基板４００と概略同じ面積にすることで第１の集積回路部及び第２の集積回路部を構成
するトランジスタのデザインルールを大きくすることが出来、且つメモリ回路のメモリ容
量を大きくとることが出来るため、半導体装置の多機能化等に寄与することが出来る。
ただし、図２での説明と同様に、基板４００の第１の集積回路部４０２及び第２の集積回
路部４１２と接する面の面積と、第１の集積回路部４０２及び第２の集積回路部４１２及
び領域５００が基板４００と接する面の面積の関係は、概略同じ面積とすることが望まし
いが、基板の端部、またはアンテナの形状によってはこれを満たすものでなくてもよい。
そのため本明細書において、基板４００の第１の集積回路部４０２及び第２の集積回路部
４１２とが設けられる面の面積と、第１の集積回路部４０２及び第２の集積回路部４１２
が基板４００と接する面の面積が概略同じ面積であるとは、基板４００の第１の集積回路
部４０２及び第２の集積回路部４１２が設けられる面の面積の０．５倍以上、好ましくは
０．７倍以上、より好ましくは０．９倍以上の面積を基板上の第１の集積回路部４０２及
び第２の集積回路部４１２が占める面積であるものとする。また基板上の第１の集積回路
部４０２及び第２の集積回路部４１２が占める面積の上限は、基板上に第１の集積回路部
４０２及び第２の集積回路部４１２が形成されることを考慮すると、基板４００の第１の
集積回路部４０２及び第２の集積回路部４１２が設けられる面の面積の等倍（一倍）以下
となる。すなわち本発明は、基板４００の第１の集積回路部４０２及び第２の集積回路部
４１２が設けられる面の面積の０．５倍以上等倍（１倍）以下、好ましくは０．７倍以上
等倍以下、より好ましくは０．９倍以上等倍以下、の面積を集積回路部が占める面積とす
ることを特徴とするものである。なお本明細書における第１の集積回路部４０２及び第２
の集積回路部４１２が占める領域の面積とは、集積回路部が形成する内側の領域の面積及び端部における凹部などの領域の面積を含むものとする。
なお、領域５００は、通信装置と通信を行う際の交流磁界を通しやすくし、起電力を得る
ために設けられるものである。そのため領域５００を広く取ることにより、半導体装置と
通信装置の距離が離れていても、半導体装置はアンテナが発生する交流磁界の影響を受け
やすくなるため、半導体装置は長距離での通信を行う際に適している。
無線通信を行う半導体装置の信号の伝送方式は、無線通信に使用する信号の周波数に依存
する。アンテナの形状は伝送方式によって大きく異なる。例えば長波長域（例えば、１３
５ｋＨｚ以下の周波数帯域）、短波帯（例えば、１３．５６ＭＨｚ帯）の周波数の場合、
伝送方式は電磁結合方式または電磁誘導方式となり、用いられるアンテナの形状は図５に
示すように、アンテナとして機能する導電体が環状（例えば、ループ状、コイル状）にな
っている。本発明における第２の特徴点は、第１の集積回路部４０２及び第２の集積回路
部４１２上に集積回路部と同サイズのアンテナ４０１を設けることである。本発明は、環
状に設けられるアンテナのアンテナサイズを、大きく取ることで通信距離を伸ばし、通信
装置との送受信を確実に行うといった効果を有する。図５に示す本発明の構成では基板上
に、第１の集積回路部及び第２の集積回路部とで分けて設けているが、集積回路部が有す
る機能が分かれて設けてあればよく、一部の機能を共有する構成をも含むものとする。ま
た図５の構成においても、図３に示したように、電波方式の無線通信をおこなう細い棒状
のアンテナを用いてもよく、アンテナの形状は伝送方式に応じて適宜設計すればよい。
また本発明の半導体装置の構成は、図１、図４で説明した構成に限定されない。図６に図
１、図４で説明した本発明の半導体装置のブロック図とは別のブロック図の構成について
説明する。図６では、本発明の半導体装置におけるアンテナを複数有する構成について説
明する。
図６は、本発明に用いられる半導体装置のブロック図の構成例を示している。図６に示す
半導体装置は、基板６００上に、第１のアンテナ６０１、第２のアンテナ６１１、集積回
路部６０２を有する。集積回路部６０２は、送受信回路６０３、メモリ回路６０４、メモ
リ制御回路６０５、及び電源回路６０６が設けられている。また、送受信回路６０３は、
整流回路、復調回路、変調回路（共に図示せず）によって構成される。
図６に示す送受信回路６０３の構成及び機能については、図１で説明した送受信回路１０
３と同様である。すなわち送受信回路６０３は、整流機能を有する整流回路、復調機能を
有する復調回路、及び変調機能を有する変調回路により、無線信号の送受信を行う。また
図６に示す、メモリ回路６０４、メモリ制御回路６０５、及び電源回路６０６についても
図１で説明したメモリ回路１０４、メモリ制御回路１０５、及び電源回路１０６での説明
を援用するものとする。
図６で示す半導体装置の構成と、図１で示した半導体装置の構成の違いは、アンテナを複
数有する点にある。そのため、第１のアンテナ６０１と第２のアンテナ６１１とで、送受
信する信号の周波数または伝送方式を異ならせることができる。そのため図６に示す半導
体装置は複数の周波数または伝送方式の無線信号に対して使用することができる。なお、
図６に示した半導体装置は、集積回路部６０２一つに対し、第１のアンテナ６０１、第２
のアンテナ６１１を具備する構成に限らず、本発明はさらに複数のアンテナを具備する構
成でもよい。
次に本発明の図６で説明した構成の模式的な上面図について図７に示す。
図７で示す本発明の半導体装置は、基板６００上に集積回路部６０２と、第１のアンテナ
６０１、第２のアンテナ６１１を有する。基板６００上は、集積回路部６０２と、領域７
００、領域７０１で占められている。また集積回路部６０２上は、環状に設けられた第１
のアンテナ６０１及び第２のアンテナ６１１で占められている。本発明における第１の特
徴点は、上述の図２で説明したように、集積回路部６０２、領域７００、及び領域７０１
が基板と接する面の面積を、基板６００の集積回路部６０２と接する面の面積に近づける
ことである。すなわち、集積回路部６０２の面積を基板６００と概略同じ面積にすること
で集積回路部を構成するトランジスタのデザインルールを大きくすることが出来、且つメ
モリ回路のメモリ容量を大きくとることが出来るため、半導体装置の多機能化等に寄与す
ることが出来る。
ただし、図２での説明と同様に、基板６００の集積回路部６０２と接する面の面積と、集
積回路部６０２、領域７００、及び領域７０１が基板６００と接する面の面積の関係は、
概略同じ面積とすることが望ましいが、基板の端部、またはアンテナの形状によってはこ
れを満たすものでなくてもよい。そのため本明細書において、基板６００の集積回路部６
０２が設けられる面の面積と、集積回路部６０２が基板６００と接する面の面積が概略同
じ面積であるとは、基板６００の集積回路部６０２が設けられる面の面積の０．５倍以上
、好ましくは０．７倍以上、より好ましくは０．９倍以上の面積を基板上の集積回路部が
占める面積であるものとする。また基板上の集積回路部が占める面積の上限は、基板上に
集積回路部が形成されることを考慮すると、基板６００の集積回路部６０２が設けられる
面の面積の等倍（一倍）以下となる。すなわち本発明は、基板６００の集積回路部６０２
が設けられる面の面積の０．５倍以上等倍（１倍）以下、好ましくは０．７倍以上等倍以
下、より好ましくは０．９倍以上等倍以下、の面積を集積回路部が占める面積とすること
を特徴とするものである。なお本明細書における集積回路部が占める領域の面積とは、集積回路部が形成する内側の領域の面積及び端部における凹部などの領域の面積を含むものとする。
なお、領域７００及び領域７０１は、通信装置と通信を行う際の交流磁界を通しやすくし
、起電力を得るために設けられるものである。そのため領域７００及び領域７０１を広く
取ることにより、半導体装置と通信装置の距離が離れていても、半導体装置はアンテナが
発生する交流磁界の影響を受けやすくなるため、半導体装置は長距離での通信を行う際に
適している。
無線通信を行う半導体装置の信号の伝送方式は、無線通信に使用する信号の周波数に依存
する。アンテナの形状は伝送方式によって大きく異なる。例えば長波長域（例えば、１３
５ｋＨｚ以下の周波数帯域）、短波帯（例えば、１３．５６ＭＨｚ帯）の周波数の場合、
伝送方式は電磁結合方式または電磁誘導方式となり、用いられるアンテナの形状は図７に
示すように、アンテナとして機能する導電体が環状（例えば、ループ状、コイル状）にな
っている。本発明における第２の特徴点は、集積回路部６０２上に集積回路部と同サイズ
となるような第１のアンテナ６０１及び第２のアンテナ６１１を設けることである。環状
に設けられるアンテナのアンテナサイズは、大きく取ることで通信距離を伸ばし、通信装
置との送受信を確実に行うといった効果を有する。また図７の構成においても、第１のア
ンテナまたは第２のアンテナに、図３に示したように、電波方式の無線通信をおこなう細
い棒状のアンテナを用いてもよく、アンテナの形状は伝送方式に応じて適宜設計すればよ
い。
以上、複数の構成で示したように本発明は、上記第１の特徴点及び第２の特徴点を併せて
備えることにより、集積回路部の大きさを所望のアンテナサイズに近づけ、集積回路部と
アンテナとの接続を容易にし、通信装置との信号の送受信を確実に行うことができる。す
なわち、基板と概略同じサイズの集積回路部を設けることで、アンテナとの接続を容易に
おこなうことが出来る半導体装置とすることができる。また併せて、基板と概略同サイズ
に設けられた集積回路部上に、基板と概略同サイズのアンテナを一体に形成することが出
来るため、シリコンウェハに形成された集積回路上にアンテナを形成する場合と異なり大
きなアンテナを形成することができるため、通信装置との信号の送受信を確実に行うこと
ができる。
（実施の形態２）
本実施の形態においては、上記実施の形態１で説明した本発明の半導体装置とは、別の構
成について説明する。
図８は、本実施の形態で説明する半導体装置のブロック図の構成例を示している。図８に
示す半導体装置は、基板８００上に、アンテナ８０１、集積回路部８０２、ブースターア
ンテナ８１１を有する。集積回路部８０２は、送受信回路８０３、メモリ回路８０４、メ
モリ制御回路８０５、及び電源回路８０６が設けられている。また、送受信回路８０３は
、整流回路８０７、復調回路８０８、変調回路８０９によって構成される。
本実施の形態が、上記実施の形態１の図１の構成と異なる点は、ブースターアンテナを具
備する点にある。図８においてはブースターアンテナ８１１を具備する構成をとる。本実
施の形態において述べるブースターアンテナとは、半導体装置を構成する通信装置からの
無線信号を受信し半導体装置の集積回路部に出力するアンテナ８０１よりも、サイズの大
きいアンテナのことをいう。ブースターアンテナは、使用する周波数帯域で共振させ、ア
ンテナ８０１と、ブースターアンテナを磁界結合させることで、通信装置より出力された
信号を、効率よく目的の半導体装置へ伝達させることができるものをいう。ブースターア
ンテナは磁界を介してコイルアンテナと結合しているため、直接アンテナとは接続する必
要が無いため好適である。
また図８に示す送受信回路８０３は、アンテナ８０１で受信した無線信号の電力を電源電
位に変換する整流機能、無線信号からデータを取り出す復調機能、及び送受信回路８０３
よりデータを送信する変調機能、を有する回路である。図８に示す送受信回路８０３にお
いて、整流機能を有する回路は、整流回路８０７であり、整流回路８０７は、一例として
、アンテナで受信した交流信号を整流化、及び平滑化して電源回路８０６に直流信号を供
給するものである。また、復調機能を有する回路は、復調回路８０８であり、一例として
、アンテナで受信した無線信号をダイオード等により、復調した信号に変換し、メモリ制
御回路に出力するものである。また、変調機能を有する回路は、変調回路８０９であり、
変調回路８０９は、一例として、メモリ制御回路により読み出されたデータをもとに、半
導体装置の入力インピーダンスの変化に応じて、通信装置からの搬送波を反射する強度を
変化させてＡＳＫ（振幅偏移；Ａｍｐｌｉｔｕｄｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）変調を
行い、通信装置にデータを送信するものである。
図８に示すメモリ回路８０４は、集積回路部のデータを保持する回路であればよく、一例
として、不揮発性メモリに分類されるマスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッ
シュメモリ、強誘電体メモリなどを用いることができる。なお、半導体装置にバッテリー
を設け、メモリ回路に電力が定常的に供給される構成であれば、揮発性メモリに分類され
るＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ
（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いることもできる。
また、メモリ制御回路８０５は、送受信回路８０３より出力された復調信号に基づいてメ
モリ回路８０４からのデータの読み出しを制御する回路であればよい。メモリ制御回路８
０５は、一例として、薄膜トランジスタで構成される複数の論理回路を組み合わせてメモ
リ回路８０４からのデータの読み出しを制御する。また電源回路８０６は、送受信回路８
０３より出力された整流化された信号を一定の電圧の信号として出力する回路であればよ
い。電源回路８０６は、一例として、薄膜トランジスタを用いて構成されるレギュレータ
により、入力される信号を定電圧化するものである。
次に本実施の形態の図８で説明した構成の模式的な上面図及び斜視図について図９に示す
。
図９（ａ）における上面図で示す本発明の半導体装置は、基板８００上に集積回路部８０
２と、アンテナ８０１、及びブースターアンテナ８１１を有する。基板８００上は、集積
回路部８０２と領域９００で占められている。また集積回路部８０２上は、環状に設けら
れたアンテナ８０１及びブースターアンテナ８１１で占められている。本発明における第
１の特徴点は、集積回路部８０２及び集積回路部の内側の領域（本実施の形態では領域９
００）が基板８００と接する面の面積を、基板８００の集積回路部８０２と接する面の面
積に近づけることである。すなわち、集積回路部８０２の面積を基板８００と概略同じ面
積にすることで集積回路部を構成するトランジスタのデザインルールを大きくすることが
出来、且つメモリ回路のメモリ容量を大きくとることが出来るため、半導体装置の多機能
化等に寄与することが出来る。
ただし、基板８００の集積回路部８０２と接する面の面積と、集積回路部８０２及び領域
９００が基板８００と接する面の面積の関係は、概略同じ面積とすることが望ましいが、
基板の端部、またはアンテナの形状によってはこれを満たすものでなくてもよい。そのた
め本明細書において、基板８００の集積回路部８０２が設けられる側の面の面積と、集積
回路部８０２が基板８００と接する面の面積が概略同じ面積であるとは、基板８００の集
積回路部８０２が設けられる面の面積の０．５倍以上、好ましくは０．７倍以上、より好
ましくは０．９倍以上の面積を基板上の集積回路部が占める面積であるものとする。また
基板上の集積回路部が占める面積の上限は、基板上に集積回路部が形成されることを考慮
すると、基板８００の集積回路部８０２が設けられる面の面積の等倍（一倍）以下となる
。すなわち本発明は、基板８００の集積回路部８０２が設けられる面の面積の０．５倍以
上等倍（１倍）以下、好ましくは０．７倍以上等倍以下、より好ましくは０．９倍以上等
倍以下、の面積を集積回路部が占める面積とすることを特徴とするものである。なお本明
細書における集積回路部が占める領域の面積とは、集積回路部が形成する内側の領域の面積及び端部における凹部などの領域の面積を含むものとする。
なお、領域９００は、通信装置とブースターアンテナが通信を行う際及びブースターアン
テナとアンテナが磁界結合する際の交流磁界を通しやすくし、起電力を得るために設けら
れるものである。そのため領域９００を広く取ることにより、半導体装置と通信装置の距
離が離れていても、半導体装置はアンテナが発生する交流磁界の影響を受けやすくなるた
め、半導体装置は長距離での通信を行う際に適している。
また図９（ｂ）における斜視図で示す本発明の半導体装置は、基板８００上に集積回路部
８０２と、アンテナ８０１を有し、基板８１０上にブースターアンテナ８１１を有する。
基板８１０は基板８００と同じ大きさであり、ブースターアンテナ８１１が基板８１０の
一方の面を覆っている。ブースターアンテナ８１１は、集積回路部８０２に直接接続する
ことがないため、図９（ｂ）に示すように、基板８００を基板８１０と貼り合わせること
で、アンテナ８０１とブースターアンテナ８１１との磁界結合をとることができる。すな
わち、基板８００と基板８１０は重畳して設けられる。このとき、集積回路部８０２の占
める面積をブースターアンテナ８１１の占める面積に近づけることで基板８００における
集積回路部のサイズを大きくすることができる。そして集積回路部を構成するトランジス
タのデザインルールを大きくすることが出来、且つメモリ回路のメモリ容量を大きくとる
ことが出来る。そのため、半導体装置の多機能化等に寄与することが出来る。すなわち本
発明における第１の特徴点である基板８００の集積回路部が設けられる面の面積と、集積
回路部８０２が基板８００と接する面積を概略同じにすることを満たすことが出来る。な
おアンテナ８０１のサイズは集積回路部上に設けることができる大きさであればよく、本
実施の形態は集積回路部と接続されるアンテナの大きさや配置の自由度を高めることがで
きるといった効果を奏する。
また無線通信を行う半導体装置の信号の伝送方式は、実施の形態１と同様に無線通信に使
用する信号の周波数に依存する。アンテナの形状は伝送方式によって大きく異なる。本実
施の形態においては、通信装置からの信号を受信するブースターアンテナ８１１の形状が
異なる。例えば長波長域（例えば、１３５ｋＨｚ以下の周波数帯域）、短波帯（例えば、
１３．５６ＭＨｚ帯）の周波数の場合、伝送方式は電磁結合方式または電磁誘導方式とな
り、用いられるブースターアンテナ８１１の形状は図９（ａ）、図９（ｂ）に示すように
、ブースターアンテナとして機能する導電体が環状（例えば、ループ状、コイル状）にな
っている。本実施の形態においては、本発明の第２の特徴点である集積回路部８０２上に
集積回路部と同サイズのアンテナとしてブースターアンテナ８１１を設けることができる
。環状に設けられるブースターアンテナのアンテナサイズは、大きく取ることで通信距離
を伸ばし、通信装置との送受信を確実に行うといった効果を有する。
また図９においては、無線通信を行う半導体装置の信号の伝送方式を電磁結合方式または
電磁誘導方式とし、ブースターアンテナの形状について環状のブースターアンテナを用い
た例について示したが、本発明はこれに限定されない。例えば、信号の周波数が、ＵＨＦ
帯（８６０〜９３０ＭＨｚ帯）や、２．４５ＧＨｚ帯である場合には、無線通信を行う半
導体装置の信号の伝送方式をマイクロ波方式（「電波方式」ということもある。）として
もよい。図１０に電波方式で無線通信を行うことのできるブースターアンテナの形状を用
いた本発明の半導体装置の一例について説明する。図１０に示すアンテナの形状は、細い
棒状とすることができる。
図１０（ａ）に示す本実施の形態の半導体装置は、基板８００上に、集積回路部８０２と
、アンテナ８０１、及びブースターアンテナ８１１を有する。基板８００上は、ブースタ
ーアンテナ８１１が収まる大きさの集積回路部８０２で占められている。また集積回路部
８０２上は、細い棒状のブースターアンテナ８１１で占められている。また細い棒状のブ
ースターアンテナ８１１の凸部１０００においては、コイル状のアンテナ８０１が形設さ
れ、ブースターアンテナ８１１と磁界結合をおこなうことができる。そして図１０（ａ）
に示す構成は、図９での説明と同様に、集積回路部の大きさを所望のブースターアンテナ
のサイズに近づけ、且つアンテナサイズの自由度を高め、通信装置との信号の送受信を確
実に行うことができる。すなわち、基板と概略同じサイズの集積回路部を設けることで、
アンテナとの接続を容易におこなうことが出来る半導体装置とすることができる。また併
せて、基板と概略同サイズに設けられた集積回路部上に、基板と概略同サイズのブースタ
ーアンテナを設け、通信装置との信号の送受信を確実に行うことができる。
また本実施形態においては図１０（ａ）で示したブースターアンテナ８１１をアンテナと
し、図１０（ａ）で示したアンテナ８０１を接続端子として用いる構成としてもよい。図
１０（ｂ）に示す本実施の形態の半導体装置は、基板８００上に、集積回路部８０２と、
アンテナ１００１、及び接続端子８２１を有する。基板８００上は、アンテナ１００１が
収まる大きさの集積回路部８０２で占められている。また、集積回路部８０２上は、細い
棒状のアンテナ１００１で占められている。また細い棒状のアンテナ１００１の凸部１０
００においては、接続端子８２１が形設され、集積回路部８０２とアンテナ１００１とを
接続することができる。そして図１０（ｂ）に示す構成は、実施の形態１での説明と同様
に、集積回路部の大きさを所望のアンテナのサイズに近づけ、通信装置との信号の送受信
を確実に行うことができる。すなわち、基板と概略同じサイズの集積回路部を設け、接続
端子８２１により、アンテナとの接続を容易におこなうことが出来る半導体装置とするこ
とができる。また併せて、基板と概略同サイズに設けられた集積回路部上に、基板と概略
同サイズのアンテナを設け、通信装置との信号の送受信を確実に行うことができる。
また本実施の形態の半導体装置の構成は、図８で説明した構成に限定されない。図１１に
図８で説明した本実施の形態の半導体装置のブロック図とは別のブロック図の構成につい
て説明する。図１１では、本実施形態の半導体装置における集積回路部を複数有する構成
について説明する。
図１１は、本発明に用いられる半導体装置のブロック図の構成例を示している。図１１に
示す半導体装置は、基板１１００上に、アンテナ１１０１、第１の集積回路部１１０２、
第２の集積回路部１１１２、ブースターアンテナ１１１１を有する。第１の集積回路部１
１０２は、送受信回路１１０３、メモリ回路１１０４、メモリ制御回路１１０５、及び電
源回路１１０６が設けられている。第２の集積回路部１１１２は、送受信回路１１１３、
メモリ回路１１１４、メモリ制御回路１１１５、及び電源回路１１１６が設けられている
。また、送受信回路１１０３及び送受信回路１１１３は、整流回路、復調回路、変調回路
（共に図示せず）によって構成される。
図１１に示す送受信回路１１０３及び送受信回路１１１３の構成及び機能については、図
１で説明した送受信回路１０３と同様である。すなわち送受信回路１１０３及び送受信回
路１１１３は、整流機能を有する整流回路、復調機能を有する復調回路、及び変調機能を
有する変調回路により、無線信号の送受信を行う。また図１１に示す、メモリ回路１１０
４及びメモリ回路１１１４、メモリ制御回路１１０５及びメモリ制御回路１１１５、並び
に電源回路１１０６及び電源回路１１１６についても図１で説明したメモリ回路１０４、
メモリ制御回路１０５、及び電源回路１０６での説明を援用するものとする。
図１１で示す半導体装置の構成と、図８で示した半導体装置の構成の違いは、集積回路部
を複数有する点にある。そのため、集積回路部のメモリ回路に記憶させるプログラムを異
ならせることができる。そのため図１１に示す半導体装置は複数の用途に対して同時に使
用することができる。また図１１で示す半導体装置は、複数の集積回路部のメモリ回路に
同じ識別情報を記憶させることにより、集積回路部の故障や破壊に対して、冗長性を持た
せることができ、より高い耐性を持たせることができる。なお、図１１に示した半導体装
置は、ブースターアンテナ１１１１及びアンテナ１１０１一つに対し、第１の集積回路部
１１０２、第２の集積回路部１１１２を具備する構成に限らず、本発明はさらに複数の集
積回路部を具備する構成でもよい。
次に本実施形態の図１１で説明した構成の模式的な上面図について図１２に示す。
図１２で示す本実施形態の半導体装置は、基板１１００上に第１の集積回路部１１０２と
、第２の集積回路部１１１２と、アンテナ１１０１と、ブースターアンテナ１１１１を有
する。基板１１００上は、第１の集積回路部１１０２と、第２の集積回路部１１１２と、
領域１２００で占められている。また第１の集積回路部１１０２上及び第２の集積回路部
１１１２上は、環状に設けられたアンテナ１１０１及びブースターアンテナ１１１１で占
められている。本発明における第１の特徴点は、上述の図９で説明したように、第１の集
積回路部１１０２、第２の集積回路部１１１２、及び領域１２００が基板１１００と接す
る面の面積を、基板１１００の第１の集積回路部１１０２及び第２の集積回路部１１１２
と接する面の面積に近づけることである。すなわち、第１の集積回路部１１０２及び第２
の集積回路部１１１２の面積を基板１１００と概略同じ面積にすることで第１の集積回路
部及び第２の集積回路部を構成するトランジスタのデザインルールを大きくすることが出
来、且つメモリ回路のメモリ容量を大きくとることが出来るため、半導体装置の多機能化
等に寄与することが出来る。なおアンテナ１１０１のサイズは集積回路部上に設けること
ができる大きさであればよく、本実施の形態は集積回路部と接続されるアンテナの大きさ
や配置の自由度を高めることができるといった効果を奏する。
ただし、基板１１００が第１の集積回路部１１０２及び第２の集積回路部１１１２と接す
る面の面積と、第１の集積回路部１１０２、第２の集積回路部１１１２、及び領域１２０
０が基板１１００と接する面の面積の関係は、概略同じ面積とすることが望ましいが、基
板の端部、またはアンテナの形状によってはこれを満たすものでなくてもよい。そのため
本明細書において、基板１１００に第１の集積回路部１１０２及び第２の集積回路部１１
１２が設けられる側の面の面積と、第１の集積回路部１１０２及び第２の集積回路部１１
１２が基板１１００と接する面の面積と、が概略同じ面積であるとは、基板１１００の第
１の集積回路部１１０２及び第２の集積回路部１１１２が設けられる面の面積の０．５倍
以上、好ましくは０．７倍以上、より好ましくは０．９倍以上の面積を基板上の集積回路
部が占める面積であるものとする。また基板上の集積回路部が占める面積の上限は、基板
上に集積回路部が形成されることを考慮すると、基板１１００の第１の集積回路部１１０
２及び第２の集積回路部１１１２が設けられる面の面積の等倍（一倍）以下となる。すな
わち本発明は、基板１１００の第１の集積回路部１１０２及び第２の集積回路部１１１２
が設けられる面の面積の０．５倍以上等倍（１倍）以下、好ましくは０．７倍以上等倍以
下、より好ましくは０．９倍以上等倍以下、の面積を集積回路部が占める面積とすること
を特徴とするものである。なお本明細書における集積回路部が占める領域の面積とは、集積回路部が形成する内側の領域の面積及び端部における凹部などの領域の面積を含むものとする。
なお、領域１２００は、通信装置とブースターアンテナが通信を行う際及びブースターア
ンテナとアンテナが磁界結合する際の交流磁界を通しやすくし、起電力を得るために設け
られるものである。そのため領域１２００を広く取ることにより、半導体装置と通信装置
の距離が離れていても、半導体装置はアンテナが発生する交流磁界の影響を受けやすくな
るため、半導体装置は長距離での通信を行う際に適している。
無線通信を行う半導体装置の信号の伝送方式は、無線通信に使用する信号の周波数に依存
する。アンテナの形状は伝送方式によって大きく異なる。例えば長波長域（例えば、１３
５ｋＨｚ以下の周波数帯域）、短波帯（例えば、１３．５６ＭＨｚ帯）の周波数の場合、
伝送方式は電磁結合方式または電磁誘導方式となり、用いられるブースターアンテナの形
状は図１２に示すように、ブースターアンテナとして機能する導電体が環状（例えば、ル
ープ状、コイル状）になっている。環状に設けられるブースターアンテナのアンテナサイ
ズは、大きく取ることで通信距離を伸ばし、通信装置との送受信を確実に行うといった効
果を有する。そして本発明における第２の特徴点である第１の集積回路部１１０２上に集
積回路部と同サイズのアンテナとして、ブースターアンテナ１１１１を設けることができ
る。図１２に示す本実施形態の構成では基板上に、第１の集積回路部及び第２の集積回路
部とで分けて設けているが、集積回路部が有する機能が分かれて設けてあればよく、一部
の機能が共有する構成をも含むものとする。また図１２の構成においても、図１０に示し
たように、電波方式の無線通信をおこなう細い棒状のアンテナを用いてもよく、アンテナ
の形状は伝送方式に応じて適宜設計すればよい。
また本実施形態の半導体装置の構成は、図８、図１１で説明した構成に限定されない。図
１３に図８、図１１で説明した本実施形態の半導体装置のブロック図とは別のブロック図
の構成について説明する。図１３では、本実施形態の半導体装置におけるアンテナを複数
有する構成について説明する。
図１３は、本発明に用いられる半導体装置のブロック図の構成例を示している。図１３に
示す半導体装置は、基板１３００上に、第１のアンテナ１３０１、第２のアンテナ１３１
１、集積回路部１３０２、及びブースターアンテナ１３２１を有する。集積回路部１３０
２は、送受信回路１３０３、メモリ回路１３０４、メモリ制御回路１３０５、及び電源回
路１３０６が設けられている。また、送受信回路１３０３は、整流回路、復調回路、変調
回路（共に図示せず）によって構成される。
図１３に示す送受信回路１３０３の構成及び機能については、図８で説明した送受信回路
８０３と同様である。すなわち送受信回路１３０３は、整流機能を有する整流回路、復調
機能を有する復調回路、及び変調機能を有する変調回路により、無線信号の送受信を行う
。また図１３に示す、メモリ回路１３０４、メモリ制御回路１３０５、及び電源回路１３
０６についても図８で説明したメモリ回路８０４、メモリ制御回路８０５、及び電源回路
８０６での説明を援用するものとする。
図１３で示す半導体装置の構成と、図８で示した半導体装置の構成の違いは、アンテナを
複数有する点にある。そのため、第１のアンテナ１３０１と第２のアンテナ１３１１とで
、ブースターアンテナ１３２１を介して送受信する信号の周波数を異ならせることができ
る。そのため図１３に示す半導体装置は複数の周波数の無線信号に対して使用することが
できる。なお、図１３に示した半導体装置は、集積回路部１３０２一つに対し、第１のア
ンテナ１３０１、第２のアンテナ１３１１を具備する構成に限らず、本発明はさらに複数
のアンテナを具備する構成でもよい。
次に本実施形態の図１３で説明した構成の模式的な上面図について図１４に示す。
図１４で示す本実施形態の半導体装置は、基板１３００上に集積回路部１３０２と、第１
のアンテナ１３０１、第２のアンテナ１３１１、及びブースターアンテナ１３２１を有す
る。基板１３００上は、集積回路部１３０２と、領域１４００、領域１４０１で占められ
ている。また、集積回路部１３０２上は、環状に設けられた第１のアンテナ１３０１及び
第２のアンテナ１３１１並びにブースターアンテナ１３２１で占められている。本発明に
おける第１の特徴点は、上述の図９で説明したように、集積回路部１３０２、領域１４０
０、及び領域１４０１が基板１３００と接する面の面積を、基板１３００の集積回路部１
３０２と接する面の面積に近づけることである。すなわち、集積回路部１３０２の面積を
基板１３００と概略同じ面積にすることで集積回路部を構成するトランジスタのデザイン
ルールを大きくすることが出来、且つメモリ回路のメモリ容量を大きくとることが出来る
ため、半導体装置の多機能化等に寄与することが出来る。なお第１のアンテナ１３０１及
び第２のアンテナ１３１１のサイズは集積回路部上に設けることができる大きさであれば
よく、本実施の形態は集積回路部と接続されるアンテナの大きさや配置の自由度を高める
ことができるといった効果を奏する。
ただし、基板１３００が集積回路部１３０２と接する面の面積と、集積回路部１３０２、
領域１４００、及び領域１４０１が基板１３００と接する面の面積の関係は、概略同じ面
積とすることが望ましいが、基板の端部、またはアンテナの形状によってはこれを満たす
ものでなくてもよい。そのため本明細書において、基板１３００に集積回路部１３０２が
設けられる側の面の面積と、集積回路部１３０２が基板１３００と接する面の面積と、が
概略同じ面積であるとは、基板１３００の集積回路部１３０２が設けられる面の面積の０
．５倍以上、好ましくは０．７倍以上、より好ましくは０．９倍以上の面積を基板上の集
積回路部が占める面積であるものとする。また基板上の集積回路部が占める面積の上限は
、基板上に集積回路部が形成されることを考慮すると、基板１３００の集積回路部１３０
２が設けられる面の面積の等倍（一倍）以下となる。すなわち本発明は、基板１３００の
集積回路部１３０２が設けられる面の面積の０．５倍以上等倍（１倍）以下、好ましくは
０．７倍以上等倍以下、より好ましくは０．９倍以上等倍以下、の面積を集積回路部が占
める面積とすることを特徴とするものである。なお本明細書における集積回路部が占める
領域の面積とは、集積回路部が形成する内側の領域の面積及び端部における凹部などの領域の面積を含むものとする。
なお、図１４に示す領域１４００及び領域１４０１は、通信装置とブースターアンテナが
通信を行う際及びブースターアンテナとアンテナが磁界結合する際の交流磁界を通しやす
くし、起電力を得るために設けられるものである。そのため領域１４００及び領域１４０
１を広く取ることにより、半導体装置と通信装置の距離が離れていても、半導体装置はア
ンテナが発生する交流磁界の影響を受けやすくなるため、半導体装置は長距離での通信を
行う際に適している。
無線通信を行う半導体装置の信号の伝送方式は、実施の形態１と同様に無線通信に使用す
る信号の周波数に依存する。本実施の形態においては、通信装置からの信号を受信するブ
ースターアンテナ１３２１の形状は伝送方式によって大きく異なる。例えば長波長域（例
えば、１３５ｋＨｚ以下の周波数帯域、）短波帯（例えば、１３．５６ＭＨｚ帯）の周波
数の場合、伝送方式は電磁結合方式または電磁誘導方式となり、用いられるアンテナの形
状は図１４に示すように、ブースターアンテナとして機能する導電体が環状（例えば、ル
ープ状、コイル状）になっている。環状に設けられるブースターアンテナのアンテナサイ
ズは、大きく取ることで通信距離を伸ばし、通信装置との送受信を確実に行うといった効
果を有する。そして本発明における第２の特徴点である集積回路部１３０２上に集積回路
部と同サイズのアンテナとして、ブースターアンテナ１３２１を設けることができる。
上記複数の構成で示したように本発明は、上記第１の特徴点及び第２の特徴点を併せて備
えることにより、集積回路部の大きさを所望のブースターアンテナのアンテナサイズに近
づけ、通信装置との信号の送受信を確実に行うことができる。加えて本実施の形態は、集
積回路部上に設けられるアンテナの位置や大きさの自由度を高めることが出来るといった
効果を奏する。そして、基板と概略同じサイズの集積回路部を設けることで、アンテナと
の接続を容易におこなうことが出来る半導体装置とすることができる。また併せて、基板
と概略同サイズに設けられた集積回路部上に、基板と概略同サイズのアンテナを一体に形
成することが出来るため、シリコンウェハに形成された集積回路上にアンテナを形成する
場合と異なり大きなアンテナを形成することができるため、通信装置との信号の送受信を
確実に行うことができる。
（実施の形態３）
本実施の形態では、バッテリーを搭載した場合の本発明の半導体装置の構成及び動作につ
いて説明する。
本発明の半導体装置にバッテリーを搭載した場合の構成について、図１５を用いて説明す
る。図１５は、本実施の形態で説明する半導体装置のブロック図の構成例を示している。
図１５に示す半導体装置は、基板１５００上に、アンテナ１５０１、集積回路部１５０２
、バッテリー１５５０を有する。集積回路部１５０２は、送受信回路１５０３、メモリ回
路１５０４、メモリ制御回路１５０５、及び電源回路１５０６が設けられている。また、
送受信回路１５０３は、整流回路、復調回路、変調回路によって構成される。
本実施の形態が、上記実施の形態１及び上記実施の形態２の構成と異なる点は、バッテリ
ーを具備する点にある。本実施の形態で説明する半導体装置はバッテリーを有することに
より、外部からの無線通信による信号の電力を利用してバッテリーを充電し、半導体装置
を駆動することができる。その結果、アクティブタイプの半導体装置のような電池の残存
容量の確認や電池の交換をする作業が発生するといったことなく、使用し続けることが可
能になる。加えて、半導体装置を駆動するための電力をバッテリー内に保持することによ
り、半導体装置が動作するための十分な電力が得られ、通信装置との通信距離を伸ばすこ
とができる。なお本実施の形態における図１５で示した基板１５００、アンテナ１５０１
、集積回路部１５０２、送受信回路１５０３、メモリ回路１５０４、メモリ制御回路１５
０５、電源回路１５０６、及び送受信回路１５０３における整流回路、復調回路、変調回
路の説明は、上記実施の形態で説明した記載を援用するものとする。
なお、本実施の形態におけるバッテリーとは、充電することで連続使用時間を回復するこ
とができる電池のことをいう。なおバッテリーとしては、その用途により異なるが、シー
ト状に形成された電池を用いることが好ましく、例えばリチウム電池、好ましくはゲル状
電解質を用いるリチウムポリマー電池や、リチウムイオン電池等を用いることで、小型化
が可能である。勿論、充電可能な電池であればなんでもよく、ニッケル水素電池、ニカド
電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池など
の充電放電可能な電池であってもよいし、またコンデンサを用いても良い。コンデンサと
して、積層セラミックコンデンサ、電気二重層コンデンサを用いることができる。
次に、本発明の半導体装置にバッテリーを搭載した場合の動作について説明する。
バッテリー１５５０は電源回路１５０６と接続されている。またバッテリー１５５０は集
積回路部と接続されている。バッテリーを具備する半導体装置は、半導体装置が受信する
信号を、送受信回路１５０３及び電源回路１５０６を介してバッテリー１５５０に充電す
る。そして充電された電力を、バッテリー１５５０より間欠的に集積回路部１５０２に供
給する。無線信号を受信することによりバッテリーの充電を行い、充電によって得られた
電力を間欠的に負荷である集積回路部に供給することで、電力の効率的な利用を図ること
ができる。
また、本実施の形態において、接続されているとは電気的に接続されていることと同義で
ある。したがって、間に別の素子などが配置されていてもよい。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことがで
きる。すなわち本実施の形態の半導体装置は、集積回路部の大きさを所望のアンテナサイ
ズに近づけ、集積回路部とアンテナとの接続を容易にし、通信装置との信号の送受信を確
実に行うことができる。
（実施の形態４）
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面
を参照して説明する。本実施の形態においては、半導体装置の送受信回路に含まれる素子
等を同一基板上に薄膜トランジスタを用いて設ける場合について説明する。なお、本実施
の形態では、薄膜トランジスタ等の素子を一度支持基板に設けた後、可撓性を有する基板
に転置して半導体装置を作製する場合に関して説明する。また、本実施の形態では、一つ
の基板に複数の集積回路部及びアンテナを形成し（ここでは、縦４×横３）、複数の半導
体装置を作製する場合について説明する。以下の説明において、図１６〜図１７は上面図
の模式図であり、図１８〜図２２は図１６〜図１７におけるＡ−Ｂ間の断面図の模式図で
ある。
まず、基板１６０１の一表面に剥離層１６０２を形成し、続けて下地となる絶縁膜１６０
３および非晶質半導体膜１６０４（例えば非晶質珪素を含む膜）を形成する（図１８（Ａ
）、図１６（Ａ））。剥離層１６０２、絶縁膜１６０３および非晶質半導体膜１６０４は
、連続して形成することができる。連続して形成することにより、大気に曝されないため
不純物の混入を防ぐことができる。なお、以下の工程において、図１６（Ａ）に示された
複数の領域１６５０にそれぞれ半導体装置を構成する集積回路部及びアンテナが形成され
る。
基板１６０１は、ガラス基板、石英基板、金属基板やステンレス基板、本工程の処理温度
に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板であれば、
その面積や形状に大きな制限はないため、例えば、１辺が１メートル以上であって、矩形
状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形
のシリコン基板を用いる場合と比較すると、大きな優位点である。従って、シリコン基板
と比較して集積回路部やアンテナを大きく形成した場合であっても、低コスト化を実現す
ることができる。
なお、本工程では、剥離層１６０２を基板１６０１の全面に設けているが、必要に応じて
、基板１６０１の全面に剥離層を設けた後に、フォトリソグラフィ法により剥離層１６０
２を選択的に設けてもよい。また、基板１６０１に接するように剥離層１６０２を形成し
ているが、必要に応じて、基板１６０１に接するように酸化珪素（ＳｉＯｘ）膜、酸化窒
化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）膜、窒化珪素（ＳｉＮｘ）膜、窒化酸化珪素（ＳｉＮ
ｘＯｙ）（ｘ＞ｙ）膜等の絶縁膜を形成し、当該絶縁膜に接するように剥離層１６０２を
形成してもよい。
剥離層１６０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金
属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（
Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）
、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミ
ウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合
金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料
は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。
金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化
またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気下におけ
る加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設
けることができる。また、金属膜を形成した後に、オゾン水等の酸化力の強い溶液で表面
を処理することにより、金属膜表面に当該金属膜の酸化物又は酸化窒化物を設けることが
できる。
絶縁膜１６０３は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の
窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例え
ば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよ
い。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２
層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形
成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜
として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい
。下地となる絶縁膜は、基板１６０１からの不純物の侵入を防止するブロッキング膜とし
て機能する。
非晶質半導体膜１６０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２
５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。非晶質半導体膜１６
０４としては、例えば、非晶質珪素膜を形成すればよい。
次に、非晶質半導体膜１６０４にレーザー光を照射して結晶化を行う。なお、レーザー光
の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属
元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１６０４の結晶化
を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶
質半導体膜１６０４ａ〜１６０４ｄを形成し、当該結晶質半導体膜１６０４ａ〜１６０４
ｄを覆うようにゲート絶縁膜１６０５を形成する（図１８（Ｂ））。
結晶質半導体膜１６０４ａ〜１６０４ｄの作製工程の一例を以下に簡単に説明すると、ま
ず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜（例えば、非晶質
珪素膜）を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶
質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と
、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レ
ーザー発振器からレーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質
半導体膜１６０４ａ〜１６０４ｄを形成する。なお、結晶化を助長する金属元素を用いる
熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
レーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス
発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いる
ことができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの
気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡ
ｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、Ｙ
ＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ
、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザ
ー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気
レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いること
ができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第
４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば
、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高
調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜
１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして
、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、
ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多
結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパ
ントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添
加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイア
レーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行
うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１
０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによっ
て溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振
周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続
的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得るこ
とができる。
次に、結晶質半導体膜１６０４ａ〜１６０４ｄを覆うゲート絶縁膜１６０５を形成する。
ゲート絶縁膜１６０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化
物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素膜、酸化窒化珪素膜、
窒化酸化珪素膜を、単層又は積層して形成する。
また、ゲート絶縁膜１６０５は、結晶質半導体膜１６０４ａ〜１６０４ｄに対し高密度プ
ラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ
、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素など
の混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ
波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高
密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカ
ル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化すること
ができる。
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍ
の絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜
と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラ
ズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは
窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくする
ことができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため
、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表
面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一
性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜１６０５は、高密度プラズマ処理によって形成される絶縁膜のみを用いても
良いし、それに加えてプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリ
コン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度
プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジス
タは、特性のばらつきを小さくすることができる。
また、半導体膜に対し、連続発振レーザー光若しくは１０ＭＨｚ以上の周波数で発振する
レーザー光を照射しながら一方向に走査して結晶化させて得られた結晶質半導体膜１６０
４ａ〜１６０４ｄは、そのレーザー光の走査方向に結晶が成長する特性がある。その走査
方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に
合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつき
が小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる
。
次に、ゲート絶縁膜１６０５上に、第１の導電膜と第２の導電膜とを積層して形成する。
ここでは、第１の導電膜は、プラズマＣＶＤ法やスパッタ法等により、２０〜１００ｎｍ
の厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電
膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブ
デン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等
から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成
する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料
により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタ
ル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリ
ブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導
電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる
。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブ
デン膜の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲ
ート配線を形成するためのエッチング処理を行って、結晶質半導体膜１６０４ａ〜１６０
４ｄの上方にゲート電極１６０７を形成する。
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体
膜１６０４ａ〜１６０４ｄに、イオンドープ法またはイオン注入法により、ｎ型を付与す
る不純物元素を低濃度に添加する。ｎ型を付与する不純物元素は、１５族に属する元素を
用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
次に、ゲート絶縁膜１６０５とゲート電極１６０７を覆うように、絶縁膜を形成する。絶
縁膜は、プラズマＣＶＤ法やスパッタ法等により、珪素、珪素の酸化物又は珪素の窒化物
の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する
。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングし
て、ゲート電極１６０７の側面に接する絶縁膜１６０８（サイドウォールともよばれる）
を形成する。絶縁膜１６０８は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ
）領域を形成する際のドーピング用のマスクとして用いる。
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１６
０７および絶縁膜１６０８をマスクとして用いて、結晶質半導体膜１６０４ａ〜１６０４
ｄにｎ型を付与する不純物元素を添加して、チャネル形成領域１６０６ａと、第１の不純
物領域１６０６ｂと、第２の不純物領域１６０６ｃを形成する（図１８（Ｃ））。第１の
不純物領域１６０６ｂは薄膜トランジスタのソース領域又はドレイン領域として機能し、
第２の不純物領域１６０６ｃはＬＤＤ領域として機能する。第２の不純物領域１６０６ｃ
が含む不純物元素の濃度は、第１の不純物領域１６０６ｂが含む不純物元素の濃度よりも
低い。
続いて、ゲート電極１６０７、絶縁膜１６０８等を覆うように、絶縁膜を単層または積層
して形成し、当該絶縁膜上に薄膜トランジスタのソース電極又はドレイン電極として機能
する導電膜１６３１を形成する。その結果、薄膜トランジスタ１６３０ａ〜１６３０ｄを
含む素子層１６５１が得られる（図１８（Ｄ）、図１６（Ｂ））。なお、薄膜トランジス
タ等の素子は、領域１６５０の全面に設けた構成としても良いし、上記実施の形態で示し
たように、領域１６５０の一部（例えば、中心部）を除いた部分に設けた構成としても良
い。
絶縁膜は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、
珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテ
ン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成
する。ここでは、絶縁膜を２層で設けた例を示しており、１層目の絶縁膜１６０９として
窒化酸化珪素膜で形成し、２層目の絶縁膜１６１０として酸化窒化珪素膜で形成すること
ができる。
なお、絶縁膜１６０９、１６１０を形成する前、または絶縁膜１６０９、１６１０のうち
の一方又は両方を形成した後に、結晶質半導体膜１６０４ａ〜１６０４ｄの結晶性の回復
や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を
行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用
するとよい。
導電膜１６３１は、フォトリソグラフィ法により絶縁膜１６０９、１６１０等をエッチン
グして、第１の不純物領域１６０６ｂを露出させるコンタクトホールを形成した後、コン
タクトホールを充填するように導電膜を形成し、当該導電膜を選択的にエッチングして形
成する。なお、導電膜を形成する前に、コンタクトホールにおいて露出した結晶質半導体
膜１６０４ａ〜１６０４ｄの表面にシリサイドを形成してもよい。
また、導電膜１６３１は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）
、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッ
ケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）
、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの
元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニ
ウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材
料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む
合金材料に相当する。導電膜１６３１は、例えば、バリア膜とアルミニウムシリコン（Ａ
ｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜
と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、
チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミ
ニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１６３１を形成
する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやア
ルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素
であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができ
ていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとるこ
とができる。
次に、導電膜１６３１を覆うように、絶縁膜１６１１を形成し、当該絶縁膜１６１１に開
口部１６１２を形成する（図１９（Ａ））。ここでは、薄膜トランジスタ１６３０ｄのソ
ース電極又はドレイン電極として機能する導電膜１６３１が露出するように開口部１６１
２を形成する。絶縁膜１６１１は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法または
スクリーン印刷法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。
また、絶縁膜１６１１は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
次に、絶縁膜１６１１の表面に薄膜の金属膜１６１３を形成する（図１９（Ｂ））。金属
膜１６１３は、絶縁膜１６１１の表面に粗化処理を施した後にめっき処理を行うことによ
って形成することができる。例えば、絶縁膜１６１１を化学的に粗化して表面に凹凸を形
成した後に、無電解で銅（Ｃｕ）めっき処理を行えばよい。また、めっき処理は銅に限ら
ず、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）等を用いてもよい。
次に、金属膜１６１３上にレジスト１６１４を選択的に形成する（図１９（Ｃ））。レジ
スト１６１４は、導電膜を設けたい部分を除いた領域に形成する。
次に、レジスト１６１４に覆われていない金属膜１６１３上に導電膜１６１５を形成する
（図２０（Ａ））。導電膜１６１５は、めっき処理を行うことによって形成することがで
きる。例えば、銅（Ｃｕ）を用いた電解めっき処理により形成することができる。めっき
処理は銅に限らず、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）等を用い
てもよい。
次に、レジスト１６１４及び導電膜１６１５に覆われていない金属膜１６１３を選択的に
除去することによって、オンチップのアンテナとして機能する導電膜１６１６ａ及び薄膜
トランジスタ等の素子における配線として機能する導電膜１６１６ｂを形成する（図２０
（Ｂ）、図１６（Ｃ））。つまり、本実施の形態では、アンテナとして機能する導電膜と
配線として機能する導電膜の一部を同時に形成する。もちろん、アンテナとして機能する
導電膜１６１６ａと配線として機能する導電膜１６１６ｂを別途形成してもよい。
なお、導電膜１６１６ａ、導電膜１６１６ｂの作製は、図１９（Ｂ）〜図２０（Ｂ）に示
した方法に限られず、導電膜１６３１の作製方法と同様にＣＶＤ法やスパッタリング法等
により形成した後、フォトリソグラフィ法を用いて形成しても良い。また、液滴吐出法や
スクリーン印刷法等により直接パターンを形成しても良い。スクリーン印刷法により導電
膜１６１６ａ、１６１６ｂを形成する場合には、例えば、図１９（Ａ）の状態まで形成し
た後、銀等の導電性のペーストを絶縁膜１６１１上に選択的に形成し、その後、５０〜３
５０度の加熱処理を行って導電膜１６１６ａ、１６１６ｂとすればよい。なお、スパッタ
リング法を用いて導電膜１６１６ａ、１６１６ｂを形成する際には、高純度のアルミニウ
ム（純度が２Ｎ以上）膜、もしくはチタンとアルミニウムの積層した膜、またはチタンと
銅の積層した膜等を用いることで薄膜トランジスタの配線の作製のプロセスと一貫して行
うことができるため、量産性を向上させることができる。
次に、薄膜トランジスタ１６３０ａ〜１６３０ｄやアンテナとして機能する導電膜１６１
６ａ等を含む素子形成層を基板１６０１から剥離する。
まず、導電膜１６１６ａ、１６１６ｂを覆うように絶縁膜１６１７を形成した後、レーザ
ー光を照射することにより開口部１６１８を形成する（図２０（Ｃ）、図１７（Ａ））。
続いて、素子形成層１６１９の一方の面（ここでは、絶縁膜１６１７の表面）を第１のシ
ート材料１６２０に貼り合わせた後、物理的な力を用いて基板１６０１から素子形成層１
６１９を剥離する（図２１（Ａ））。第１のシート材料１６２０としては、ホットメルト
フィルム等を用いることができる。また、後に第１のシート材料１６２０を剥離する場合
には、熱を加えることにより粘着力が弱まる熱剥離テープを用いることができる。
なお、剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによっ
て、薄膜トランジスタ１６３０ａ〜薄膜トランジスタ１６３０ｄ等の素子が静電気等によ
って破壊されることを防止できる。また、素子形成層１６１９が剥離された基板１６０１
を再利用することによって、低コスト化を実現することができる。
次に、素子形成層１６１９の他方の面（基板１６０１から剥離により露出した面）に、第
２のシート材料１６２１を設ける（図２１（Ｂ）、図１７（Ｂ））。第２のシート材料１
６２１は、ホットメルトフィルム等を用い、加熱処理と加圧処理の一方又は両方を行うこ
とにより素子形成層１６１９の他方の面に貼り合わせることができる。また、第１のシー
ト材料１６２０として熱剥離テープを用いた場合には、第２のシート材料１６２１を貼り
合わせる際に加えた熱を利用して剥離することができる。
次に、第２のシート材料１６２１上に設けられた素子形成層１６１９をダイシング、スク
ライビング又はレーザーカット法等により選択的に分断することによって、複数の半導体
装置を得ることができる（図２２、図１７（Ｃ））。第２のシート材料１６２１として、
プラスチック等の可撓性を有する基板を用いることによって可撓性を有する半導体装置を
作製することができる。
なお、本実施の形態では、基板１６０１上に薄膜トランジスタやアンテナ等の素子を形成
した後、当該基板１６０１から剥離することによって可撓性を有する半導体装置を作製す
る場合について示したが、これに限られない。例えば、基板１６０１上に剥離層１６０２
を設けずに図１８（Ａ）〜図２０（Ｂ）の工程を適用することにより、基板１６０１上に
薄膜トランジスタやアンテナ等の素子が設けられた半導体装置を作製することができる。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことがで
きる。すなわち本実施の形態の半導体装置は、集積回路部の大きさを所望のアンテナサイ
ズに近づけ、集積回路部とアンテナとの接続を容易にし、通信装置との信号の送受信を確
実に行うことができる。
（実施の形態５）
本実施の形態では、上記実施の形態と異なる半導体装置の作製方法に関して、図面を参照
して説明する。具体的には、外部アンテナ（ブースターアンテナ）を有する半導体装置の
作製方法に関して説明する。
まず、上述した図１８（Ａ）〜図２１（Ａ）まで同様に形成する。次に、素子形成層１６
１９の他方の面に第２のシート材料１６２１を設けると同時又は設けた後に第１のシート
材料１６２０を剥離する（図２３（Ａ））。
次に、ブースターアンテナとして機能する導電膜１６２３が設けられた基板１６２２を素
子形成層１６１９の一方の面（ここでは、絶縁膜１６１７の表面）に貼り合わせて設ける
（図２３（Ｂ）、図２６（Ａ））。ここでは、接着性を有する樹脂１６２４を用いて、導
電膜１６２３が設けられた基板１６２２を素子形成層１６１９の一方の面に貼り合わせて
設ける。
なお、基板１６２２に設けられた導電膜１６２３と、素子形成層１６１９に設けられた素
子とは電気的に接続せずに設ける。つまり、本実施の形態で示す半導体装置において、導
電膜１６１６ａはオンチップアンテナであり、導電膜１６２３は外部アンテナ（ブースタ
ーアンテナ）となる。従って、外部（通信装置）との情報の送受信は、導電膜１６２３か
ら構成されるアンテナを利用して行い、当該導電膜１６２３から構成されるアンテナと導
電膜１６１６ｂから構成されるアンテナが情報の授受を行うことによって、半導体装置と
外部との通信が行われる。
なお、上記図２３では、ブースターアンテナとして機能する導電膜１６２３を薄膜トラン
ジスタの上方に設けた例を示したが、導電膜１６２３は素子形成層１６１９の素子と電気
的に接続する必要がないため、薄膜トランジスタの下方に設けた構成としてもよい。この
場合の作製方法に関して、図２４を用いて簡単に説明する。
まず、上述した図１８（Ａ）〜図２１（Ａ）まで同様に形成し、基板１６０１から素子形
成層１６１９を剥離する（図２４（Ａ））。次に、素子形成層１６１９の他方の面（基板
１６０１から剥離により露出した面）に、ブースターアンテナとして機能する導電膜１６
２３が設けられた基板１６２２を貼り合わせて設ける（図２４（Ｂ）、図２６（Ｂ））。
ここでは、接着性を有する樹脂１６２４を用いて、導電膜１６２３が設けられた基板１６
２２を素子形成層１６１９の他方の面に貼り合わせて設ける。
以上のように、本実施の形態で示す半導体装置は、当該半導体装置を構成する集積回路部
の面積と、ブースターアンテナの面積を基板１６２２と概略同じ面積で設ける。このよう
な構成とすることにより、ブースターアンテナとして機能する導電膜１６２３が薄膜トラ
ンジスタ等の配線により位置（レイアウト）が制限される場合（例えば、導電膜１６１６
ａと導電膜１６１６ｂが同一の膜上に設けられる場合）であっても、通信距離を確保する
ことが可能となる。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことがで
きる。すなわち本実施の形態の半導体装置は、集積回路部の大きさを所望のアンテナサイ
ズに近づけ、集積回路部とアンテナとの接続を容易にし、通信装置との信号の送受信を確
実に行うことができる。
（実施の形態６）
本実施の形態では、本発明の半導体装置の用途について説明する。本発明の半導体装置
は、例えば、デジタルビデオカメラ、コンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体
的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し
、その画像を表示しうるディスプレイを備えた装置）等の電子機器や、紙幣、硬貨、有価
証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボト
ル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品
（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類等の商品や荷物の荷
札等の物品に設ける、いわゆるＩＣラベル、ＩＣカードとして使用することができる。
なお、本実施の形態において、ＩＣカードとは、プラスチック製カードに薄片化した半
導体装置（ＩＣチップ）を埋設して情報を記録できるようにしたカードである。また、本
発明の半導体装置の態様はさまざまであり、ラベル状の半導体装置であれば、ＩＣラベル
と呼称することとなる。
本実施の形態では、図２５を参照して、本発明の半導体装置を具備するＩＣラベル、Ｉ
Ｃカードの応用例、及びそれらを付した商品の一例について説明する。
図２５（Ａ）は、本発明に係る半導体装置を内包したＩＣラベルの一例である。ラベル
台紙３００１（セパレート紙）上に、半導体装置３００２を内蔵した複数のＩＣラベル３
００３が形成されている。ＩＣラベル３００３は、ボックス３００４内に収納されている
。また、ＩＣラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、
商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されている半導体装置
には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権
、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。ま
た、半導体装置内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品
の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、
生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておく
ことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスするこ
とができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費
者側からは書換え、消去等ができない仕組みになっている。
図２５（Ｂ）は、本発明の半導体装置を内包したラベル状のＩＣラベル３０１１を示し
ている。ＩＣラベル３０１１を商品に備え付けることにより、商品管理が容易になる。例
えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握
することができる。このように、ＩＣラベルを備えることにより、所謂トレーサビリティ
に優れた商品を流通させることができる。また、本発明においては、上記実施の形態で説
明したように、集積回路部として薄膜トランジスタを具備し、バッテリーとして薄膜二次
電池またはコンデンサを具備する構成を取り得る。そのため図２５（Ｂ）に示すように曲
面形状を有する物品への貼付に際しても本発明は有用である。
図２５（Ｃ）は、本発明の半導体装置を内包したＩＣカード３０２１の完成品の状態の
一例である。上記ＩＣカード３０２１としては、キャッシュカード、クレジットカード、
プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆ
るカード類が含まれる。
なお図２５（Ｃ）に示した本発明の半導体装置を内包したＩＣカードにおいては、集積回
路部として薄膜トランジスタを具備し、バッテリーとして薄膜二次電池またはコンデンサ
を具備する構成を取り得る。そのため、図２５（Ｄ）に示すように折り曲げた形状に変形
させたとしても使用することが可能になるため、本発明は大変有用である。
図２５（Ｅ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３
１には、本発明の半導体装置が埋め込まれており、その周囲は樹脂によって成形され、半
導体装置を保護している。ここで、該樹脂中にはフィラーが充填された構成となっている
。無記名債券３０３１は、本発明に係るＩＣラベル、ＩＣカードと同じ要領で作成するこ
とができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図
書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿
論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証
書類等に本発明の半導体装置３０３２を設けることにより、認証機能を設けることができ
、この認証機能を活用すれば、偽造を防止することができる。
以上、本発明の半導体装置を内包する具備するＩＣラベル、及びＩＣカードは物品（生
き物を含む）であればどのようなものにでも設けて使用することができる。
なお、本実施の形態は、本明細書の実施の形態の技術的要素と組み合わせて行うことがで
きる。すなわち本実施の形態の半導体装置は、集積回路部の大きさを所望のアンテナサイ
ズに近づけ、集積回路部とアンテナとの接続を容易にし、通信装置との信号の送受信を確
実に行うことができる。
１００ 基板
１０１ アンテナ
１０２ 集積回路部
１０３ 送受信回路
１０４ メモリ回路
１０５ メモリ制御回路
１０６ 電源回路
１０７ 整流回路
１０８ 復調回路
１０９ 変調回路
２００ 領域
４００ 基板
４０１ アンテナ
４０２ 第１の集積回路部
４０３ 送受信回路
４０４ メモリ回路
４０５ メモリ制御回路
４０６ 電源回路
４１２ 第２の集積回路部
４１３ 送受信回路
４１４ メモリ回路
４１５ メモリ制御回路
４１６ 電源回路
５００ 領域
６００ 基板
６０１ 第１のアンテナ
６０２ 集積回路部
６０３ 送受信回路
６０４ メモリ回路
６０５ メモリ制御回路
６０６ 電源回路
６１１ 第２のアンテナ
７００ 領域
７０１ 領域
８００ 基板
８０１ アンテナ
８０２ 集積回路部
８０３ 送受信回路
８０４ メモリ回路
８０５ メモリ制御回路
８０６ 電源回路
８０７ 整流回路
８０８ 復調回路
８０９ 変調回路
８１０ 基板
８１１ ブースターアンテナ
８２１ 接続端子
９００ 領域
１０００ 凸部
１００１ アンテナ
１１００ 基板
１１０１ アンテナ
１１０２ 第１の集積回路部
１１０３ 送受信回路
１１０４ メモリ回路
１１０５ メモリ制御回路
１１０６ 電源回路
１１１１ ブースターアンテナ
１１１２ 第２の集積回路部
１１１３ 送受信回路
１１１４ メモリ回路
１１１５ メモリ制御回路
１１１６ 電源回路
１２００ 領域
１３００ 基板
１３０１ 第１のアンテナ
１３０２ 集積回路部
１３０３ 送受信回路
１３０４ メモリ回路
１３０５ メモリ制御回路
１３０６ 電源回路
１３１１ 第２のアンテナ
１３２１ ブースターアンテナ
１４００ 領域
１４０１ 領域
１５００ 基板
１５０１ アンテナ
１５０２ 集積回路部
１５０３ 送受信回路
１５０４ メモリ回路
１５０５ メモリ制御回路
１５０６ 電源回路
１５５０ バッテリー
１６０１ 基板
１６０２ 剥離層
１６０３ 絶縁膜
１６０４ 非晶質半導体膜
１６０４ａ 結晶質半導体膜
１６０４ｂ 結晶質半導体膜
１６０４ｃ 結晶質半導体膜
１６０４ｄ 結晶質半導体膜
１６０５ ゲート絶縁膜
１６０６ａ チャネル形成領域
１６０６ｂ 不純物領域
１６０６ｃ 不純物領域
１６０７ ゲート電極
１６０８ 絶縁膜
１６０９ 絶縁膜
１６１０ 絶縁膜
１６１１ 絶縁膜
１６１２ 開口部
１６１３ 金属膜
１６１４ レジスト
１６１５ 導電膜
１６１６ 導電膜
１６１６ａ 導電膜
１６１６ｂ 導電膜
１６１７ 絶縁膜
１６１８ 開口部
１６１９ 素子形成層
１６２０ シート材料
１６２１ シート材料
１６２２ 基板
１６２３ 導電膜
１６２４ 樹脂
１６３０ａ 薄膜トランジスタ
１６３０ｂ 薄膜トランジスタ
１６３０ｃ 薄膜トランジスタ
１６３０ｄ 薄膜トランジスタ
１６３１ 導電膜
１６５０ 領域
１６５１ 素子層
３００１ ラベル台紙
３００２ 半導体装置
３００３ ＩＣラベル
３００４ ボックス
３０１１ ＩＣラベル
３０２１ ＩＣカード
３０３１ 無記名債券
３０３２ 半導体装置

Claims (7)

  1. ループ状のアンテナと、
    前記ループ状のアンテナと電気的に接続する第１の集積回路部と、
    前記ループ状のアンテナと前記第１の集積回路部とが同一の面側に設けられた第１の基板とを有し、
    前記第１の基板の前記面は、前記第１の集積回路部が位置する第１の領域と、前記第１の集積回路部が位置しない第２の領域とを有し、
    前記ループ状のアンテナは、前記第１の領域のみに重なるように、前記第１の集積回路部上に位置し、
    前記第１の領域は、前記第２の領域を囲むように位置することを特徴とする半導体装置。
  2. ループ状のアンテナと、
    前記ループ状のアンテナと電気的に接続する第１の集積回路部と、
    前記ループ状のアンテナ及び前記第１の集積回路部上の、ループ状のブースターアンテナと、
    前記ループ状のアンテナと、前記第１の集積回路部と、前記ループ状のブースターアンテナと、が同一の面側に設けられた第１の基板と、を有し、
    前記第１の基板の前記面は、前記第１の集積回路部が位置する第１の領域と、前記第１の集積回路部が位置しない第２の領域とを有し、
    前記ループ状のアンテナは、前記第１の領域のみに重なるように、前記第１の集積回路部上に位置し、
    前記第１の領域は、前記第２の領域を囲むように位置することを特徴とする半導体装置。
  3. 請求項２において、
    前記ループ状のアンテナの中央の空洞部と、前記ループ状のブースターアンテナの中央の空洞部とは一部重なることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記半導体装置は、無線信号を受信することで電力を充電するバッテリーを有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第１の集積回路部は、送受信回路、電源回路、メモリ制御回路、またはメモリ回路を有することを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記第１の集積回路部は、化合物半導体を有するトランジスタを有することを特徴とする半導体装置。
  7. 請求項６において、
    前記化合物半導体は、ＩｎとＧａとＺｎとを有することを特徴とする半導体装置。
JP2013020415A 2007-02-09 2013-02-05 半導体装置 Expired - Fee Related JP5523593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013020415A JP5523593B2 (ja) 2007-02-09 2013-02-05 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007030491 2007-02-09
JP2007030491 2007-02-09
JP2013020415A JP5523593B2 (ja) 2007-02-09 2013-02-05 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008027218A Division JP2008217778A (ja) 2007-02-09 2008-02-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2013132062A true JP2013132062A (ja) 2013-07-04
JP5523593B2 JP5523593B2 (ja) 2014-06-18

Family

ID=39685128

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008027218A Withdrawn JP2008217778A (ja) 2007-02-09 2008-02-07 半導体装置
JP2013020415A Expired - Fee Related JP5523593B2 (ja) 2007-02-09 2013-02-05 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008027218A Withdrawn JP2008217778A (ja) 2007-02-09 2008-02-07 半導体装置

Country Status (2)

Country Link
US (2) US8816484B2 (ja)
JP (2) JP2008217778A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130878A (ja) * 2016-01-22 2017-07-27 国立研究開発法人産業技術総合研究所 偽造防止回路
US10898306B2 (en) 2016-11-25 2021-01-26 3M Innovative Properties Company Dental treatment system

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1978472A3 (en) * 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5403903B2 (ja) 2007-12-04 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法
JP5475962B2 (ja) * 2008-04-28 2014-04-16 学校法人慶應義塾 電子回路
WO2010035627A1 (en) * 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010038596A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Modulation circuit and semiconductor device including the same
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
JP5511071B2 (ja) * 2010-07-07 2014-06-04 Ｎｅｃトーキン株式会社 アンテナモジュール及び非接触電力伝送装置
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
CN102959800B (zh) 2010-09-07 2015-03-11 株式会社村田制作所 天线装置以及通信终端装置
TWI456603B (zh) * 2010-09-20 2014-10-11 Wintek Corp 電子裝置
JP5717412B2 (ja) * 2010-11-26 2015-05-13 ルネサスエレクトロニクス株式会社 無線通信用半導体装置
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104078745A (zh) * 2013-03-29 2014-10-01 株式会社村田制作所 天线装置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
DE102013109221B4 (de) * 2013-08-26 2022-05-19 Infineon Technologies Ag Chip-Anordnung, Analysevorrichtung, Aufnahmebehälter, und Aufnahmebehältersystem
WO2015099026A1 (ja) * 2013-12-27 2015-07-02 トッパン・フォームズ株式会社 非接触型データ受送信体、並びに、それを備えた無線ｉｃタグおよび無線ｉｃ保持体
US9787368B2 (en) * 2015-11-06 2017-10-10 Mediatek Inc. Antenna having passive booster for near field communication
JP6251770B2 (ja) 2016-04-15 2017-12-20 株式会社エスケーエレクトロニクス Ｒｆｉｄタグ
JP2020127058A (ja) * 2017-06-08 2020-08-20 シャープ株式会社 アンテナデバイスおよびこれを備えた表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101370A (ja) * 1999-10-04 2001-04-13 Dainippon Printing Co Ltd 情報処理媒体
JP2003216918A (ja) * 2002-01-18 2003-07-31 Yoshikama Electronics Engineering Kk データキャリア
JP2005183741A (ja) * 2003-12-19 2005-07-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006245557A (ja) * 2005-02-03 2006-09-14 Semiconductor Energy Lab Co Ltd 半導体装置、電子機器および半導体装置の作製方法
JP2006270072A (ja) * 2005-02-28 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
JP2007012042A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法、並びにアンテナの作製方法
JP2007013943A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2004078991A (ja) 1998-12-17 2004-03-11 Hitachi Ltd 半導体装置およびその製造方法
US6634564B2 (en) * 2000-10-24 2003-10-21 Dai Nippon Printing Co., Ltd. Contact/noncontact type data carrier module
US6836026B1 (en) * 2003-01-14 2004-12-28 Lsi Logic Corporation Integrated circuit design for both input output limited and core limited integrated circuits
EP1494167A1 (en) * 2003-07-04 2005-01-05 Koninklijke Philips Electronics N.V. Flexible semiconductor device and identification label
JP2005056221A (ja) * 2003-08-06 2005-03-03 Hitachi Maxell Ltd 半導体モジュール及びその製造方法
US7727854B2 (en) * 2003-12-19 2010-06-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2006024087A (ja) * 2004-07-09 2006-01-26 Nec Corp 無線デバイス、その製造方法、その検査方法及び検査装置並びに無線装置及びその製造方法
JP5072208B2 (ja) 2004-09-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
TWI372413B (en) 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7307006B2 (en) 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US20060202269A1 (en) * 2005-03-08 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic appliance having the same
KR101216125B1 (ko) 2005-05-31 2012-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2006129817A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and manufacturing method of antenna

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101370A (ja) * 1999-10-04 2001-04-13 Dainippon Printing Co Ltd 情報処理媒体
JP2003216918A (ja) * 2002-01-18 2003-07-31 Yoshikama Electronics Engineering Kk データキャリア
JP2005183741A (ja) * 2003-12-19 2005-07-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2006245557A (ja) * 2005-02-03 2006-09-14 Semiconductor Energy Lab Co Ltd 半導体装置、電子機器および半導体装置の作製方法
JP2006270072A (ja) * 2005-02-28 2006-10-05 Semiconductor Energy Lab Co Ltd 半導体装置の製造方法
JP2007012042A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法、並びにアンテナの作製方法
JP2007013943A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130878A (ja) * 2016-01-22 2017-07-27 国立研究開発法人産業技術総合研究所 偽造防止回路
US10898306B2 (en) 2016-11-25 2021-01-26 3M Innovative Properties Company Dental treatment system

Also Published As

Publication number Publication date
JP5523593B2 (ja) 2014-06-18
US20080191332A1 (en) 2008-08-14
US8816484B2 (en) 2014-08-26
JP2008217778A (ja) 2008-09-18
US20140353758A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP5523593B2 (ja) 半導体装置
JP5025758B2 (ja) 半導体装置
JP6017621B2 (ja) 電力供給システム
JP5890552B2 (ja) 半導体装置の作製方法
US7683838B2 (en) Semiconductor device
JP5192732B2 (ja) 半導体装置及び当該半導体装置を具備するｉｃラベル、ｉｃタグ、ｉｃカード
TWI481195B (zh) 振盪器電路及包含該振盪器電路的半導體裝置
JP2008161045A (ja) 半導体装置及び当該半導体装置の充電方法、並びに当該半導体装置を用いた通信システム
JP5324161B2 (ja) 半導体装置
JP5089033B2 (ja) 半導体装置の作製方法
JP2007280372A (ja) 半導体装置及び当該半導体装置を具備するｉｄラベル、ｉｄタグ、ｉｄカード
JP4906093B2 (ja) 半導体装置
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5346459B2 (ja) 発振回路およびそれを備えた半導体装置
JP5111094B2 (ja) 半導体装置
JP5438894B2 (ja) 半導体装置及び電子機器
JP5159178B2 (ja) 半導体装置
JP4908936B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140408

R150 Certificate of patent or registration of utility model

Ref document number: 5523593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees