JP6508724B2 - 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート - Google Patents

半導体素子及びその製造方法、並びに脂肪族ポリカーボネート Download PDF

Info

Publication number
JP6508724B2
JP6508724B2 JP2015553541A JP2015553541A JP6508724B2 JP 6508724 B2 JP6508724 B2 JP 6508724B2 JP 2015553541 A JP2015553541 A JP 2015553541A JP 2015553541 A JP2015553541 A JP 2015553541A JP 6508724 B2 JP6508724 B2 JP 6508724B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
aliphatic polycarbonate
dopant
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015553541A
Other languages
English (en)
Other versions
JPWO2015093455A1 (ja
Inventor
井上　聡
聡 井上
下田　達也
達也 下田
信貴 藤本
信貴 藤本
聖司 西岡
聖司 西岡
修一 辛島
修一 辛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Seika Chemicals Co Ltd
Japan Advanced Institute of Science and Technology
Original Assignee
Sumitomo Seika Chemicals Co Ltd
Japan Advanced Institute of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Seika Chemicals Co Ltd, Japan Advanced Institute of Science and Technology filed Critical Sumitomo Seika Chemicals Co Ltd
Publication of JPWO2015093455A1 publication Critical patent/JPWO2015093455A1/ja
Application granted granted Critical
Publication of JP6508724B2 publication Critical patent/JP6508724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D169/00—Coating compositions based on polycarbonates; Coating compositions based on derivatives of polycarbonates
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00—Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/008—Temporary coatings
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D7/00—Features of coating compositions, not provided for in group C09D5/00; Processes for incorporating ingredients in coating compositions
    • C09D7/40—Additives
    • C09D7/60—Additives non-macromolecular
    • C09D7/61—Additives non-macromolecular inorganic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G64/00—Macromolecular compounds obtained by reactions forming a carbonic ester link in the main chain of the macromolecule
    • C08G64/02—Aliphatic polycarbonates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/068—Polycarbonate

Description

本発明は、半導体素子及びその製造方法、並びに脂肪族ポリカーボネートに関する。
従来、半導体素子の一例である薄膜トランジスタを製造する過程においては、いわゆる真空下ないし低圧下における成膜プロセス又はエッチングプロセスが用いられるのが主流であった。近年になって、真空下ないし低圧下における工程に代わり、各種の溶液を出発材として、常圧下において基板上に機能性材料の層を形成することによって薄膜トランジスタを製造する技術が活用されるようになった（特許文献１）。
特開２０１３−１１０１７５号公報
従来から採用されている上述の真空下ないし低圧下における各プロセスは、比較的長時間、及び／又は高価な設備を要するプロセスであるため、原材料や製造エネルギーの使用効率が非常に悪くなる。これは、工業性ないし量産性の観点から好ましくない。一方、各種の特徴のある溶液を出発材として機能性材料の層を形成する技術を採用することによって半導体素子を製造する技術は、工業性ないし量産性の観点から、現在、産業界において非常に注目を集めている。しかしながら、その理想とする半導体素子への研究と開発は、未だ道半ばといえる。
代表的な課題の一例は次のとおりである。本願発明者らは、半導体素子の一例である薄膜トランジスタの更なる性能向上を実現するためには、該薄膜トランジスタの周辺回路の集積化が要求されることになると予想している。さらに、従来から採用されている逆スタガ型の薄膜トランジスタにおいては、集積化が進むほど寄生容量の問題を無視することができなくなるという問題が存在する。そのため、セルフアライン（Ｓｅｌｆ−Ａｌｉｇｎ）型の薄膜トランジスタの実現に適していると考えられる、コプラナ型構造（換言すれば、トップゲート構造）を備えた薄膜トランジスタは、前述の諸問題を解決し得る一態様となる。そこで、各種の特徴のある溶液を用いて機能性材料の層を形成する技術を採用した、セルフアライン（Ｓｅｌｆ−Ａｌｉｇｎ）型の薄膜トランジスタを如何に実現するかが問題となる。
上述のコプラナ型構造を備えた薄膜トランジスタを採用する場合、ゲート電極をいわばマスクとして利用することによって、ソース／ドレイン領域を自己整合的に形成することが可能となるため、セルフアライン型の薄膜トランジスタを実現し得る。しかしながら、ソース／ドレイン領域を形成するために従来から採用されているイオン注入法は、真空下において行う必要があるため、上述のとおり好ましくない。
本発明は、上述の諸問題の少なくとも１つを解決することにより、真空下ないし低圧下における各プロセスを用いることなく、又は高価な設備を用いることなく、ソース／ドレイン領域を自己整合的に形成することを簡便に実現し得る半導体素子、及びその製造方法の提供に大きく貢献する。加えて、本発明は、そのようなソース／ドレイン領域の形成を実現する材料の提供にも大きく貢献する。
これまで、本願発明者らがある溶液を用いて機能性材料の層を形成する際に研究又は開発してきたものは、各種の特徴のある溶液自身を出発材として形成される機能性材料の層であった。しかし、鋭意研究と分析を重ねた結果、本願発明者らは、特殊な溶液を用いて形成した層を、既に形成されている母材となる層をいわば変質又は改質させるために活用し得ることを新たに見出した。加えて、本願発明者らは、仮にその母材が酸化物層であっても、該母材となる層を変質又は改質させた後、その役割を終えた該特殊な溶液を用いて形成した層の除去を確度高く実現し得ることも併せて見出した。本発明は、上述の視点に基づいて創出された。
本発明の１つの半導体素子の製造方法は、半導体層上にゲート絶縁層を介して配置されたゲート電極層と、その半導体層とを覆う、その半導体層をｎ型又はｐ型の半導体層にするドーパントを有する脂肪族ポリカーボネート層を形成する、脂肪族ポリカーボネート層形成工程と、そのドーパントを前述の半導体層中に導入するとともに、前述の脂肪族ポリカーボネート層を分解する温度で加熱する加熱工程と、を含む。
この半導体素子の製造方法によれば、母材となる半導体層と、ドーパントを有する脂肪族ポリカーボネート層とを加熱することによって、脂肪族ポリカーボネート層から半導体層へのドーパントの導入を実現することが可能となる。加えて、ゲート電極層を事実上のマスクとして、脂肪族ポリカーボネート層から半導体層へドーパントを導入させるため、プロセス上の工程数及び負荷を格段に低減することができるセルフアライン型の半導体素子（より具体的な一例としての薄膜トランジスタ）の製造を実現することも可能となる。さらに、その脂肪族ポリカーボネート層自身は、その加熱によって分解するとともに実質的に消失することになるため、残留物の除去のための追加的な処理を要しないか、又は該残留物の簡易な除去のみで足りる。従って、この半導体素子の製造方法によれば、母材となる半導体層の変質又は改質を、寸法精度良く、かつ極めて簡便に実現することができる。
また、本発明の１つの半導体素子は、半導体層上にゲート絶縁層を介して配置されたゲート電極層と、そのゲート電極層とその半導体層とを覆う、その半導体層をｎ型又はｐ型の半導体層にするドーパントを有する脂肪族ポリカーボネート層を分解する温度で加熱することにより、前述のドーパントが前述の半導体層中に導入された、ソース電極及びドレイン電極と、を備える。
この半導体素子によれば、母材となる半導体層と、ドーパントを有する脂肪族ポリカーボネート層との加熱によって脂肪族ポリカーボネート層から半導体層へのドーパントの導入を実現することができる。加えて、ゲート電極層を事実上のマスクとして、脂肪族ポリカーボネート層から半導体層へドーパントを導入させるため、プロセス上の工程数及び負荷を格段に低減することができるセルフアライン型の半導体素子（より具体的な一例としての薄膜トランジスタ）を実現することも可能となる。さらに、その脂肪族ポリカーボネート層自身は、その加熱によって分解するとともに実質的に消失することになるため、残留物の除去のための追加的な処理を要しないか、又は該残留物の簡易な除去のみで足りる。従って、この半導体素子によれば、寸法精度良く、かつ極めて簡便に、母材となる半導体層が変質又は改質された半導体素子を実現することができる。
また、本発明の１つの脂肪族ポリカーボネートは、半導体層上にゲート絶縁層を介して配置されたゲート電極層と前記半導体層とを覆うとともに、その半導体層をｎ型又はｐ型の半導体層にするドーパントを有し、分解温度で加熱されたときに前述のドーパントを前述の半導体層に導入することによって半導体素子のソース電極及びドレイン電極を形成する、ドーパント供給源となる。
この脂肪族ポリカーボネートによれば、分解温度で加熱されたときに、半導体層に対して、自身が有するドーパントを導入することによって、半導体素子（より具体的な一例としての薄膜トランジスタ）のソース電極及びドレイン電極を形成することができる。加えて、ゲート電極層を事実上のマスクとして、この脂肪族ポリカーボネートから半導体層へドーパントを導入させるため、プロセス上の工程数及び負荷を格段に低減することができるセルフアライン型の半導体素子の製造を実現することも可能となる。さらに、この脂肪族ポリカーボネート自身は、ドーパント供給源となるだけではなく、その加熱によって分解するとともに実質的に消失することになるため、残留物の除去のための追加的な処理を要しないか、又は該残留物の簡易な除去のみで足りる。その結果、この脂肪族ポリカーボネートによれば、半導体素子におけるソース電極及びドレイン電極の形成に際して、寸法精度良く、かつ極めて簡便に、母材となる半導体層を変質又は改質させ得る有用なドーパント供給源となる。
なお、本願における「基板」とは、板状体の基礎に限らず、その他の形態の基礎を含む。また、本願における「層」は、層のみならず膜をも含む概念である。逆に、本願における「膜」は、膜のみならず層をも含む概念である。また、本願における「母材」には、基板のみならず、膜（又は層）が含まれる。
本発明の１つの半導体素子の製造方法によれば、ゲート電極層を事実上のマスクとして、脂肪族ポリカーボネート層から半導体層へドーパントを導入させるため、セルフアライン型の半導体素子の製造を実現することができる。さらに、その脂肪族ポリカーボネート層自身は、その加熱によって分解するとともに実質的に消失することになるため、母材となる半導体層の変質又は改質を、寸法精度良く、かつ極めて簡便に実現することができる。
また、本発明の１つの半導体素子によれば、ゲート電極層を事実上のマスクとして、脂肪族ポリカーボネート層から半導体層へドーパントを導入させるため、セルフアライン型の半導体素子を実現することも可能となる。さらに、その脂肪族ポリカーボネート層自身は、その加熱によって分解するとともに実質的に消失することになるため、寸法精度良く、かつ極めて簡便に、母材となる半導体層が変質又は改質された半導体素子を実現することができる。
加えて、本発明の１つの脂肪族ポリカーボネートによれば、分解温度で加熱されたときに、半導体層に対して、自身が有するドーパントを導入することによって、半導体素子のソース電極及びドレイン電極を形成することができる。加えて、ゲート電極層を事実上のマスクとして、この脂肪族ポリカーボネートから半導体層へドーパントを導入させるため、セルフアライン型の半導体素子の製造を実現することも可能となる。さらに、この脂肪族ポリカーボネート自身は、ドーパント供給源となるだけではなく、その加熱によって分解するとともに実質的に消失することになるため、半導体素子におけるソース電極及びドレイン電極の形成に際して、寸法精度良く、かつ極めて簡便に、母材となる半導体層を変質又は改質させ得る有用なドーパント供給源となる。
本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における脂肪族ポリカーボネート層の出発材料であるＰＰＣ溶液のＴＧ−ＤＴＡ特性を示すグラフである。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における、半導体素子の一例である薄膜トランジスタのＴｒａｎｓｆｅｒ特性測定結果を示すグラフである。 本発明の第１の実施形態における、不純物含有ＰＰＣ溶液中の不純物（錫アセチルアセトナート）の濃度と母材となる半導体層のシート抵抗値との関係を示すグラフである。 本発明の第１の実施形態における、ある濃度（１０ｗｔ％）の不純物（錫アセチルアセトナート）を含有する不純物含有ＰＰＣ溶液から形成された層を所定温度で加熱した時間と母材となる半導体層のシート抵抗値との関係を示すグラフである。 本発明の第１の実施形態における、低濃度（１．４ｗｔ％）の不純物（錫アセチルアセトナート）を含有する不純物含有ＰＰＣ溶液から形成された層を所定温度で加熱した時間（分）と母材となる半導体層のシート抵抗値（Ω／ｓｑｕａｒｅ）との関係を示すグラフである。 本発明の第１の実施形態における、ある濃度の不純物を含有する不純物含有ＰＰＣ溶液から形成された層を加熱した結果、観察された残留物の示す平面視の走査型電子顕微鏡（ＳＥＭ）写真である。 本発明のその他の実施形態における、半導体素子の一例である薄膜トランジスタの全体構成を示す断面模式図である。
本発明の実施形態として、半導体素子の一例である薄膜トランジスタ及びそれらの製造方法を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１の実施形態＞
１．本実施形態の薄膜トランジスタの製造方法及び全体構成
図１乃至図８は、それぞれ、半導体素子の一例である薄膜トランジスタ１００の製造方法の一過程を示す断面模式図である。また、図１０は、本実施形態における薄膜トランジスタ１００の製造方法の一過程及び全体構成を示す断面模式図である。本実施形態においては、薄膜トランジスタ１００は、コプラナ型構造（換言すれば、トップゲート構造）を備えた薄膜トランジスタである。また、図１１は、本実施形態における薄膜トランジスタ１００のＴｒａｎｓｆｅｒ特性グラフである。
図１０に示すように、本実施形態における薄膜トランジスタ１００においては、基板１０上に、ソース電極２２及びドレイン電極２４、並びにチャネルとなる半導体層２０が、同じ階層内に形成されている。半導体層２０上には、下層から、ゲート絶縁層３０、ゲート電極層４０の順序で積層されている。なお、この薄膜トランジスタ１００を備える電子デバイス（例えば、携帯端末や情報家電、あるいはその他の公知の電化製品）の提供ないし実現は、本実施形態の薄膜トランジスタ１００を理解する当業者であれば特に説明を要せず十分に理解され得る。また、本出願における温度の表示は、基板１０と接触するヒーター又はステージの設定温度を表している。また、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
本実施形態の基板１０は、特に限定されず、一般的に半導体素子に用いられる基板が用いられる。例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板（すなわち、シリコン基板上に酸化シリコン膜を形成した基板）、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板等、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板等）を含む、種々の絶縁性基材が適用できる。なお、絶縁性基板には、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレートなどのポリエステル類、ポリオレフィン類、セルローストリアセテート、ポリカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリスルフォン、アラミド、芳香族ポリアミドなどの材料からなる、フィルム又はシートが含まれる。また、基板の厚さは特に限定されないが、例えば３μｍ以上１．１ｍｍ以下である。また、基板は、硬質であってもよく、フレキシブルであってもよい。
（１）半導体層（チャネル）の形成
本実施形態のチャネルの代表的な一例は、半導体となり得る金属酸化物層（「第１材料層」ともいう）である。より具体的な本実施形態の第１材料層は、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、そのインジウム（Ｉｎ）を１としたときに０．０５の原子数比となるジルコニウム（Ｚｒ）からなる酸化物（不可避不純物を含み得る）（以下、「ＺｒＩｎＺｎＯｘ層」ともいう）である。なお、本実施形態においては、半導体となり得る金属酸化物を「第１材料」という。
なお、本実施形態において、ＺｒＩｎＺｎＯｘ層が半導体層２０として採用されたのは、特に、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減又はＯＮ／ＯＦＦ比）の向上を実現できるためである。
本実施形態においては、図１に示すように、基板１０上に、酸化されたときに半導体となる金属の化合物（「金属化合物」ともいう）を溶液中に分散させた第１材料の前駆体層（以下、「第１材料層の前駆体層」又は「前駆体層」ともいう）２０ａが形成される。その後、第１材料の前駆体層２０ａを、大気中で、所定時間（例えば、５分間）、１５０℃で加熱する予備焼成が行われる。なお、この予備焼成により、溶媒成分はほぼ蒸発ないし分解することによって消失することになる。
予備焼成が行われた後、第１材料の前駆体層２０ａに対して型押し加工が施される。具体的には、図２に示すように、１００℃以上２００℃以下（代表的には、１５０℃）に加熱した状態で、前駆体層用型Ｍ１を用いて、０.１ＭＰａ以上２０ＭＰａ以下（代表的には、１０ＭＰａ）の圧力で第１材料の前駆体層２０ａに対して型押し加工を施す。その結果、図３に示すように、第１材料の前駆体層２０ａの型押し構造が形成される。
その後、本実施形態では、大気圧下においてプラズマを照射し、前駆体層２０ａの全体を表面側からドライエッチングを行う、又は公知ないし市販の酸性溶液（例えば、ＩＴＯ（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）のエッチング溶液と同じ成分を有する酸性溶液）を用いてウェットエッチングを行う。その結果、図４に示すように、パターンが形成されない領域（除去対象領域）の前駆体層２０ａが除去される一方、パターンが形成される領域の前駆体層２０ａは一定以上の厚みを残すため、最終的にパターンが形成される。なお、本実施形態のように、例えば数十ｎｍ〜数百μｍという、非常に寸法自由度が大きく、かつ高い寸法精度のパターン形成を、大気圧下であっても実現することができることは特筆に価する。
さらにその後、本焼成、すなわち「焼成工程」として、第１材料の前駆体層２０ａを、例えば、酸素雰囲気中又は大気中、所定時間、例えば５００℃で加熱する。その結果、図５に示すように、基板１０上に第１材料からなる半導体層（第１材料層）２０が形成される。なお、本焼成後の半導体層２０の最終的な厚さは、代表的には約４０ｎｍである。
ここで、本実施形態における半導体層２０としての第１材料層のためのインジウム（Ｉｎ）を含む前駆体の例は、インジウムアセチルアセトナートである。その他の例として、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、本実施形態における半導体層２０としての第１材料層のための亜鉛（Ｚｎ）を含む前駆体の例は、塩化亜鉛である。その他の例として、硝酸亜鉛、酢酸亜鉛、又は各種の亜鉛アルコキシド（例えば、亜鉛イソプロポキシド、亜鉛ブトキシド、亜鉛エトキシド、亜鉛メトキシエトキシド）が採用され得る。また、本実施形態における半導体層２０としての第１材料層のためのジルコニウム（Ｚｒ）を含む前駆体の例は、ジルコニウムブトキシドである。その他の例として、硝酸ジルコニウム、塩化ジルコニウム、又はその他の各種のジルコニウムアルコキシド（例えば、ジルコニウムイソプロポキシド、ジルコニウムブトキシド、ジルコニウムエトキシド、ジルコニウムメトキシエトキシド）が採用され得る。
また、半導体層としての第１材料層の相状態は、特に限定されない。例えば、結晶状又は多結晶状、あるいはアモルファス状のいずれであってもよい。また、結晶成長の結果として、樹枝状又は鱗片状の結晶の場合も、本実施形態において採用し得る一つの相状態である。
また、本実施形態では、高い塑性変形能力を得た前駆体層に対して型押し加工を施している。その結果、型押し加工を施す際に印加する圧力が０.１ＭＰａ以上２０ＭＰａ以下という低い圧力であっても、各前駆体層が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、その圧力を０.１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定することにより、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。
ここで、上記の圧力を「０.１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が０.１ＭＰａ未満の場合には、圧力が低すぎて前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。
（２）ゲート絶縁層及びゲート電極層の形成
本実施形態における薄膜トランジスタ１００においては、ゲート絶縁層３０が、シリコン（Ｓｉ）を含む前駆体（例えば、ポリシラザン（ｐｏｌｙｓｉｌａｚａｎｅ））を溶質とするゲート絶縁層用前駆体溶液を出発材とするシリコン酸化物（但し、不可避不純物を含み得る。以下、この材料の酸化物に限らず他の材料の酸化物についても同じ。）である。
本実施形態では、半導体層２０上に、例えば、スピンコート法を用いて上述のゲート絶縁層用前駆体溶液を塗布することにより、ゲート絶縁層用前駆体層が形成される。その後、ゲート絶縁層用前駆体層を、例えば、大気中で、所定時間（例えば、２時間）、例えば４４０℃で加熱する焼成工程が行われる。その結果、半導体層２０上にゲート絶縁層３０が形成される。本実施形態のゲート絶縁層３０の厚みは、例えば、約１２０ｎｍである。さらにその後、図６に示すように、公知のスパッタリング法及びフォトリソグラフィー法により、白金（Ｐｔ）からなるゲート電極層４０が形成される。本実施形態のゲート電極層４０の厚みは、例えば、約１３０ｎｍである。
続いて、ゲート電極層４０を実質的にマスクとして活用することにより、ゲート絶縁層３０を、公知のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置により、四フッ化炭素（ＣＦ４）のプラズマを用いてゲート絶縁層３０をエッチングする。その結果、図７に示すように、半導体層２０、ゲート絶縁層３０、及びゲート電極層４０の順序で積層された構造が基板１０上に形成される。
なお、本実施形態のゲート電極層４０の材料は白金に限定されない。例えば、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、又はその合金等の金属材料、ルテニウム酸化物を含む導電性の金属酸化物、あるいはｐ＋−シリコン層やｎ＋−シリコン層が、ゲート電極層４０の材料として適用できる。
また、本実施形態のゲート絶縁層用前駆体溶液を塗布する方法は、特に限定されない。例えば、上述のスピンコート法の他に、グラビア印刷、スクリーン印刷、オフセット印刷、インクジェット印刷などの印刷法、又はロールコート、ダイコート、エアナイフコート、ブレードコート、リバースコート、グラビアコートなどの塗工法などを用いることができる。特に、簡便な方法であるスピンコート法、及びスクリーン印刷により基板１０に塗布することは好適な一態様である。
（３）脂肪族ポリカーボネートの製造
ここで、本実施形態の脂肪族ポリカーボネートの代表例の１つである、ポリプロピレンカーボネート（ＰＰＣ）の製造方法を以下に説明する。
まず、金属触媒である、有機亜鉛触媒を製造する。具体的には、攪拌機、窒素ガス導入管、温度計、還流冷却管を備えた３００ｍＬ容の四つ口フラスコに、酸化亜鉛８．１ｇ（１００ミリモル）、グルタル酸１２．７ｇ（９６ミリモル）、酢酸０．１ｇ（２ミリモル）、及びトルエン１３０ｇ（１５０ｍＬ）を仕込んだ。次に、反応系内を窒素雰囲気に置換した後、そのフラスコを５５℃まで昇温し、同温度で４時間攪拌することにより、前述の各材料の反応処理を行った。その後、１１０℃まで昇温し、さらに同温度で４時間攪拌して共沸脱水させ、水分のみを除去した。その後、そのフラスコを室温まで冷却することにより、有機亜鉛触媒を含む反応液を得た。
この反応液の一部を分取し、ろ過して得た有機亜鉛触媒について、ＩＲを測定（サーモニコレージャパン株式会社製、商品名：ＡＶＡＴＡＲ３６０）した。その結果、カルボン酸基に基づくピークは認められなかった。
次に、攪拌機、ガス導入管、温度計を備えた１Ｌ容のオートクレーブの系内をあらかじめ窒素雰囲気に置換した後、上述の有機亜鉛触媒を含む反応液８．０ｍＬ（有機亜鉛触媒を１．０ｇ含む）、ヘキサン１３１ｇ（２００ｍＬ）、及びプロピレンオキシド４６．５ｇ（０．８０モル）を仕込んだ。次に、攪拌しながら二酸化炭素を加えることによって反応系内を二酸化炭素雰囲気に置換し、反応系内が１．５ＭＰａとなるまで二酸化炭素を充填した。その後、そのオートクレーブを６０℃に昇温し、反応により消費される二酸化炭素を補給しながら６時間重合反応を行った。
反応終了後、オートクレーブを冷却して脱圧し、ろ過した。その後、減圧乾燥することによりＰＰＣ（不可避不純物を含み得る。以下、同じ）を８０．８ｇ得た。
得られたＰＰＣは、下記の物性を有することから同定することができた。
ＩＲ（ＫＢｒ）の吸収ピーク：１７４２，１４５６，１３８１，１２２９，１０６９，７８７（いずれも単位はｃｍ−１）
また、得られたＰＰＣの数平均分子量は、５２０００であった。
ところで、上述の脂肪族ポリカーボネートの数平均分子量は５２０００であったが、この数値に限定されない。例えば、数平均分子量が５０００〜１００００００であれば、好適に使用することができる。また、より好ましい数平均分子量は、１００００〜５０００００である。なお、脂肪族ポリカーボネートの数平均分子量が５０００未満の場合、脂肪族ポリカーボネートの溶液を使用する際に溶液の粘度が低くなり、ハンドリングが困難になる、パターニング後の脂肪族ポリカーボネートの寸法自由度が低下するという問題が生じ得る。また、脂肪族ポリカーボネートの数平均分子量が１００００００を超える場合、脂肪族ポリカーボネートの溶液を使用する際に溶液の粘度が高くなり、ハンドリングが困難になる、パターニング後の脂肪族ポリカーボネートの寸法精度が低下するという問題が生じ得る。
［脂肪族ポリカーボネートの数平均分子量の測定方法］
なお、上述の脂肪族ポリカーボネートの数平均分子量は、次の方法によって算出された。
具体的には、上述の脂肪族ポリカーボネート濃度が０．５質量％のクロロホルム溶液を調製し、高速液体クロマトグラフを用いて測定した。測定後、同一条件で測定した数平均分子量が既知のポリスチレンと比較することにより、分子量を算出した。また、測定条件は、以下の通りである。
機種：ＨＬＣ−８０２０（東ソー株式会社製）
カラム：ＧＰＣカラム
（東ソー株式会社の商品名：ＴＳＫ ＧＥＬ Ｍｕｌｔｉｐｏｒｅ ＨＸＬ−Ｍ）
カラム温度：４０℃
溶出液：クロロホルム
流速：１ｍＬ／分
（４）脂肪族ポリカーボネート層の形成
上述の「（２）ゲート絶縁層及びゲート電極層の形成」の後、本実施形態においては、図８に示すように、スピンコート法により、半導体層２０と、半導体層２０上にゲート絶縁層を介して配置されたゲート電極層４０とを覆う、脂肪族ポリカーボネート層５０が形成される。より具体的には、本実施形態の脂肪族ポリカーボネート層５０の形成方法は以下のとおりである。
まず、錫アセチルアセトナート（Ｔｉｎ ａｃｅｔｙｌａｃｅｔｏｎａｔｅ）をプロピオン酸に溶かした溶液（以下、「Ｓｎ溶液」ともいう）を、ポリプロピレンカーボネートの溶液（以下、「ＰＰＣ溶液」ともいう）中に分散させることにより、不純物含有ＰＰＣ溶液を製造した。なお、本実施形態のＰＰＣ溶液の溶質であるＰＰＣの濃度は、６質量％である。また、本実施形態のＰＰＣ溶液の溶媒は、ジエチレングリコールモノエチルエーテルアセテート（Ｄｉｅｔｈｙｌｅｎｅ−Ｇｌｙｃｏｌ−Ｍｏｎｏｅｔｈｙｌ−Ｅｔｈｅｒ−Ａｃｅｔａｔｅ）である。
その後、上述のとおり、スピンコート法により、不純物含有ＰＰＣ溶液を出発材とする脂肪族ポリカーボネート層５０が形成される。なお、本実施形態においては、スピンコート法によって塗膜を形成した後に、約１８０℃で該塗膜を乾燥する乾燥工程を行うことにより、脂肪族ポリカーボネート層５０を形成した。
ここで、本実施形態のＰＰＣ溶液に採用される有機溶媒は、脂肪族ポリカーボネートを溶解可能な有機溶媒であれば特に限定されない。有機溶媒の具体例は、上述のジエチレングリコールモノエチルエーテルアセテートの他に、α−ターピネオール、β−ターピネオール、Ｎ−メチル−２−ピロリドン、イソプロピルアルコール、ジエチレングリコールモノブチルエーテルアセタート、ジエチレングリコールモノブチルエーテル、トルエン、シクロヘキサン、メチルエチルケトン、ジメチルカーボネート、ジエチルカーボネート、プロピレンカーボネートなどである。これらの有機溶媒の中でも、沸点が適度に高く、室温での蒸発が少なく、得られる酸化物半導体の前駆体を焼成する際に均一に有機溶媒が除去できる観点から、ジエチレングリコールモノエチルエーテルアセテート、α−ターピネオール、Ｎ−メチル−２−ピロリドン、及びプロピレンカーボネートが好適に用いられる。
本実施形態の金属化合物、不純物含有ＰＰＣ溶液の製造方法は、特に限定されない。例えば、Ｓｎ溶液とＰＰＣ溶液とを、従来公知の攪拌方法を用いて攪拌して前駆体を得る方法も採用され得る一態様である。
上述の公知の攪拌方法には、例えば、攪拌機を用いて混合する方法、あるいはセラミックスボールが充填されたミル等の装置を用いて、回転及び／又は振動させることにより混練する方法が含まれる。
また、錫アセチルアセトナートの分散性を向上させる観点から、不純物含有ＰＰＣ溶液には、所望により分散剤、可塑剤等をさらに添加することができる。
上述の分散剤の具体例は、
グリセリン、ソルビタン等の多価アルコールエステル；
ジエチレングリコール、トリエチレングリコール、ジプロピレングリコール、トリプロピレングリコール、ポリエチレングリコール、ポリプロピレングリコール等のポリエーテルポリオール；ポリエチレンイミン等のアミン；
ポリアクリル酸、ポリメタクリル酸等の（メタ）アクリル樹脂；
イソブチレンまたはスチレンと無水マレイン酸との共重合体、及びそのアミン塩など
である。
上述の可塑剤の具体例は、ポリエーテルポリオール、フタル酸エステルなどである。
（５）半導体層中へのドーパントの導入
その後、脂肪族ポリカーボネート層５０、並びに、半導体層２０、ゲート絶縁層３０、及びゲート電極層４０の積層構造が、約４００℃で２０分間加熱される。その結果、不純物含有ＰＰＣ溶液中の錫アセチルアセトナートに含まれる錫（Ｓｎ）が半導体層２０内に拡散することによって導入される。さらに、前述の加熱処理により、脂肪族ポリカーボネート層５０の主たる材料であるポリプロピレンカーボネート（ＰＰＣ）は、分解するとともに実質的に消失する。
［ＰＰＣのＴＧ−ＤＴＡ（熱重量測定及び示差熱）特性評価］
ここで、半導体層２０中へのドーパントの導入過程において脂肪族ポリカーボネート層５０が実質的に消失する又は除去されることは、図９に示すＴＧ−ＤＴＡ特性からも裏付けられる。なお、本実施形態において、脂肪族ポリカーボネート層５０の主たる材料であるポリプロピレンカーボネートは、熱分解性の良い吸熱分解型の脂肪族ポリカーボネートである。このような脂肪族ポリカーボネートは、酸素含有量が高く、比較的低温で低分子化合物に分解することが可能であるため、半導体層２０中へのドーパントの導入過程における加熱処理後の炭素不純物に代表される不純物残存量を低減させることに積極的に寄与する。
図９は、本実施形態の脂肪族ポリカーボネート層５０の出発材料であるＰＰＣ溶液のＴＧ−ＤＴＡ特性を示すグラフである。なお、図９における実線は、熱重量（ＴＧ）測定結果であり、同図内の点線は示差熱（ＤＴＡ）測定結果である。
図９における熱重量測定の結果から、１４０℃付近から１９０℃付近にかけて、ＰＰＣ溶液の溶媒の消失とともに、ＰＰＣ自身の一部の分解ないし消失による重量の顕著な減少が見られた。また、図９に示す結果から、１９０℃付近において、ＰＰＣが９０ｗｔ％以上分解され、消失することが確認された。なお、この分解により、ＰＰＣは、二酸化炭素と水に変化していると考えられる。さらに詳しく見ると、２５０℃付近において、ＰＰＣが９５ｗｔ％以上分解され、２６０℃付近において、ＰＰＣがほぼ全て（９９ｗｔ％以上）分解されていることが分かる。従って、半導体層２０中へのドーパントの導入過程において、脂肪族ポリカーボネート層５０に対して２６０℃以上（より好ましくは、３００℃以上）の加熱処理が行われると、脂肪族ポリカーボネート層５０が実質的に消失することになる。従って、脂肪族ポリカーボネート層５０自身は、その加熱処理によって分解するとともに実質的に消失することになるため、残留物の除去のための追加的な処理を要しないか、又は該残留物の簡易な除去のみで足りるという特筆すべき効果が奏される。
なお、上述の半導体層２０中へのドーパントの導入過程における加熱処理は、窒素雰囲気下において行われたが、該加熱処理の雰囲気は窒素雰囲気に限定されない。例えば、酸素雰囲気中又は大気中で該加熱処理が行われることも採用し得る一態様である。
（６）薄膜トランジスタの形成
上述の半導体層中へのドーパントの導入過程における加熱処理により、図１０に示すように、半導体層２０としての第１材料層の一部の領域内に、ソース電極２２及びドレイン電極２４が形成された薄膜トランジスタ１００が形成される。本実施形態においては、ゲート電極層４０を事実上のマスクとして、脂肪族ポリカーボネート層５０から半導体層２０へドーパントを導入させるため、プロセス上の工程数及び負荷を格段に低減し得るセルフアライン型の薄膜トランジスタを製造することができる。従って、本実施形態の薄膜トランジスタ１００の製造方法によれば、母材となる半導体層２０の変質又は改質を、寸法精度良く、かつ極めて簡便に実現することができる。
なお、図では示さないが、薄膜トランジスタ１００のソース電極２２及びドレイン電極２４を覆う、パッシベーション層が追加的に形成されることも採用し得る一態様である。
また、上述の各加熱工程又は乾燥工程における加熱方法は特に限定されない。例えば、恒温槽や電気炉などを用いる従来の加熱方法でもよいが、特に、基板（例えば、基板１０、以下、同じ）が熱に弱い場合には、基板に熱が伝わらないように紫外線による加熱、電磁波による加熱、又はランプによる加熱によって加熱対象となる層のみを加熱する方法を用いることも好適な一態様である。
例えば、上述の半導体層２０中へのドーパントの導入とともに、上述の脂肪族ポリカーボネート層５０を分解する温度で加熱する加熱工程において、基板への加熱とともに、紫外線（ＵＶ）による加熱を採用する場合には、紫外線（ＵＶ）の照射のみによる加熱処理だけではなく、オゾン（Ｏ３）雰囲気下における紫外線（ＵＶ）の照射を行うことができる。
なお、オゾン（Ｏ３）雰囲気下において脂肪族ポリカーボネート層５０に対して紫外線（ＵＶ）の照射を行うことにより、オゾン（Ｏ３）雰囲気下において紫外線（ＵＶ）の照射をしないときの基板の加熱温度（例えば、２６０〜３００℃）よりも、約数十℃低い温度（例えば、２００〜２４０℃）であっても、脂肪族ポリカーボネート層５０を実質的に消失させることができる。加えて、オゾン（Ｏ３）雰囲気下における紫外線（ＵＶ）の照射を行うことにより、基板に対する加熱処理の時間（紫外線（ＵＶ）の照射時間を含む）を、より短縮させることも可能となる。従って、オゾン（Ｏ３）雰囲気下において脂肪族ポリカーボネート層５０に対して紫外線（ＵＶ）の照射を行う工程を採用することにより、より低温の処理、及びより短時間の処理によって脂肪族ポリカーボネート層５０の除去を実現し得ることは、特筆すべきである。
［薄膜トランジスタの電気特性］
薄膜トランジスタ１００の電気特性が測定された。図１１は、薄膜トランジスタ１００のＴｒａｎｓｆｅｒ特性測定結果を示すグラフである。横軸はゲート電極に印加された電圧（Ｖｇ）であり、縦軸はドレイン電流値（Ｉｄ）である。
図１１に示すように、薄膜トランジスタ１００は、トランジスタとしての十分な電気特性を備えていることが確認できた。具体的には、表１に示すように、電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上である例が確認された。また、ＳＳ値が約０．２Ｖ／ｄｅｃａｄｅであるとともに、電流値のＯＮ／ＯＦＦ比が７桁以上である例が確認された。従って、本実施形態においては、真空下ないし低圧下における工程を要することなく、薄膜トランジスタ１００の半導体層２０の変質又は改質によってトランジスタとしての十分な電気特性を実現し得ることが明らかとなった。
［半導体層中へのドーパントの導入に関する分析］
なお、本願の出願時においては、脂肪族ポリカーボネート層５０から半導体層２０内にドーパント（本実施形態では、錫）が導入される詳細なメカニズムは明らかではない。しかしながら、本願発明者らの研究と分析により、以下に示す幾つかの興味深い知見が得られた。
図１２は、本実施形態における、不純物含有ＰＰＣ溶液中の不純物（本実施形態においては、錫アセチルアセトナート（図中において「Ｓｎ（ａｃａｃ）」と表記されている））の濃度（ｗｔ％）と母材となる半導体層のシート抵抗値（Ω／ｓｑｕａｒｅ）との関係を示すグラフである。なお、この測定における加熱温度が４００℃であり、加熱時間が１０分間であること以外は、本実施形態のソース電極２２及びドレイン電極２４の形成方法と同様の方法を採用した。また、図１２に示すように、錫アセチルアセトナートの含有量が０の場合は、ＺｒＩｎＺｎＯｘ自身を意味する。また、この測定においては、不純物含有ＰＰＣ溶液中の錫アセチルアセトナートの濃度を変化させることによる半導体層２０に対するドーパントの導入効果を確認した。
図１２に示すように、不純物含有ＰＰＣ溶液中の錫アセチルアセトナートの含有量が１ｗｔ％以上であれば、半導体層２０のシート抵抗値が格段に低下することが確認された。特に、２ｗｔ％以上の錫アセチルアセトナートの含有によって、シート抵抗値を約５桁低下させることができたことは特筆に価する。
また、図１３は、本実施形態における、ある濃度の不純物（本実施形態においては、錫アセチルアセトナート）を含有する不純物含有ＰＰＣ溶液から形成された層を所定温度で加熱した時間（分）と母材となる半導体層のシート抵抗値（Ω／ｓｑｕａｒｅ）との関係を示すグラフである。なお、この測定における加熱温度は４００℃である。また、この測定において採用された錫アセチルアセトナートの濃度は１０ｗｔ％である。前述の条件以外は、本実施形態のソース電極２２及びドレイン電極２４の形成方法と同様の方法を採用した。
図１３に示すように、１０分間の加熱処理によって、シート抵抗値を、約７９００（Ω／ｓｑｕａｒｅ）にまで低減することが確認された。加えて、加熱処理時間が長くなるほど、シート抵抗値が低下することが確認された。製造時間の短縮化の観点から言えば、半導体層２０に対するドーパントの導入過程における加熱処理時間が、１０分以上９０分以下であることが好ましい。
さらに、本願発明者らは、低濃度（１．４ｗｔ％）の不純物（錫アセチルアセトナート）を含有する不純物含有ＰＰＣ溶液から形成された層についても分析を行った。図１４は、本実施形態における、低濃度（１．４ｗｔ％）の不純物（錫アセチルアセトナート）を含有する不純物含有ＰＰＣ溶液から形成された層を所定温度で加熱した時間（分）と母材となる半導体層のシート抵抗値（Ω／ｓｑｕａｒｅ）との関係を示すグラフである。図１４に示すように、１．４ｗｔ％という低濃度の不純物（錫アセチルアセトナート）を含有する不純物含有ＰＰＣ溶液を採用したとしても、わずか１０分間の加熱処理によって、６×１０５（Ω／ｓｑｕａｒｅ）までシート抵抗値が低減することが確認された。加えて、９０分間の加熱処理によって、約１．５×１０５（Ω／ｓｑｕａｒｅ）までシート抵抗値が低減することは特筆すべきである。さらに興味深いことに、９０分間を超える加熱によってシート抵抗値の低減が見られないことも明らかとなった。従って、上述のとおり、９０分を超える加熱処理の技術的意義は小さいと言える。
上述の各結果から、不純物含有ＰＰＣ溶液中の不純物（本実施形態では、錫アセチルアセトナート）の含有量が１．４ｗｔ％以上であれば、シート抵抗値の低減効果が奏され得ることが確認された。一方、シート抵抗値を低下させる観点から言えば、不純物含有ＰＰＣ溶液中の錫アセチルアセトナートの含有量が２０ｗｔ％超であってもよい。しかしながら、図１２に示すように５ｗｔ％以上の数値範囲において大きな変化が見られないことから、不純物含有ＰＰＣ溶液中の錫アセチルアセトナートの含有量が２０ｗｔ％超であることを有用性は小さいと言える。
また、本願発明者らによる研究と分析の結果、もう１つの興味深い知見が得られた。半導体層２０に対するドーパントの導入過程において、不純物含有ＰＰＣ溶液を出発材とする脂肪族ポリカーボネート層５０の代わりに、Ｓｎ溶液のみを出発材とする層を用いることによってドーパント（錫）の導入を試みると、半導体層２０の表面上に酸化錫（ＳｎＯＸ）の層又はアイランド上の残留物（以下、代表的に「酸化錫の層」ともいう）が形成されることが確認された。
図１５は、本実施形態における、ある濃度の不純物（本実施形態においては、錫アセチルアセトナート）を含有する不純物含有ＰＰＣ溶液から形成された層を４００℃で加熱した結果、観察された残留物の示す平面視の走査型電子顕微鏡（ＳＥＭ）写真である）。図１５中の（ａ）は、濃度が１０ｗｔ％の不純物を含有する不純物含有ＰＰＣ溶液から形成された層を加熱処理した結果を示す。また、図１５中の（ｂ）は、濃度が５ｗｔ％の不純物を含有する不純物含有ＰＰＣ溶液から形成された層を加熱処理した結果を示す。また、図１５中の（ｃ）は、濃度が１．４ｗｔ％の不純物を含有する不純物含有ＰＰＣ溶液から形成された層を加熱処理した結果を示す。図１５に示すように、濃度が低いほど、酸化錫（ＳｎＯＸ）の層又はアイランド上の残留物（以下、代表的に「酸化錫の層」ともいう）の数が減っていることが明らかとなった。
従って、残留物の低減の観点から言えば、濃度が５ｗｔ％以下の不純物を含有する不純物含有ＰＰＣ溶液から形成された層を加熱処理することが、好ましい。さらに研究及び分析を進めると、少なくとも、濃度が２ｗｔ％以下の不純物を含有する不純物含有ＰＰＣ溶液から形成された層を加熱処理した場合に、残留物である酸化錫の層を水中に浸漬した状態で超音波を与えることによって、該酸化錫の層を容易に取り除くことができることが明らかとなった。従って、該濃度が２ｗｔ％以下であることは、残留物の除去の容易性の観点からより好適な一態様である。加えて、上述の観点から言えば、該濃度が１．４ｗｔ％以下であることは、特に好適な一態様である。上述の結果を換言すれば、不純物含有ＰＰＣ溶液に関して、脂肪族ポリカーボネートの一例であるＰＰＣの質量１ｋｇに対して、ドーパントである不純物が０．１ｍｏｌ以下であることは、残留物の除去の容易性の観点から好適な一態様である。また、既に述べたとおり、半導体層２０のシート抵抗値を低下させる観点も併せて考慮すれば、ドーパントである錫アセチルアセトナートの含有量が１ｗｔ％以上、すなわち、ドーパントである不純物が０．０５ｍｏｌ以上であることが好ましい。なお、前述の好適な不純物のモル数の数値範囲は、錫アセチルアセトナート以外の不純物に対しても適用し得る。
上述の残留物がさらに多くなれば、時として、ソース電極２２及びドレイン電極２４を短絡させるという問題を生じさせることになる。従って、Ｓｎ溶液のみを出発材とする層を採用すると、ソース電極２２及びドレイン電極２４を形成した後に、酸化錫の層の除去する工程が追加的に必要となる。一方、脂肪族ポリカーボネート層５０を採用すると、半導体層２０に対するドーパントの導入過程の加熱処理によって脂肪族ポリカーボネート層５０が分解するとともに実質的に消失する。特に、低濃度の不純物を採用した場合、その消失作用が顕著に現れる。これは、脂肪族ポリカーボネート層５０の中に含まれる錫（Ｓｎ）の一部が蒸発するとともに、他の一部がドーパントとして半導体層２０内に導入されるためであると考えられる。従って、残留物（例えば、酸化錫の層又はアイランド上の残留物）の除去のための追加的な処理を要しないか、又は該残留物の簡易な除去のみで足りるという、本実施形態の脂肪族ポリカーボネート層５０を採用することの技術的意義は大きい。
加えて、本願発明者らの更なる調査によれば、上述の半導体層２０に対するドーパントの導入過程における加熱処理温度が４００℃未満であっても、半導体層２０のシート抵抗値を相当低下させることが可能であることが明らかとなった。例えば、３００℃の加熱処理により、上述の残留物の生成を防止した上で、２ｋΩ／ｓｑｕａｒｅ以下にまで低下させることが確認された。従って、３００℃以上の加熱処理によって、本実施形態の薄膜トランジスタ１００の少なくとも一部の効果が奏され得る。
なお、本実施形態では、第１材料層が、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、及びジルコニウム（Ｚｒ）からなる酸化物層であったが、本実施形態の第１材料層はこの酸化物層に限定されない。例えば、第１材料層が、前述の酸化物以外の、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ジルコニウム（Ｚｒ）、ガリウム（Ｇａ）、アンチモン（Ｓｂ）、及び銅（Ｃｕ）の群から選択される１種又は２種以上の金属からなる酸化物の層であっても、本実施形態の効果と同様の、又は少なくとも一部の効果が奏され得る。加えて、第１材料層がシリコン（Ｓｉ）及びシリコン化合物（代表的には、ＳｉＣ又はＳｉＧｅ）の群から選択される１種の層であっても本実施形態の効果と同様の、又は少なくとも一部の効果が奏され得る。
また、本実施形態のドーパントは、ｎ型のドーパントとしての役割を果たし得る錫（Ｓｎ）であったが、本実施形態のドーパントはこの元素に限定されない。つまり、上述の第１材料層に対して、ｎ型のドーパントとして機能し得るものであれば、特に元素が限定されない。従って、例えば、錫（Ｓｎ）、フッ素（Ｆ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、リン（Ｐ）、ヒ素（Ａｓ）、及びアルミニウム（Ａｌ）の群から選択される１種又は２種以上を、第１材料層に対するｎ型のドーパントとすることも、採用し得る一態様である。
＜その他の実施形態１＞
ところで、上述の第１の実施形態では、半導体層として第１材料層が採用されているが、第１の実施形態は、各種の第１材料に限定されない。例えば、図１６に示すように、第１材料の代わりに、次に示す半導体層２２０としての第２材料層が用いられた薄膜トランジスタ２００も、採用し得る他の好適な一態様である。具体的には、第２材料層２２０が、銅（Ｃｕ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、及びアンチモン（Ｓｂ）の群から選択される１種又は２種以上の金属からなる酸化物の層又は硫化物の層であっても、次に示すドーパントとの組み合わせを行うことにより、第１の実施形態の薄膜トランジスタ１００の効果と同様の、又は少なくとも一部の効果が奏され得る。また、第２材料層２２０がシリコン（Ｓｉ）及びシリコン化合物（代表的には、ＳｉＣ又はＳｉＧｅ）の群から選択される１種の層であっても、次に示すドーパントとの組み合わせを行うことにより、第１の実施形態の薄膜トランジスタ１００の効果と同様の、又は少なくとも一部の効果が奏され得る。
上述の第２材料層２２０に対するドーパントは、次の通りである。第２材料層２２０に対して、ｐ型のドーパントとして機能し得るものであれば、特に元素が限定されない。例えば、錫（Ｓｎ）、フッ素（Ｆ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、ボロン（Ｂ）、及びマグネシウム（Ｍｇ）の群から選択される１種又は２種以上を、第２材料層２２０に対するｐ型のドーパントとすることも、採用し得る一態様である。従って、前述のｐ型のドーパントが導入されたソース電極２２２及びドレイン電極２２４を採用することにより、第１の実施形態の薄膜トランジスタ１００と同様の電気特性を実現し得る。
＜その他の実施形態２＞
また、上述の第１の実施形態における脂肪族ポリカーボネートの種類は特に限定されない。例えば、エポキシドと二酸化炭素とを重合反応させた脂肪族ポリカーボネートも、本実施形態において採用し得る好適な一態様である。このようなエポキシドと二酸化炭素とを重合反応させた脂肪族ポリカーボネートを用いることにより、脂肪族ポリカーボネートの構造を制御することで吸熱分解性を向上させられる、所望の分子量を有する脂肪族ポリカーボネートが得られるという効果が奏される。とりわけ、脂肪族ポリカーボネートの中でも酸素含有量が高く、比較的低温で低分子化合物に分解する観点から言えば、脂肪族ポリカーボネートは、ポリエチレンカーボネート、及びポリプロピレンカーボネートからなる群より選ばれる少なくとも１種であることが好ましい。
また、上述のエポキシドは、二酸化炭素と重合反応して主鎖に脂肪族を含む構造を有する脂肪族ポリカーボネートとなるエポキシドであれば特に限定されない。例えば、エチレンオキシド、プロピレンオキシド、１−ブテンオキシド、２−ブテンオキシド、イソブチレンオキシド、１−ペンテンオキシド、２−ペンテンオキシド、１−ヘキセンオキシド、１−オクテンオキシド、１−デセンオキシド、シクロペンテンオキシド、シクロヘキセンオキシド、スチレンオキシド、ビニルシクロヘキセンオキシド、３−フェニルプロピレンオキシド、３，３，３−トリフルオロプロピレンオキシド、３−ナフチルプロピレンオキシド、３−フェノキシプロピレンオキシド、３−ナフトキシプロピレンオキシド、ブタジエンモノオキシド、３−ビニルオキシプロピレンオキシド、及び３−トリメチルシリルオキシプロピレンオキシド等のエポキシドは、本実施形態において採用し得る一例である。これらのエポキシドの中でも、二酸化炭素との高い重合反応性を有する観点から、エチレンオキシド、及びプロピレンオキシドが好適に用いられる。なお、上述の各エポキシドは、それぞれ単独で使用されてもよいし、２種以上を組み合わせて用いられることもできる。
上述の脂肪族ポリカーボネートの数平均分子量は、好ましくは５０００〜１００００００であり、より好ましくは１００００〜５０００００である。脂肪族ポリカーボネートの数平均分子量が５０００未満の場合、バインダーとしての効果が十分ではなく、半導体層にクラックが生成したり、基板と半導体層との密着性が低下するおそれがある。また、脂肪族ポリカーボネートの数平均分子量が１００００００を超える場合、脂肪族ポリカーボネートの有機溶媒への溶解性が低下するために取り扱いが難しくなるおそれがある。なお、上述の数平均分子量の数値は、既述の［脂肪族ポリカーボネートの数平均分子量の測定方法］によって測定した値である。
また、上述の脂肪族ポリカーボネートの製造方法の一例として、上述のエポキシドと二酸化炭素とを金属触媒の存在下で重合反応させる方法等が採用され得る。
また、上述の金属触媒の具体例は、アルミニウム触媒、又は亜鉛触媒である。これらの中でも、エポキシドと二酸化炭素との重合反応において高い重合活性を有することから、亜鉛触媒が好ましく用いられる。また、亜鉛触媒の中でも有機亜鉛触媒が特に好ましく用いられる。
また、上述の有機亜鉛触媒の具体例は、
酢酸亜鉛、ジエチル亜鉛、ジブチル亜鉛等の有機亜鉛触媒、又は、
一級アミン、２価のフェノール、２価の芳香族カルボン酸、芳香族ヒドロキシ酸、脂肪族ジカルボン酸、脂肪族モノカルボン酸等の化合物と亜鉛化合物とを反応させることにより得られる有機亜鉛触媒など
である。
これらの有機亜鉛触媒の中でも、より高い重合活性を有することから、亜鉛化合物と、脂肪族ジカルボン酸と、脂肪族モノカルボン酸とを反応させて得られる有機亜鉛触媒を採用することは好適な一態様である。
また、重合反応に用いられる上述の金属触媒の使用量は、エポキシド１００質量部に対して、０．００１〜２０質量部であることが好ましく、０．０１〜１０質量部であることがより好ましい。金属触媒の使用量が０．００１質量部未満の場合、重合反応が進行しにくくなるおそれがある。また、金属触媒の使用量が２０質量部を超える場合、使用量に見合う効果がなく経済的でなくなるおそれがある。
上述の重合反応において必要に応じて用いられる反応溶媒は、特に限定されるものではない。この反応溶媒は、種々の有機溶媒が適用し得る。この有機溶媒の具体例は、
ペンタン、ヘキサン、オクタン、デカン、シクロヘキサン等の脂肪族炭化水素系溶媒；
ベンゼン、トルエン、キシレン等の芳香族炭化水素系溶媒、又は、
クロロメタン、メチレンジクロリド、クロロホルム、四塩化炭素、１，１−ジクロロエタン、１，２−ジクロロエタン、エチルクロリド、トリクロロエタン、１−クロロプロパン、２−クロロプロパン、１−クロロブタン、２−クロロブタン、１−クロロ−２−メチルプロパン、クロルベンゼン、ブロモベンゼン等のハロゲン化炭化水素系溶媒、又は、
ジメチルカーボネート、ジエチルカーボネート、プロピレンカーボネート等のカーボネート系溶媒など
である。
また、上述の反応溶媒の使用量は、反応を円滑にさせる観点から、エポキシド１００質量部に対して、５００質量部以上１００００質量部以下であることが好ましい。
また、上述の重合反応において、エポキシドと二酸化炭素とを金属触媒の存在下で反応させる方法としては、特に限定されるものではない。例えば、オートクレーブに、上述のエポキシド、金属触媒、及び必要により反応溶媒を仕込み、混合した後、二酸化炭素を圧入して、反応させる方法が採用され得る。
加えて、上述の重合反応において用いられる二酸化炭素の使用圧力は、特に限定されない。代表的には、０．１ＭＰａ〜２０ＭＰａであることが好ましく、０．１ＭＰａ〜１０ＭＰａであることがより好ましく、０．１ＭＰａ〜５ＭＰａであることがさらに好ましい。二酸化炭素の使用圧力が２０ＭＰａを超える場合、使用圧力に見合う効果がなく経済的でなくなるおそれがある。
さらに、上述の重合反応における重合反応温度は、特に限定されない。代表的には、３０〜１００℃であることが好ましく、４０〜８０℃であることがより好ましい。重合反応温度が３０℃未満の場合、重合反応に長時間を要するおそれがある。また、重合反応温度が１００℃を超える場合、副反応が起こり、収率が低下するおそれがある。重合反応時間は、重合反応温度により異なるために一概には言えないが、代表的には、２時間〜４０時間であることが好ましい。
重合反応終了後は、ろ過等によりろ別し、必要により溶媒等で洗浄後、乾燥させることにより、脂肪族ポリカーボネートを得ることができる。
＜その他の実施形態３＞
また、上述の第１の実施形態における型押し工程において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工を施すことが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工を施すことが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
なお、上述の各実施形態においては、半導体素子の一例である薄膜トランジスタ１００，２００について説明されているが、上述の各実施形態の適用対象は、薄膜トランジスタに限定されない。例えば、上述の各実施形態が開示ないし示唆する技術又は技術思想は、セルフアラインに関する技術を適用し得る種々の半導体素子にも適用することができる。
以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組み合わせを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
本発明は、各種の半導体素子を含む携帯端末、情報家電、センサー、その他の公知の電化製品、ＭＥＭＳ（Micro Electro Mechanical Systems）又はＮＥＭＳ（Nano Electro Mechanical Systems）、及び医療機器を含む電子デバイス分野等に広く適用され得る。
１０ 基板
２０ 半導体層
３０ ゲート絶縁層
４０ ゲート電極層
５０ 脂肪族ポリカーボネート層
１００，２００ 薄膜トランジスタ
Ｍ１ 前駆体層用型

Claims (19)

  1. 半導体層上にゲート絶縁層を介して配置されたゲート電極層と、前記半導体層に接して 覆う、前記半導体層をｎ型又はｐ型の半導体層にするドーパントを有する脂肪族ポリカーボネートの層を形成する、脂肪族ポリカーボネート層形成工程と、
    前記ドーパントを前記半導体層中に導入するとともに、前記脂肪族ポリカーボネートの層を分解する温度で加熱する加熱工程と、を含む、
    半導体素子の製造方法。
  2. 前記半導体層が、第１材料層であり、
    前記第１材料層は、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ジルコニウム（Ｚｒ）、ガリウム（Ｇａ）、アンチモン（Ｓｂ）、及び銅（Ｃｕ）の群から選択される１種又は２種以上の金属からなる酸化物の層、又は、シリコン（Ｓｉ）及びシリコン化合物の群から選択される１種の層であり、
    前記ドーパントが、ｎ型ドーパントであり、かつ、錫（Ｓｎ）、フッ素（Ｆ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、リン（Ｐ）、ヒ素（Ａｓ）、及びアルミニウム（Ａｌ）の群から選択される１種又は２種以上である、
    請求項１に記載の半導体素子の製造方法。
  3. 前記半導体層が、第２材料層であり、
    前記第２材料層は、銅（Ｃｕ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、及びアンチモン（Ｓｂ）の群から選択される１種又は２種以上の金属からなる酸化物の層又は硫化物の層か、あるいは、シリコン（Ｓｉ）及びシリコン化合物の群から選択される１種の層であり、
    前記ドーパントが、ｐ型ドーパントであり、かつ、錫（Ｓｎ）、フッ素（Ｆ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、ボロン（Ｂ）、及びマグネシウム（Ｍｇ）の群から選択される１種又は２種以上である、
    請求項１に記載の半導体素子の製造方法。
  4. 前記加熱工程が、オゾン（Ｏ３）雰囲気下において前記脂肪族ポリカーボネートの層に対して紫外線（ＵＶ）の照射を行う工程を含む、
    請求項１乃至請求項３のいずれか１項に記載の半導体素子の製造方法。
  5. 前記脂肪族ポリカーボネートが、ポリエチレンカーボネート、及びポリプロピレンカーボネートからなる群から選ばれる少なくとも１種である、
    請求項１乃至請求項４のいずれか１項に記載の半導体素子の製造方法。
  6. 前記脂肪族ポリカーボネートがポリプロピレンカーボネートであり、かつ前記ポリプロピレンカーボネートのみの質量が１ｋｇに対して、前記ドーパントが０．０５ｍｏｌ以上０．１ｍｏｌ以下である、
    請求項１乃至請求項５のいずれか１項に記載の半導体素子の製造方法。
  7. ゲート絶縁層を介して半導体層と接するゲート電極層と、
    前記半導体層に接して覆う、加熱されたときに前記半導体層に導入してｎ型又はｐ型の半導体層にするドーパントを有する脂肪族ポリカーボネートの層と、を備える、
    半導体素子の中間体。
  8. 前記半導体層が、第１材料層であり、
    前記第１材料層は、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ジルコニウム（Ｚｒ）、ガリウム（Ｇａ）、アンチモン（Ｓｂ）、及び銅（Ｃｕ）の群から選択される１種又は２種以上の金属からなる酸化物の層、又は、シリコン（Ｓｉ）及びシリコン化合物の群から選択される１種の層であり、
    前記ドーパントが、ｎ型ドーパントであり、かつ、錫（Ｓｎ）、フッ素（Ｆ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、リン（Ｐ）、ヒ素（Ａｓ）、及びアルミニウム（Ａｌ）の群から選択される１種又は２種以上である、
    請求項７に記載の半導体素子の中間体。
  9. 前記半導体層が、第２材料層であり、
    前記第２材料層は、銅（Ｃｕ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、ストロンチウム（Ｓｒ）、ランタン（Ｌａ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、及びアンチモン（Ｓｂ）の群から選択される１種又は２種以上の金属からなる酸化物の層又は硫化物の層か、あるいは、シリコン（Ｓｉ）及びシリコン化合物の群から選択される１種の層であり、
    前記ドーパントが、ｐ型ドーパントであり、かつ、錫（Ｓｎ）、フッ素（Ｆ）、アンチモン（Ｓｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、ボロン（Ｂ）、及びマグネシウム（Ｍｇ）の群から選択される１種又は２種以上である、
    請求項７に記載の半導体素子の中間体。
  10. 前記脂肪族ポリカーボネートが、ポリエチレンカーボネート、及びポリプロピレンカーボネートからなる群から選ばれる少なくとも１種である、
    請求項７乃至請求項９のいずれか１項に記載の半導体素子の中間体。
  11. 半導体層上にゲート絶縁層を介して配置されたゲート電極層と前記半導体層とを覆うとともに、前記半導体層をｎ型又はｐ型の半導体層にするドーパントを有し、
    分解温度で加熱されたときに前記ドーパントを前記半導体層に導入することによって半導体素子のソース電極及びドレイン電極を形成する、ドーパント供給源となる、
    脂肪族ポリカーボネート。
  12. 前記脂肪族ポリカーボネートが、ポリエチレンカーボネート、及びポリプロピレンカーボネートからなる群から選ばれる少なくとも１種である、
    請求項１１に記載の脂肪族ポリカーボネート。
  13. 前記脂肪族ポリカーボネートがポリプロピレンカーボネートであり、かつ前記ポリプロピレンカーボネートのみの質量が１ｋｇに対して、前記ドーパントが０．０５ｍｏｌ以上０．１ｍｏｌ以下である、
    請求項１１又は請求項１２に記載の脂肪族ポリカーボネート。
  14. 半導体層上にゲート絶縁層を介して配置されたゲート電極層と、前記半導体層上にゲー ト絶縁層を介して配置されたゲート電極層と、前記半導体層とを覆う、前記半導体層をｎ 型又はｐ型の半導体層にするドーパントを有する脂肪族ポリカーボネートの層を形成する 、脂肪族ポリカーボネート層形成工程と、
    前記ドーパントを前記半導体層中に導入するとともに、前記脂肪族ポリカーボネートの 層を分解する温度で加熱する加熱工程と、
    前記加熱工程が、オゾン（Ｏ ３ ）雰囲気下において前記脂肪族ポリカーボネートの層に 対して紫外線（ＵＶ）の照射を行う工程と、を含む、
    半導体素子の製造方法。
  15. 半導体層上にゲート絶縁層を介して配置されたゲート電極層と、前記半導体層とを覆う 、前記半導体層をｎ型又はｐ型の半導体層にするドーパントを有する脂肪族ポリカーボネ ートの層を形成する、脂肪族ポリカーボネート層形成工程と、
    前記ドーパントを前記半導体層中に導入するとともに、前記脂肪族ポリカーボネートの 層を分解する温度で加熱する加熱工程と、を含み、
    前記脂肪族ポリカーボネートが、ポリエチレンカーボネート、及びポリプロピレンカー ボネートからなる群から選ばれる少なくとも１種である、
    半導体素子の製造方法。
  16. 半導体層上にゲート絶縁層を介して配置されたゲート電極層と、前記半導体層とを覆う 、前記半導体層をｎ型又はｐ型の半導体層にするドーパントを有する脂肪族ポリカーボネ ートの層を形成する、脂肪族ポリカーボネート層形成工程と、
    前記ドーパントを前記半導体層中に導入するとともに、前記脂肪族ポリカーボネートの 層を分解する温度で加熱する加熱工程と、を含み、
    前記脂肪族ポリカーボネートがポリプロピレンカーボネートであり、かつ前記ポリプロ ピレンカーボネートのみの質量が１ｋｇに対して、前記ドーパントが０．０５ｍｏｌ以上 ０．１ｍｏｌ以下である、
    半導体素子の製造方法。
  17. ゲート絶縁層を介して半導体層と接するゲート電極層と、
    前記半導体層に接し、加熱されたときに前記半導体層に導入してｎ型又はｐ型の半導体 層にするドーパントを有する脂肪族ポリカーボネートの層と、を備え、
    前記脂肪族ポリカーボネートが、ポリエチレンカーボネート、及びポリプロピレンカー ボネートからなる群から選ばれる少なくとも１種である、
    半導体素子の中間体。
  18. 半導体層上にゲート絶縁層を介して配置されたゲート電極層と前記半導体層とを覆うと ともに、前記半導体層をｎ型又はｐ型の半導体層にするドーパントを有し、
    分解温度で加熱されたときに前記ドーパントを前記半導体層に導入することによって半 導体素子のソース電極及びドレイン電極を形成する、ドーパント供給源となり、且つ
    ポリエチレンカーボネート及びポリプロピレンカーボネートからなる群から選ばれる少 なくとも１種である、
    脂肪族ポリカーボネート。
  19. 半導体層上にゲート絶縁層を介して配置されたゲート電極層と前記半導体層とを覆うと ともに、前記半導体層をｎ型又はｐ型の半導体層にするドーパントを有し、
    分解温度で加熱されたときに前記ドーパントを前記半導体層に導入することによって半 導体素子のソース電極及びドレイン電極を形成する、ドーパント供給源となり、且つ
    ポリプロピレンカーボネートであり、かつ前記ポリプロピレンカーボネートのみの質量 が１ｋｇに対して、前記ドーパントが０．０５ｍｏｌ以上０．１ｍｏｌ以下である、
    脂肪族ポリカーボネート。
JP2015553541A 2013-12-16 2014-12-16 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート Active JP6508724B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013259031 2013-12-16
JP2013259031 2013-12-16
PCT/JP2014/083187 WO2015093455A1 (ja) 2013-12-16 2014-12-16 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート

Publications (2)

Publication Number Publication Date
JPWO2015093455A1 JPWO2015093455A1 (ja) 2017-03-16
JP6508724B2 true JP6508724B2 (ja) 2019-05-08

Family

ID=53402801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015553541A Active JP6508724B2 (ja) 2013-12-16 2014-12-16 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート

Country Status (7)

Country Link
US (3) US9985137B2 (ja)
EP (1) EP3086360B1 (ja)
JP (1) JP6508724B2 (ja)
KR (1) KR102226809B1 (ja)
CN (1) CN105874575B (ja)
TW (2) TWI671332B (ja)
WO (1) WO2015093455A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015093455A1 (ja) * 2013-12-16 2015-06-25 国立大学法人北陸先端科学技術大学院大学 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
JP6469960B2 (ja) * 2014-03-31 2019-02-13 住友精化株式会社 ポジ型フォトレジスト
KR20170141668A (ko) * 2015-04-16 2017-12-26 고쿠리츠다이가쿠호진 호쿠리쿠 센단 가가쿠 기쥬츠 다이가쿠인 다이가쿠 에칭 마스크, 에칭 마스크 전구체 및 산화물층의 제조 방법 및 박막 트랜지스터의 제조 방법
TWI569327B (zh) * 2015-07-03 2017-02-01 友達光電股份有限公司 薄膜電晶體與其製作方法
US10634996B2 (en) * 2015-09-18 2020-04-28 Japan Advanced Institute Of Science And Technology Composite member and method of manufacturing the same, and aliphatic polycarbonate-containing layer
KR102106366B1 (ko) * 2015-11-25 2020-05-04 가부시키가이샤 아루박 박막 트랜지스터, 산화물 반도체막 및 스퍼터링 타겟
JP6665536B2 (ja) * 2016-01-12 2020-03-13 株式会社リコー 酸化物半導体
US10784120B2 (en) 2016-03-14 2020-09-22 Japan Advanced Institute Of Science And Technology Laminate, etching mask, method of producing laminate, method of producing etching mask, and method of producing thin film transistor
CN106206735B (zh) * 2016-07-19 2019-12-10 上海华虹宏力半导体制造有限公司 Mosfet及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914138A (en) * 1974-08-16 1975-10-21 Westinghouse Electric Corp Method of making semiconductor devices by single step diffusion
US4404731A (en) * 1981-10-01 1983-09-20 Xerox Corporation Method of forming a thin film transistor
US4965872A (en) * 1988-09-26 1990-10-23 Vasudev Prahalad K MOS-enhanced, self-aligned lateral bipolar transistor made of a semiconductor on an insulator
JP2873660B2 (ja) * 1994-01-08 1999-03-24 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
TWI250968B (en) * 2000-04-04 2006-03-11 Asahi Kasei Corp Coating composition for use in producing a silica insulating thin film and method for producing a silica insulating thin film
JP2002267812A (ja) * 2001-03-13 2002-09-18 Daicel Chem Ind Ltd 光散乱フィルム及びそれを用いた液晶表示装置
DE10339772B4 (de) 2003-08-27 2006-07-13 Novaled Gmbh Licht emittierendes Bauelement und Verfahren zu seiner Herstellung
JP2005260040A (ja) 2004-02-12 2005-09-22 Sony Corp ドーピング方法、半導体装置の製造方法および電子応用装置の製造方法
US20080213650A1 (en) * 2004-02-19 2008-09-04 Georgia Tech Research Corporation Microstructures and Methods of Fabrication Thereof
JP2006140335A (ja) 2004-11-12 2006-06-01 Seiko Epson Corp 相補型トランジスタ回路、電気光学装置、電子デバイス、及び相補型トランジスタの製造方法
JP4749024B2 (ja) * 2005-04-18 2011-08-17 旭化成ケミカルズ株式会社 脂肪族ポリカーボネートジオールおよびその製造方法
US7795061B2 (en) * 2005-12-29 2010-09-14 Qualcomm Mems Technologies, Inc. Method of creating MEMS device cavities by a non-etching process
EP2078736A1 (en) * 2006-10-31 2009-07-15 Techno Polymer Co., Ltd. Heat-dissipating resin composition, substrate for led mounting, reflector, and substrate for led mounting having reflector portion
KR101578229B1 (ko) 2007-07-17 2015-12-16 씬 필름 일렉트로닉스 에이에스에이 씨드 인쇄 및 도금을 통한 컨택트 금속 및 배선 금속의 인쇄
EP2226171B1 (en) * 2007-12-21 2019-04-10 Mitsubishi Chemical Corporation Fiber composite
JP2009244382A (ja) * 2008-03-28 2009-10-22 Sharp Corp 機能性フィルム及び表示装置
CN101348605A (zh) * 2008-09-12 2009-01-21 海南大学 一种可降解脂肪族聚碳酸酯复合薄膜材料及其制备方法
JP5493573B2 (ja) 2009-08-07 2014-05-14 ソニー株式会社 ドーピング方法、および半導体装置の製造方法
WO2012077727A1 (ja) * 2010-12-08 2012-06-14 旭硝子株式会社 粘着層付き透明面材、表示装置およびそれらの製造方法
US9260443B2 (en) * 2011-01-04 2016-02-16 The Regents Of The University Of California Organic electronic devices prepared using decomposable polymer additives
JP5598928B2 (ja) 2011-11-18 2014-10-01 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
EP2819149A4 (en) * 2012-02-23 2015-11-25 Hitachi Chemical Co Ltd COMPOSITION FOR FORMING AN N-LEADING DIFFUSION LAYER, METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE WITH AN N-LEADING DIFFUSION LAYER, AND METHOD FOR PRODUCING A SOLAR CELL ELEMENT
US9171961B2 (en) * 2012-07-11 2015-10-27 Polyera Corporation Coating materials for oxide thin film transistors
KR20150035742A (ko) * 2012-07-20 2015-04-07 미쓰비시 가가꾸 가부시키가이샤 발광 장치, 파장 변환 부재, 형광체 조성물 및 형광체 혼합물
US20140128551A1 (en) * 2012-11-08 2014-05-08 Deepak Shukla Organic polymeric multi-metallic composites
US8779415B2 (en) * 2012-11-08 2014-07-15 Eastman Kodak Company Devices containing organic polymeric multi-metallic composites
WO2015093455A1 (ja) * 2013-12-16 2015-06-25 国立大学法人北陸先端科学技術大学院大学 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート

Also Published As

Publication number Publication date
US9985137B2 (en) 2018-05-29
CN105874575B (zh) 2019-04-16
EP3086360A4 (en) 2017-08-30
TW201839032A (zh) 2018-11-01
US20180248047A1 (en) 2018-08-30
US10340388B2 (en) 2019-07-02
TWI643883B (zh) 2018-12-11
US20160315198A1 (en) 2016-10-27
JPWO2015093455A1 (ja) 2017-03-16
KR102226809B1 (ko) 2021-03-10
EP3086360B1 (en) 2020-06-24
TW201529635A (zh) 2015-08-01
US10749034B2 (en) 2020-08-18
WO2015093455A1 (ja) 2015-06-25
CN105874575A (zh) 2016-08-17
KR20160098283A (ko) 2016-08-18
EP3086360A1 (en) 2016-10-26
TWI671332B (zh) 2019-09-11
US20180315861A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6508724B2 (ja) 半導体素子及びその製造方法、並びに脂肪族ポリカーボネート
JP5749411B1 (ja) 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
US11133191B2 (en) Method of producing etching mask, etching mask precursor, and oxide layer, and method of manufacturing thin film transistor
JPWO2017158930A1 (ja) 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法
JP6481865B2 (ja) 酸化物の前駆体、酸化物層、半導体素子、及び電子デバイス、並びに酸化物層の製造方法及び半導体素子の製造方法
JP6441060B2 (ja) 酸化物層及びその製造方法、並びに半導体素子及びその製造方法、並びに電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190328

R150 Certificate of patent or registration of utility model

Ref document number: 6508724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250