JP4246159B2 - 半導体装置の製造装置及び製造方法 - Google Patents
半導体装置の製造装置及び製造方法 Download PDFInfo
- Publication number
- JP4246159B2 JP4246159B2 JP2004569927A JP2004569927A JP4246159B2 JP 4246159 B2 JP4246159 B2 JP 4246159B2 JP 2004569927 A JP2004569927 A JP 2004569927A JP 2004569927 A JP2004569927 A JP 2004569927A JP 4246159 B2 JP4246159 B2 JP 4246159B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- gas
- chamber
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000007789 gas Substances 0.000 claims description 46
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000001816 cooling Methods 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000003595 mist Substances 0.000 claims description 2
- 238000005477 sputtering target Methods 0.000 claims 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 36
- 239000003990 capacitor Substances 0.000 description 13
- 239000006200 vaporizer Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000010953 base metal Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- KYKAJFCTULSVSH-UHFFFAOYSA-N chloro(fluoro)methane Chemical compound F[C]Cl KYKAJFCTULSVSH-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
- C23C14/0063—Reactive sputtering characterised by means for introducing or removing gases
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
- C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明は、強誘電体キャパシタやＡｌ配線の形成に好適な半導体装置の製造装置及び製造方法に関する。
強誘電体メモリ等に用いられる強誘電体キャパシタでは、キャパシタ膜（ＬｉＴａＯ３膜、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）膜等）の斜方配向（＜１１１＞、＜２２２＞等）が強くなり、キャパシタ特性が向上することが知られている。このため、従来、キャパシタ膜自体の成膜条件やアニール条件の最適化によって配向性の向上が図られているが、近時、より一層効果的に配向性を向上させる方法が要請されている。
このような要請に関し、プレーナ構造の強誘電体キャパシタの下部電極の結晶配向性において、Ｃ軸配向（＜００２＞、＜００１＞等）が強いほど、キャパシタ膜の斜方配向が強くなることが知られており、下部電極のＣ軸配向を強める方法も検討されている。
また、種々の半導体装置で用いられているＡｌ配線については、マイグレーション耐性の向上のために下地金属膜が形成されており、高い効果を得るために、高配向性及び厚膜化が要請されている。
これらの下部電極及び下地金属膜の材料としては、Ｔｉ及びＴａ等の高融点金属が主に使用され、これらは一般的にＤＣマグネトロンスパッタ法等で成膜されている。また、下地金属膜のＣ軸配向性の向上には、スパッタガス（Ａｒガス）に水分を混ぜるという方法もある。
しかし、ＤＣマグネトロンスパッタ法によりＴｉ膜を成膜すると、成膜チャンバの到達真空度及び処理ロット数等に依存してＴｉの配向性が変動することがある。
また、単にスパッタガスに水分を混入させただけでは、十分な配向性を得ることができない。更に、水分が成膜チャンバの治具に付着すると、この水分が異常放電（ａｒｃ−ｐｌａｚｍａ）の原因となり、放電が安定せずに、ヒロックや異物が発生することがある。また、水分中の酸素が長期にわたって残留し、下地金属膜の酸化が引き起こされることもある。この結果、剥がれや抵抗の上昇といった不具合が生じて、逆に、マイグレーションが低下することもある
オオワキ等、「Ｐｒｅｆｅｒｒｅｄ Ｏｒｉｅｎｔａｔｉｏｎ ｉｎ Ｔｉ Ｆｉｌｍｓ Ｓｐｕｔｔｅｒ−Ｄｅｐｏｓｉｔｅｄ ｏｎ ＳｉＯ２ Ｇｌａｓｓ：Ｔｈｅ Ｒｏｌｅ ｏｆ Ｗａｔｅｒ Ｃｈｅｍｉｓｏｒｐｔｉｏｎ ｏｎ ｔｈｅ Ｓｕｂｓｔｒａｔｅ」、ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ）、１９９７年２月１日発行、第３６巻、ｐ．Ｌ１５４−Ｌ１５７
このような要請に関し、プレーナ構造の強誘電体キャパシタの下部電極の結晶配向性において、Ｃ軸配向（＜００２＞、＜００１＞等）が強いほど、キャパシタ膜の斜方配向が強くなることが知られており、下部電極のＣ軸配向を強める方法も検討されている。
また、種々の半導体装置で用いられているＡｌ配線については、マイグレーション耐性の向上のために下地金属膜が形成されており、高い効果を得るために、高配向性及び厚膜化が要請されている。
これらの下部電極及び下地金属膜の材料としては、Ｔｉ及びＴａ等の高融点金属が主に使用され、これらは一般的にＤＣマグネトロンスパッタ法等で成膜されている。また、下地金属膜のＣ軸配向性の向上には、スパッタガス（Ａｒガス）に水分を混ぜるという方法もある。
しかし、ＤＣマグネトロンスパッタ法によりＴｉ膜を成膜すると、成膜チャンバの到達真空度及び処理ロット数等に依存してＴｉの配向性が変動することがある。
また、単にスパッタガスに水分を混入させただけでは、十分な配向性を得ることができない。更に、水分が成膜チャンバの治具に付着すると、この水分が異常放電（ａｒｃ−ｐｌａｚｍａ）の原因となり、放電が安定せずに、ヒロックや異物が発生することがある。また、水分中の酸素が長期にわたって残留し、下地金属膜の酸化が引き起こされることもある。この結果、剥がれや抵抗の上昇といった不具合が生じて、逆に、マイグレーションが低下することもある
オオワキ等、「Ｐｒｅｆｅｒｒｅｄ Ｏｒｉｅｎｔａｔｉｏｎ ｉｎ Ｔｉ Ｆｉｌｍｓ Ｓｐｕｔｔｅｒ−Ｄｅｐｏｓｉｔｅｄ ｏｎ ＳｉＯ２ Ｇｌａｓｓ：Ｔｈｅ Ｒｏｌｅ ｏｆ Ｗａｔｅｒ Ｃｈｅｍｉｓｏｒｐｔｉｏｎ ｏｎ ｔｈｅ Ｓｕｂｓｔｒａｔｅ」、ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ）、１９９７年２月１日発行、第３６巻、ｐ．Ｌ１５４−Ｌ１５７
本発明の目的は、高い配向性で高融点金属膜を形成することができる半導体装置の製造装置及び製造方法を提供することにある。
本発明に係る半導体装置の製造装置は、成膜チャンバと、前記成膜チャンバ内で、半導体基板の上方に金属膜を形成する金属膜形成手段と、を有する。この製造装置は、更に、前記金属膜形成装置による金属膜の形成に際して、その初期段階でのみ前記金属膜中に水分を含有させる水分供給手段を有する。
本発明に係る半導体装置の製造方法では、先ず、前処理チャンバ内で、半導体基板の温度を０℃以下に保持しながら、前記半導体基板の表面に気体又は霧状のＨ２Ｏを供給する。次に、前記半導体基板を成膜チャンバに搬送する。そして、前記成膜チャンバ内で、前記半導体基板の上方に金属膜を成膜する。
本発明に係る半導体装置の製造装置は、成膜チャンバと、前記成膜チャンバ内で、半導体基板の上方に金属膜を形成する金属膜形成手段と、を有する。この製造装置は、更に、前記金属膜形成装置による金属膜の形成に際して、その初期段階でのみ前記金属膜中に水分を含有させる水分供給手段を有する。
本発明に係る半導体装置の製造方法では、先ず、前処理チャンバ内で、半導体基板の温度を０℃以下に保持しながら、前記半導体基板の表面に気体又は霧状のＨ２Ｏを供給する。次に、前記半導体基板を成膜チャンバに搬送する。そして、前記成膜チャンバ内で、前記半導体基板の上方に金属膜を成膜する。
図１は、本発明の第１の実施形態に係る半導体装置の製造装置を示す模式図である。
図２は、本発明の第２の実施形態に係る半導体装置の製造装置を示す模式図である。
図３Ａは、第２の実施形態に設けられたベーパライザを示す断面図であり、図３Ｂは、ベーパライザに設けられた配管の内部を示す断面図である。
図２は、本発明の第２の実施形態に係る半導体装置の製造装置を示す模式図である。
図３Ａは、第２の実施形態に設けられたベーパライザを示す断面図であり、図３Ｂは、ベーパライザに設けられた配管の内部を示す断面図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る半導体装置の製造装置を示す模式図である。
本実施形態においては、成膜チャンバ１内に、ウェハが載置されるウェハステージ２、及びスパッタリングで用いられるターゲット３、例えばＴｉターゲットが設置されている。なお、成膜チャンバ１の前段には、ロードロックチャンバ（図示せず）が設けられている。
成膜チャンバ１の排出側には、高分子ターボポンプ９及びドライポンプ１０がバルブを介して直列に連結されている。また、成膜チャンバ１内の水分含有量を分圧に基づいて測定する四重極質量分析装置（Ｑ−ｍａｓｓ）４もバルブを介して成膜チャンバ１に連結されている。
更に、成膜チャンバ１の入力側には、純Ａｒガスの供給ライン及びＨ２Ｏが添加されたＡｒガスの供給ライン（第１の供給手段）が連結されている。これらの供給ラインには、夫々マスフローコントローラ（ＭＦＣ）７及び８が設けられている。
四重極質量分析装置４には、マスフローコントローラ７及び８がオンとなっているときにそれらの開き量を制御して成膜チャンバ１に供給するガスの流量を制御する流量制御装置５が接続されている。流量制御装置５及びマスフローコントローラ８から添加量制御手段が構成されている。また、流量制御装置５には、マスフローコントローラ７及び８のオン／オフを制御する装置制御ユニット６が連結されている。
次に、上述のように構成された半導体装置の製造装置の動作及びこの製造装置を用いた強誘電メモリ（半導体装置）の製造方法について説明する。
先ず、シリコンウェハ等の半導体ウェハ上で、制御トランジスタ等の半導体素子の形成、層間絶縁膜の形成及び平坦化、コンタクトホールの形成、並びにタングステン（Ｗ）プラグの形成等を行う。
次に、上述の半導体装置の製造装置を用いて、強誘電体キャパシタの下部電極膜の一部としてＴｉ膜をＤＣスパッタリング法により成膜する。表１に、Ｔｉ膜を成膜する際のマスフローコントローラ７及び８の状態を示す。
Ｔｉ膜の成膜に際しては、半導体ウェハをウェハステージ２上に載置した後、成膜チャンバ１内のガスを安定化するために、マスフローコントローラ７及び８をオン状態とする。マスフローコントローラ７及び８をオンとする動作は、装置制御ユニット６によって制御される。
マスフローコントローラ７及び８をオン状態にしてから３秒経過した後、Ｔｉ膜の成膜を実際に開始する。このときの成膜条件としては、例えば、成膜温度を室温とし、Ｔｉ膜の厚さを２０ｎｍとし、ＤＣパワーを２．０６ｋＷとし、Ａｒガスの流量を１００ｓｃｃｍとする。また、マスフローコントローラ８の開き量は、四重極質量分析装置４を用いて成膜チャンバ１内の水分量を検出しながら、流量制御装置５によって、成膜チャンバ１内の水分量が所定の値、例えば１０乃至３００ｐｐｍ程度になるように制御される。
そして、Ｔｉ膜の成膜を実際に開始してから５秒経過すると、装置制御ユニット６による制御によってマスフローコントローラ８がオフ状態とされる。即ち、成膜チャンバ１への水分の供給が遮断され、Ａｒガスのみが供給される。
マスフローコントローラ８が閉じられてから５乃至１０秒間経過すると、Ｔｉ膜の成膜を終了する。
これらの一連のＴｉ膜の成膜工程においては、マスフローコントローラ８をオン状態とした後、オフ状態としている。このため、マスフローコントローラ８をオン状態としている期間では、スパッタガスに水分が含有され、成膜チャンバ１内に水分が存在する。また、これに並行して四重極質量分析装置４を用いて成膜チャンバ１内の水分量を制御している。この結果、成膜チャンバ１の到達真空度及び処理ロット数等に影響を受けることなく、Ｃ軸配向が強いＴｉ膜を安定して成膜することができる。
また、結晶の配向を揃えるためには、結晶成長の初期における配向を制御することが極めて重要であり、初期において強い配向が得られれば、その後に水分を供給する必要はない。逆に、水分を供給しつづけると、Ｔｉ膜中に酸化物が形成されて抵抗が上がる虞がある。このため、上述のＴｉ膜の成膜工程では、その初期には水分を供給しているが、その後にマスフローコントローラ８をオフ状態として水分の供給を停止している。
Ｔｉ膜の成膜後、成膜チャンバ１とは異なるチャンバ内で、下部電極膜の他の一部としてＰｔ膜をＤＣスパッタリング法によりＴｉ膜上に形成する。このときの成膜条件としては、例えば、成膜温度を１００℃とし、Ｐｔ膜の厚さを１７５ｎｍとし、ＤＣパワーを１．０４ｋＷとし、Ａｒガスの流量を１００ｓｃｃｍとする。Ａｒガスへの水分の添加は行わない。
続いて、キャパシタ膜としてＰＺＴ膜をＰｔ膜上にＲＦスパッタ法により形成する。このときの成膜条件としては、例えば、成膜温度を室温とし、ＰＺＴ膜の厚さを２００ｎｍとし、ＲＦパワーを１．０ｋＷとし、Ａｒガスの流量を１５〜２５ｓｃｃｍとする。このとき、Ａｒガスの流量は、ＰＺＴ膜中のＰｂ含有量を調整するために適宜制御する。ＰＺＴ膜を成膜した後、結晶化アニールを行う。
なお、ＰＺＴ膜の成膜は、ＲＦスパッタ法のほかに、ゾル−ゲル法、ＭＯＣＶＤ法等により行うことが可能である。また、ＰＺＴ膜に、要求されるキャパシタ特性に応じて、Ｃａ、Ｓｒ及びＬａ等の不純物を導入してもよい。
ＰＺＴ膜の成膜後、強誘電体キャパシタの上部電極膜としてＩｒＯｘ膜をＤＣスパッタリング法により２段階で成膜する。このときの成膜条件としては、例えば、成膜温度を２０℃とし、ＩｒＯｘ膜の厚さを２００ｎｍとする。また、第１段階では、ＤＣパワーを１．０４ｋＷとし、Ａｒガスの流量を１００ｓｃｃｍ、Ｏ２ガスの流量を１００ｓｃｃｍ、成膜時間を２９秒間とする。第２段階では、ＤＣパワーを２．０５ｋＷとし、Ａｒガスの流量を１００ｓｃｃｍ、Ｏ２ガスの流量を１００ｓｃｃｍ、成膜時間を２２秒間とする。
その後、ＩｒＯｘ膜、ＰＺＴ膜、Ｐｔ膜及びＴｉ膜をフォトグラフィ技術及びエッチングにより強誘電体キャパシタの形状に加工する。そして、更なる層間絶縁膜の形成及び平坦化、コンタクトホールの形成、並びに配線の形成等を行うことにより、強誘電体メモリを完成させる。
このような第１の実施形態によれば、四重極質量分析装置４を用いて成膜チャンバ１内の水分量を検出し、これをフィードバックして水分量の制御を行うことが可能である。従って、Ｔｉ膜の配向性に寄与する水分の量を適切に制御することにより、安定した配向性を得ることができる。
なお、流量制御装置５としては、例えば制御プログラムが組み込まれた汎用パーソナルコンピュータを用いることができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図２は、本発明の第２の実施形態に係る半導体装置の製造装置を示す模式図である。また、図３Ａは、第２の実施形態に設けられたベーパライザを示す断面図であり、図３Ｂは、ベーパライザに設けられた配管の内部を示す断面図である。
本実施形態においては、図２に示すように、成膜チャンバ１１の前段にロードロックチャンバ（前処理チャンバ）１２が、ダンパ等を介して連結されている。ロードロックチャンバ１２には、Ｎ２ガス及び気体又は霧状のＨ２Ｏが供給される配管が連結されている。この配管は、ベーパライザ（成膜前水分手段）１３から繋がっている。
ベーパライザ１３には、図３Ａ及び図３Ｂに示すように、水槽（第２の添加手段）２１、配水管２２及び排水管２３が設けられている。水槽２１の直上にはＮ２ガスが流れる配管２４が配置されている。配管２４には、水槽２１中の蓄えられた水の水面と接するようにして開口部２５が形成されている。配管２４は、ロードロックチャンバ１２に連結された配管である。
このように構成されたベーパライザ１３において、配水管２２から水槽２１に水が供給され、水槽２１が満たされている状態で、配管２４をＮ２ガスが流れると、水槽２１中の水が蒸発して水面直上に漂う水蒸気がＮ２ガスと共に配管２４内を流れる。
ロードロックチャンバ１２内には、ウェハ２０が載置される搬送部（ステージ）１５が設けられ、ロードロックチャンバ１２の外部には、液体窒素を用いて搬送部１５を冷却する冷却器１４が配置されている。搬送部１５の温度は、０℃以下、例えば−４℃に保持される。搬送部１５には、ウェハ２０よりも幅が狭い搬送ころが設けられている。
一方、成膜チャンバ１１内には、ウェハ２０が載置されるウェハステージ１６、及びスパッタリングで用いられるターゲット１７、例えばＴｉターゲットが設置されている。また、成膜チャンバ１１の入力側には、Ａｒガスの供給ラインが連結されている。ターゲット１７には、例えば負のバイアスが印加される。
更に、第２の実施形態には、図示しないが、成膜チャンバ１１及びロードロックチャンバ１２内の圧力を１０−３以下まで低下させるポンプ（真空手段）が設けられている。
次に、上述のように構成された半導体装置の製造装置の動作及びこの製造装置を用いた強誘電体メモリ（半導体装置）の製造方法について説明する。
先ず、第１の実施形態と同様に、シリコンウェハ等の半導体ウェハ上で、制御トランジスタ等の半導体素子の形成、層間絶縁膜の形成及び平坦化、コンタクトホールの形成、並びにタングステン（Ｗ）プラグの形成等を行う。
次に、上述の半導体装置の製造装置を用いて、強誘電体キャパシタの下部電極膜の一部としてＴｉ膜をＤＣスパッタリング法により成膜する。
Ｔｉ膜の成膜に際しては、先ず、半導体ウェハ１８を搬送部１５上に載置する。そして、配水管２２から水槽２１に、例えば２０ｍｍ３／分の流量で水を供給する。水槽２１から溢れた水は排水管２３から排出される。また、６０ｓｃｃｍの流量でＮ２ガスを配管２４に流す。この結果、水槽２１から蒸発した水蒸気（Ｈ２Ｏガス）がＮ２ガスと共にロードロックチャンバ１２内に供給される。更に、これらに並行して搬送部１５の温度を、例えば−４℃に保持する。
これらの結果、ロードロックチャンバ１２内では、配管２４から供給された水蒸気が霧状に液化する。また、ウェハ１８の温度は０℃以下になると共に、その表面に水分を含んだＮ２ガスが供給されることになる。このため、ウェハ１８の表面に水滴が付着した後、凝固する。
その後、搬送部１５の冷却を継続したまま、半導体ウェハ１８を成膜チャンバ１１まで搬送する。
そして、成膜チャンバ１１内にスパッタガスとしてＡｒガスを供給してＴｉ膜の成膜を開始する。半導体ウェハ１８の表面に付着して凝固した水分は、成膜チャンバ１１内で液化する。この状態で、Ｔｉ膜が堆積され始めるので、水分がＴｉ膜に適切に取り込まれる。この結果、Ｃ軸配向が強いＴｉ膜が形成される。また、水分は主にＴｉ膜の成膜初期に消費されるため、Ｔｉ膜の厚さ方向の上側の大部分では、Ｔｉの酸化はほとんど生じない。成膜チャンバ１１内に蒸発する水分も若干あるが、これらはＴｉの酸化にほとんど寄与しない程度でＴｉ膜に吸収される。従って、水分は成膜チャンバ１１内の治具にほとんど付着せず、この付着を原因とする異常放電が防止される。
Ｔｉ膜の成膜後、第１の実施形態と同様に、Ｐｔ膜、ＰＺＴ膜及びＩｒＯｘ膜の成膜等を行うことにより、強誘電体メモリを完成させる。
このような第２の実施形態によれば、Ｔｉ膜の成膜中に外部から水分を供給するのではなく、予めウェハ１８上に水分を付着させているので、成膜チャンバ１１内の治具への水分の付着を防止することができる。この結果、異常放電を防止することが可能である。更に、水分の長期にわたる残留も防止することができるので、不要な酸化を回避して、Ｔｉ膜の剥がれや抵抗の上昇を防止することが可能である。そして、Ｔｉ膜の成膜初期に水分が取り込まれるため、強いＣ軸配向が得られる。
ここで、実際に、第２の実施形態に係る半導体装置の製造装置を用いて成膜されたＴｉ膜の特性について、比較例と比較しながら、説明する。
先ず、試料として表面に厚さが１００ｎｍのＳｉＯ２膜が形成された半導体ウェハを準備した。そして、この半導体ウェハ上に、厚さが１００ｎｍのＴｉ膜を成膜した。このとき、実施例では、第２の実施形態に係る半導体装置の製造装置を用いて半導体ウェハ上に水分を付着させたが、比較例では、水分を付着させずに、ロードロックチャンバ内で１５０℃のベーキングを行った。
水分の付着は、次のような条件で行った。先ず、水槽２１に２０ｍｍ３／分の流量で水を供給した。また、６０ｓｃｃｍの流量でＮ２ガスを配管２４に流した。そして、搬送部１５の温度を−４℃に保持した。このような条件で水分の付着を開始し、ロードロックチャンバ１２に設けられた覗き窓（図示せず）に曇りが発生した時点でＮ２ガス及び水蒸気の供給を停止した。その後、搬送部１５の冷却を継続したまま、成膜チャンバ１１へと試料（半導体ウェハ１８）を搬送した。
Ｔｉ膜の成膜後には、Ｘ線回折（ＸＲＤ）によってＴｉ膜中の結晶の配向性を分析した。この結果を表２に示す。表２に示すように、実施例によれば、強いＣ軸配向が得られた。
なお、ベーパライザ１３におけるキャリアガスとして、Ｎ２ガスの代わりに、Ｈｅガス、Ｎｅガス又はＡｒガス等の他の不活性ガスを用いてもよい。
また、冷却器１４における冷媒として、液体窒素の代わりに、代替フロンガス又はＨｅガス等を用いてもよい。
更に、第１及び第２の実施形態では、金属膜としてＴｉ膜を形成しているが、他にＴａ、Ｗ及びＭｏ等の高融点金属膜を形成してもよい。
また、第１の実施形態と第２の実施形態とを組み合わせてもよい。即ち、図１に示す成膜チャンバ１の前段に、図２に示すロードロックチャンバ１２等を設けてもよい。
更に、製造する半導体装置は、強誘電体メモリに限定されるものではなく、例えばＡｌ配線を備えた他の半導体装置の製造にも本発明を適用することができる。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１は、本発明の第１の実施形態に係る半導体装置の製造装置を示す模式図である。
本実施形態においては、成膜チャンバ１内に、ウェハが載置されるウェハステージ２、及びスパッタリングで用いられるターゲット３、例えばＴｉターゲットが設置されている。なお、成膜チャンバ１の前段には、ロードロックチャンバ（図示せず）が設けられている。
成膜チャンバ１の排出側には、高分子ターボポンプ９及びドライポンプ１０がバルブを介して直列に連結されている。また、成膜チャンバ１内の水分含有量を分圧に基づいて測定する四重極質量分析装置（Ｑ−ｍａｓｓ）４もバルブを介して成膜チャンバ１に連結されている。
更に、成膜チャンバ１の入力側には、純Ａｒガスの供給ライン及びＨ２Ｏが添加されたＡｒガスの供給ライン（第１の供給手段）が連結されている。これらの供給ラインには、夫々マスフローコントローラ（ＭＦＣ）７及び８が設けられている。
四重極質量分析装置４には、マスフローコントローラ７及び８がオンとなっているときにそれらの開き量を制御して成膜チャンバ１に供給するガスの流量を制御する流量制御装置５が接続されている。流量制御装置５及びマスフローコントローラ８から添加量制御手段が構成されている。また、流量制御装置５には、マスフローコントローラ７及び８のオン／オフを制御する装置制御ユニット６が連結されている。
次に、上述のように構成された半導体装置の製造装置の動作及びこの製造装置を用いた強誘電メモリ（半導体装置）の製造方法について説明する。
先ず、シリコンウェハ等の半導体ウェハ上で、制御トランジスタ等の半導体素子の形成、層間絶縁膜の形成及び平坦化、コンタクトホールの形成、並びにタングステン（Ｗ）プラグの形成等を行う。
次に、上述の半導体装置の製造装置を用いて、強誘電体キャパシタの下部電極膜の一部としてＴｉ膜をＤＣスパッタリング法により成膜する。表１に、Ｔｉ膜を成膜する際のマスフローコントローラ７及び８の状態を示す。
Ｔｉ膜の成膜に際しては、半導体ウェハをウェハステージ２上に載置した後、成膜チャンバ１内のガスを安定化するために、マスフローコントローラ７及び８をオン状態とする。マスフローコントローラ７及び８をオンとする動作は、装置制御ユニット６によって制御される。
マスフローコントローラ７及び８をオン状態にしてから３秒経過した後、Ｔｉ膜の成膜を実際に開始する。このときの成膜条件としては、例えば、成膜温度を室温とし、Ｔｉ膜の厚さを２０ｎｍとし、ＤＣパワーを２．０６ｋＷとし、Ａｒガスの流量を１００ｓｃｃｍとする。また、マスフローコントローラ８の開き量は、四重極質量分析装置４を用いて成膜チャンバ１内の水分量を検出しながら、流量制御装置５によって、成膜チャンバ１内の水分量が所定の値、例えば１０乃至３００ｐｐｍ程度になるように制御される。
そして、Ｔｉ膜の成膜を実際に開始してから５秒経過すると、装置制御ユニット６による制御によってマスフローコントローラ８がオフ状態とされる。即ち、成膜チャンバ１への水分の供給が遮断され、Ａｒガスのみが供給される。
マスフローコントローラ８が閉じられてから５乃至１０秒間経過すると、Ｔｉ膜の成膜を終了する。
これらの一連のＴｉ膜の成膜工程においては、マスフローコントローラ８をオン状態とした後、オフ状態としている。このため、マスフローコントローラ８をオン状態としている期間では、スパッタガスに水分が含有され、成膜チャンバ１内に水分が存在する。また、これに並行して四重極質量分析装置４を用いて成膜チャンバ１内の水分量を制御している。この結果、成膜チャンバ１の到達真空度及び処理ロット数等に影響を受けることなく、Ｃ軸配向が強いＴｉ膜を安定して成膜することができる。
また、結晶の配向を揃えるためには、結晶成長の初期における配向を制御することが極めて重要であり、初期において強い配向が得られれば、その後に水分を供給する必要はない。逆に、水分を供給しつづけると、Ｔｉ膜中に酸化物が形成されて抵抗が上がる虞がある。このため、上述のＴｉ膜の成膜工程では、その初期には水分を供給しているが、その後にマスフローコントローラ８をオフ状態として水分の供給を停止している。
Ｔｉ膜の成膜後、成膜チャンバ１とは異なるチャンバ内で、下部電極膜の他の一部としてＰｔ膜をＤＣスパッタリング法によりＴｉ膜上に形成する。このときの成膜条件としては、例えば、成膜温度を１００℃とし、Ｐｔ膜の厚さを１７５ｎｍとし、ＤＣパワーを１．０４ｋＷとし、Ａｒガスの流量を１００ｓｃｃｍとする。Ａｒガスへの水分の添加は行わない。
続いて、キャパシタ膜としてＰＺＴ膜をＰｔ膜上にＲＦスパッタ法により形成する。このときの成膜条件としては、例えば、成膜温度を室温とし、ＰＺＴ膜の厚さを２００ｎｍとし、ＲＦパワーを１．０ｋＷとし、Ａｒガスの流量を１５〜２５ｓｃｃｍとする。このとき、Ａｒガスの流量は、ＰＺＴ膜中のＰｂ含有量を調整するために適宜制御する。ＰＺＴ膜を成膜した後、結晶化アニールを行う。
なお、ＰＺＴ膜の成膜は、ＲＦスパッタ法のほかに、ゾル−ゲル法、ＭＯＣＶＤ法等により行うことが可能である。また、ＰＺＴ膜に、要求されるキャパシタ特性に応じて、Ｃａ、Ｓｒ及びＬａ等の不純物を導入してもよい。
ＰＺＴ膜の成膜後、強誘電体キャパシタの上部電極膜としてＩｒＯｘ膜をＤＣスパッタリング法により２段階で成膜する。このときの成膜条件としては、例えば、成膜温度を２０℃とし、ＩｒＯｘ膜の厚さを２００ｎｍとする。また、第１段階では、ＤＣパワーを１．０４ｋＷとし、Ａｒガスの流量を１００ｓｃｃｍ、Ｏ２ガスの流量を１００ｓｃｃｍ、成膜時間を２９秒間とする。第２段階では、ＤＣパワーを２．０５ｋＷとし、Ａｒガスの流量を１００ｓｃｃｍ、Ｏ２ガスの流量を１００ｓｃｃｍ、成膜時間を２２秒間とする。
その後、ＩｒＯｘ膜、ＰＺＴ膜、Ｐｔ膜及びＴｉ膜をフォトグラフィ技術及びエッチングにより強誘電体キャパシタの形状に加工する。そして、更なる層間絶縁膜の形成及び平坦化、コンタクトホールの形成、並びに配線の形成等を行うことにより、強誘電体メモリを完成させる。
このような第１の実施形態によれば、四重極質量分析装置４を用いて成膜チャンバ１内の水分量を検出し、これをフィードバックして水分量の制御を行うことが可能である。従って、Ｔｉ膜の配向性に寄与する水分の量を適切に制御することにより、安定した配向性を得ることができる。
なお、流量制御装置５としては、例えば制御プログラムが組み込まれた汎用パーソナルコンピュータを用いることができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図２は、本発明の第２の実施形態に係る半導体装置の製造装置を示す模式図である。また、図３Ａは、第２の実施形態に設けられたベーパライザを示す断面図であり、図３Ｂは、ベーパライザに設けられた配管の内部を示す断面図である。
本実施形態においては、図２に示すように、成膜チャンバ１１の前段にロードロックチャンバ（前処理チャンバ）１２が、ダンパ等を介して連結されている。ロードロックチャンバ１２には、Ｎ２ガス及び気体又は霧状のＨ２Ｏが供給される配管が連結されている。この配管は、ベーパライザ（成膜前水分手段）１３から繋がっている。
ベーパライザ１３には、図３Ａ及び図３Ｂに示すように、水槽（第２の添加手段）２１、配水管２２及び排水管２３が設けられている。水槽２１の直上にはＮ２ガスが流れる配管２４が配置されている。配管２４には、水槽２１中の蓄えられた水の水面と接するようにして開口部２５が形成されている。配管２４は、ロードロックチャンバ１２に連結された配管である。
このように構成されたベーパライザ１３において、配水管２２から水槽２１に水が供給され、水槽２１が満たされている状態で、配管２４をＮ２ガスが流れると、水槽２１中の水が蒸発して水面直上に漂う水蒸気がＮ２ガスと共に配管２４内を流れる。
ロードロックチャンバ１２内には、ウェハ２０が載置される搬送部（ステージ）１５が設けられ、ロードロックチャンバ１２の外部には、液体窒素を用いて搬送部１５を冷却する冷却器１４が配置されている。搬送部１５の温度は、０℃以下、例えば−４℃に保持される。搬送部１５には、ウェハ２０よりも幅が狭い搬送ころが設けられている。
一方、成膜チャンバ１１内には、ウェハ２０が載置されるウェハステージ１６、及びスパッタリングで用いられるターゲット１７、例えばＴｉターゲットが設置されている。また、成膜チャンバ１１の入力側には、Ａｒガスの供給ラインが連結されている。ターゲット１７には、例えば負のバイアスが印加される。
更に、第２の実施形態には、図示しないが、成膜チャンバ１１及びロードロックチャンバ１２内の圧力を１０−３以下まで低下させるポンプ（真空手段）が設けられている。
次に、上述のように構成された半導体装置の製造装置の動作及びこの製造装置を用いた強誘電体メモリ（半導体装置）の製造方法について説明する。
先ず、第１の実施形態と同様に、シリコンウェハ等の半導体ウェハ上で、制御トランジスタ等の半導体素子の形成、層間絶縁膜の形成及び平坦化、コンタクトホールの形成、並びにタングステン（Ｗ）プラグの形成等を行う。
次に、上述の半導体装置の製造装置を用いて、強誘電体キャパシタの下部電極膜の一部としてＴｉ膜をＤＣスパッタリング法により成膜する。
Ｔｉ膜の成膜に際しては、先ず、半導体ウェハ１８を搬送部１５上に載置する。そして、配水管２２から水槽２１に、例えば２０ｍｍ３／分の流量で水を供給する。水槽２１から溢れた水は排水管２３から排出される。また、６０ｓｃｃｍの流量でＮ２ガスを配管２４に流す。この結果、水槽２１から蒸発した水蒸気（Ｈ２Ｏガス）がＮ２ガスと共にロードロックチャンバ１２内に供給される。更に、これらに並行して搬送部１５の温度を、例えば−４℃に保持する。
これらの結果、ロードロックチャンバ１２内では、配管２４から供給された水蒸気が霧状に液化する。また、ウェハ１８の温度は０℃以下になると共に、その表面に水分を含んだＮ２ガスが供給されることになる。このため、ウェハ１８の表面に水滴が付着した後、凝固する。
その後、搬送部１５の冷却を継続したまま、半導体ウェハ１８を成膜チャンバ１１まで搬送する。
そして、成膜チャンバ１１内にスパッタガスとしてＡｒガスを供給してＴｉ膜の成膜を開始する。半導体ウェハ１８の表面に付着して凝固した水分は、成膜チャンバ１１内で液化する。この状態で、Ｔｉ膜が堆積され始めるので、水分がＴｉ膜に適切に取り込まれる。この結果、Ｃ軸配向が強いＴｉ膜が形成される。また、水分は主にＴｉ膜の成膜初期に消費されるため、Ｔｉ膜の厚さ方向の上側の大部分では、Ｔｉの酸化はほとんど生じない。成膜チャンバ１１内に蒸発する水分も若干あるが、これらはＴｉの酸化にほとんど寄与しない程度でＴｉ膜に吸収される。従って、水分は成膜チャンバ１１内の治具にほとんど付着せず、この付着を原因とする異常放電が防止される。
Ｔｉ膜の成膜後、第１の実施形態と同様に、Ｐｔ膜、ＰＺＴ膜及びＩｒＯｘ膜の成膜等を行うことにより、強誘電体メモリを完成させる。
このような第２の実施形態によれば、Ｔｉ膜の成膜中に外部から水分を供給するのではなく、予めウェハ１８上に水分を付着させているので、成膜チャンバ１１内の治具への水分の付着を防止することができる。この結果、異常放電を防止することが可能である。更に、水分の長期にわたる残留も防止することができるので、不要な酸化を回避して、Ｔｉ膜の剥がれや抵抗の上昇を防止することが可能である。そして、Ｔｉ膜の成膜初期に水分が取り込まれるため、強いＣ軸配向が得られる。
ここで、実際に、第２の実施形態に係る半導体装置の製造装置を用いて成膜されたＴｉ膜の特性について、比較例と比較しながら、説明する。
先ず、試料として表面に厚さが１００ｎｍのＳｉＯ２膜が形成された半導体ウェハを準備した。そして、この半導体ウェハ上に、厚さが１００ｎｍのＴｉ膜を成膜した。このとき、実施例では、第２の実施形態に係る半導体装置の製造装置を用いて半導体ウェハ上に水分を付着させたが、比較例では、水分を付着させずに、ロードロックチャンバ内で１５０℃のベーキングを行った。
水分の付着は、次のような条件で行った。先ず、水槽２１に２０ｍｍ３／分の流量で水を供給した。また、６０ｓｃｃｍの流量でＮ２ガスを配管２４に流した。そして、搬送部１５の温度を−４℃に保持した。このような条件で水分の付着を開始し、ロードロックチャンバ１２に設けられた覗き窓（図示せず）に曇りが発生した時点でＮ２ガス及び水蒸気の供給を停止した。その後、搬送部１５の冷却を継続したまま、成膜チャンバ１１へと試料（半導体ウェハ１８）を搬送した。
Ｔｉ膜の成膜後には、Ｘ線回折（ＸＲＤ）によってＴｉ膜中の結晶の配向性を分析した。この結果を表２に示す。表２に示すように、実施例によれば、強いＣ軸配向が得られた。
なお、ベーパライザ１３におけるキャリアガスとして、Ｎ２ガスの代わりに、Ｈｅガス、Ｎｅガス又はＡｒガス等の他の不活性ガスを用いてもよい。
また、冷却器１４における冷媒として、液体窒素の代わりに、代替フロンガス又はＨｅガス等を用いてもよい。
更に、第１及び第２の実施形態では、金属膜としてＴｉ膜を形成しているが、他にＴａ、Ｗ及びＭｏ等の高融点金属膜を形成してもよい。
また、第１の実施形態と第２の実施形態とを組み合わせてもよい。即ち、図１に示す成膜チャンバ１の前段に、図２に示すロードロックチャンバ１２等を設けてもよい。
更に、製造する半導体装置は、強誘電体メモリに限定されるものではなく、例えばＡｌ配線を備えた他の半導体装置の製造にも本発明を適用することができる。
以上詳述したように、本発明によれば、金属膜の成膜に当たって、水分を供給するため、強いＣ軸配向が得られる。また、水分の供給は、その量を制御しながら成膜の初期段階でのみ行うことができるため、配向性のばらつきを抑制することができ、また、必要以上の供給に伴う異常放電の発生を抑制することができる。
Claims (10)
- 成膜チャンバと、
前記成膜チャンバ内で、半導体基板の上方に金属膜を形成する金属膜形成手段と、
前記金属膜形成装置による金属膜の形成に際して、その初期段階でのみ前記金属膜中に水分を含有させる水分供給手段と、
を有することを特徴とする半導体装置の製造装置。 - 前記金属膜形成手段は、
チャンバ内に設置されたスパッタリングターゲットと、
前記チャンバ内にスパッタガスを供給するスパッタガス供給手段と、
を有することを特徴とする請求項１に記載の半導体装置の製造装置。 - 前記水分供給手段は、前記スパッタガス供給手段に対してＨ2Ｏガスを添加する第１の添加手段を有することを特徴とする請求項１に記載の半導体装置の製造装置。
- 前記成膜チャンバに連結された前処理チャンバと、
前記半導体基板が載置されるステージと、
を有し、
前記水分供給手段は、
前記前処理チャンバ内に気体又は霧状のＨ2Ｏを供給する成膜前水分供給手段と、
前記ステージの温度を０℃以下に冷却する冷却手段と、
を有することを特徴とする請求項１に記載の半導体装置の製造装置。 - 前処理チャンバ内で、半導体基板の温度を０℃以下に保持しながら、前記半導体基板の表面に気体又は霧状のＨ2Ｏを供給する工程と、
前記半導体基板を成膜チャンバに搬送する工程と、
前記成膜チャンバ内で、前記半導体基板の上方に金属膜を成膜する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記金属膜を形成する工程を、スパッタリング法により実行することを特徴とする請求項５に記載の半導体装置の製造方法。
- スパッタリングターゲットとして、高融点金属からなるものを用いることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記半導体基板を搬送する工程において、前記半導体基板よりも幅が狭い搬送ころを用いることを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記半導体基板を搬送する工程は、前記前処理チャンバ及び前記成膜チャンバ内の圧力を１０-3Ｐａ以下とする工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記半導体基板の表面にＨ2Ｏを供給する工程は、前記前処理チャンバに連結された配管に、その内部にＨ2Ｏガスを添加しながら不活性ガスを流す工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/003600 WO2004086476A1 (ja) | 2003-03-25 | 2003-03-25 | 半導体装置の製造装置及び製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004086476A1 JPWO2004086476A1 (ja) | 2006-06-29 |
| JP4246159B2 true JP4246159B2 (ja) | 2009-04-02 |
Family
ID=33045130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004569927A Expired - Fee Related JP4246159B2 (ja) | 2003-03-25 | 2003-03-25 | 半導体装置の製造装置及び製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7513981B2 (ja) |
| JP (1) | JP4246159B2 (ja) |
| CN (1) | CN100352011C (ja) |
| TW (1) | TWI222674B (ja) |
| WO (1) | WO2004086476A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112006000274T5 (de) * | 2005-01-18 | 2007-12-13 | Advantest Corporation | Filmbildungsvorrichtung, Filmbildungsverfahren, Herstellungsverfahren und Titanfilm |
| US20100206713A1 (en) * | 2009-02-19 | 2010-08-19 | Fujifilm Corporation | PZT Depositing Using Vapor Deposition |
| DE102013109210A1 (de) * | 2013-08-20 | 2015-02-26 | Aixtron Se | Evakuierbare Kammer, insbesondere mit einem Spülgas spülbare Beladeschleuse |
| US9520301B2 (en) | 2014-10-21 | 2016-12-13 | Samsung Electronics Co., Ltd. | Etching method using plasma, and method of fabricating semiconductor device including the etching method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3516933A1 (de) * | 1985-05-10 | 1986-11-13 | Deutsche Forschungs- und Versuchsanstalt für Luft- und Raumfahrt e.V., 5300 Bonn | Verfahren zum aufbringen einer mos(pfeil abwaerts)2(pfeil abwaerts)-beschichtung auf ein substrat |
| US4654231A (en) * | 1985-05-21 | 1987-03-31 | The United States Of America As Represented By The Secretary Of The Navy | Vanadium dioxide film deposition |
| JPH02148715A (ja) * | 1988-11-29 | 1990-06-07 | Canon Inc | 半導体デバイスの連続形成装置 |
| JPH08139307A (ja) * | 1994-11-02 | 1996-05-31 | Toyota Central Res & Dev Lab Inc | 強誘電体薄膜形成用電極 |
| JP3343013B2 (ja) * | 1995-12-28 | 2002-11-11 | 大日本スクリーン製造株式会社 | 基板洗浄方法及びその装置 |
| JP3435966B2 (ja) * | 1996-03-13 | 2003-08-11 | 株式会社日立製作所 | 強誘電体素子とその製造方法 |
| US6541375B1 (en) * | 1998-06-30 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
| US6207558B1 (en) * | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| US6586260B2 (en) * | 2001-03-28 | 2003-07-01 | Sharp Laboratories Of America, Inc. | Single c-axis PGO thin film electrodes having good surface smoothness and uniformity and methods for making the same |
| JP2003016858A (ja) * | 2001-06-29 | 2003-01-17 | Sanyo Electric Co Ltd | インジウムスズ酸化膜の製造方法 |
-
2003
- 2003-03-25 WO PCT/JP2003/003600 patent/WO2004086476A1/ja active Application Filing
- 2003-03-25 CN CNB038227843A patent/CN100352011C/zh not_active Expired - Fee Related
- 2003-03-25 JP JP2004569927A patent/JP4246159B2/ja not_active Expired - Fee Related
- 2003-03-28 TW TW092107130A patent/TWI222674B/zh not_active IP Right Cessation
-
2005
- 2005-03-25 US US11/089,538 patent/US7513981B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI222674B (en) | 2004-10-21 |
| JPWO2004086476A1 (ja) | 2006-06-29 |
| WO2004086476A1 (ja) | 2004-10-07 |
| TW200419653A (en) | 2004-10-01 |
| CN100352011C (zh) | 2007-11-28 |
| CN1685481A (zh) | 2005-10-19 |
| US7513981B2 (en) | 2009-04-07 |
| US20050241932A1 (en) | 2005-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5719849B2 (ja) | 薄膜製造方法 | |
| US6989321B2 (en) | Low-pressure deposition of metal layers from metal-carbonyl precursors | |
| WO2006036865A2 (en) | Deposition of ruthenium metal layers in a thermal chemical vapor deposition process | |
| WO2011033903A1 (ja) | 金属シリサイド膜の形成方法 | |
| JP2002203915A (ja) | キャパシタ素子及びその製造方法 | |
| JPH08269720A (ja) | 窒化チタン薄膜の作製方法及びその方法に使用される薄膜作製装置 | |
| JP4246159B2 (ja) | 半導体装置の製造装置及び製造方法 | |
| WO2006085427A1 (ja) | 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置 | |
| WO2006134879A1 (ja) | 半導体装置の製造方法およびコンピュータ記憶媒体 | |
| US6841489B2 (en) | Method of manufacturing a semiconductor device and method of forming a film | |
| EP2624285A1 (en) | Thin film manufacturing method and thin film manufacturing apparatus | |
| JP2003100995A (ja) | 半導体装置およびその製造方法 | |
| KR100666905B1 (ko) | 반도체 장치의 제조 장치 및 제조 방법 | |
| JP2008300749A (ja) | 半導体装置の製造方法および成膜装置 | |
| JP3282204B2 (ja) | アルミニウム系合金膜の成膜方法 | |
| JP2008514821A (ja) | 金属−カルボニルプリカーサからのルテニウムおよびレニウム金属層の低圧堆積 | |
| JP3886921B2 (ja) | 化学気相堆積方法 | |
| JP3418478B2 (ja) | 薄膜作製装置 | |
| JP2006351827A (ja) | 成膜方法 | |
| JPH11354469A (ja) | 薄膜形成方法 | |
| KR100712180B1 (ko) | 레이저 결정화장치 및 이를 이용한 결정화방법 | |
| JP2013507782A (ja) | 半導体デバイスを製造する方法および設備と半導体デバイス | |
| JP2014150191A (ja) | Ｐｚｔ膜の製造方法及び成膜装置 | |
| JP2013026396A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090107 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4246159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |