TWI222674B - Manufacturing apparatus and manufacturing method for semiconductor device - Google Patents

Manufacturing apparatus and manufacturing method for semiconductor device Download PDF

Info

Publication number
TWI222674B
TWI222674B TW092107130A TW92107130A TWI222674B TW I222674 B TWI222674 B TW I222674B TW 092107130 A TW092107130 A TW 092107130A TW 92107130 A TW92107130 A TW 92107130A TW I222674 B TWI222674 B TW I222674B
Authority
TW
Taiwan
Prior art keywords
aforementioned
semiconductor device
manufacturing
film
gas
Prior art date
Application number
TW092107130A
Other languages
English (en)
Other versions
TW200419653A (en
Inventor
Kazutaka Miura
Shozo Noda
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200419653A publication Critical patent/TW200419653A/zh
Application granted granted Critical
Publication of TWI222674B publication Critical patent/TWI222674B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • C23C14/0063Reactive sputtering characterised by means for introducing or removing gases
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

1222674 玖、發明說明 (發明說明應敘明:發明所屬之技術領,成、先前技冑、内容、實施方式及圖式簡單說明)
【發明所屬《^技術領域I 發明領域 本發明係有關於一種適於形成強介電體電容器或A1配 5線之半導體裝置之製造裝置及製造方法。 L· ]| 發明背景 在使用於強介電體記憶體等之強介電體電容器中,電 容器膜(LiTa〇3膜、Pb(Zr,Ti)〇3(PZT)膜等)之斜方配向(< 10 m >、< 222>等)增強,則可提高電容器特性是已知的。 因此,以往,係藉使電容器膜本身之成膜條件或退火條件 最適化來提高配向性,但近來需要更有效地提高配向性之 方法。 關於這種需要,已知的是在平面構造之強介電體電容 15器之下部電極之結晶配向性中,C軸配向(<〇〇2>、〈ooi >等)愈強,則電容器膜之斜方配向愈強,而加強下部電極 之C軸配向之方法亦正在檢討中。 又,有關在種種半導體裝置使用之A1配線方面,為了 提高耐遷移性而形成基底金屬膜,且為了得到更好的效果 20 ’需要高配向性及厚膜化。 然而,前述下部電極及基底金屬膜之材料主要係使用 T!及Ta等高融點金屬,且前述材料一般係使用dc磁控濺 鍍法等使之成膜。又,為了提高基底金屬膜之c軸配向性 ,亦有於濺鍍氣體(Ar氣體)混入水分之方法。 6 1222674 玖、發明說明 可是,當使用DC磁控濺鍍法使Ti膜成膜時,Ti之配 向性會依據成膜室之到達真空度及處理批數等而變動。 又,僅於濺鍍氣體混入水分是無法得到足夠的配向性 。更進一步,當水分附著於成膜室之模具時,會導致該水 5 分異常放電(arc-plasma),而使放電不安定,且有丘狀突起 (hillock)或異物產生。又,亦會產生水分中之氧經過長期 地殘留而引起基底金屬膜之氧化之問題。該結果是產生剝 落或電阻上升之不當狀況,相反地,亦會降低遷移性。 非專利文獻1 10 大胁等、「Preferred Orientation in Ti Films Sputter-
Deposited on Si02 Glass : The Role of Water Chemisorption on the Substrate」、曰本曰報之應用物理(Jpn.J.Appl.Phys)、 1997 年 2 月 1 日發行、第 36 卷、p.L154-L157。 【發明内容】 15 發明之揭示 本發明之目的在於提供一種可藉高配向性形成高融點 金屬膜之半導體裝置之製造裝置及製造方法。 有關本發明之半導體裝置之製造裝置,包含:一成膜 室;一金屬膜形成設備,係在前述成膜室内,於半導體基 20 板上方形成金屬膜者;該製造裝置更包含有一水分供給設 備,係在藉前述金屬膜形成設備形成金屬膜時,僅在其初 期階段使前述金屬膜中含有水分者。 有關本發明之半導體裝置之製造方法中,首先,在前 處理室内,使半導體基板之溫度保持在〇°c以下,並於前 7 1222674 玖、發明說明 述半導體基板之表面供給氣體或霧狀之h2o。其次,將前 述半導體基板搬送至成膜室,接著,在前述成膜室内,於 前述半導體基板之上方形成金屬膜。 圖式簡單說明 5 第1圖係顯示有關本發明之第1實施型態之半導體裝 置之製造裝置之模式圖。 第2圖係顯示有關本發明之第2實施型態之半導體裝 置之製造裝置之模式圖。 第3A圖係顯示設於第2實施型態之氣化器之截面圖 10 ’而第3B圖係顯示設於氣化器之配管之内部之戴面圖。 t實方式]| 發明實施之最佳型態 以下’參照附圖具體說明本發明之實施型態。 (第1實施型態) 15 首先’說明本發明之第1實施型態。帛1圖係顯示有 關本發明之第1實施型態之半導體裝置之製造裝置之模式 圖。 本實施型態中,於成膜室i内設置有載置晶圓之晶圓 檯2、及濺鍍所使用之靶材3,例如丁丨靶材。再者,成膜 20室1之前段設有承載室(未圖示)。 鬲分子渦輪泵9及驅動泵10係透過閥而排成一列地連 ;成膜至1之排出側。又,根據分壓來測量成膜室1内 之水分含有量之四重極型質量分析裝置(Q-maSS)4,亦透過 閥而與成膜室1連結。 8 玖、發明說明 又,成膜室1之輸入側連結有純Ar氣體之供給管線及 業經添加H2Q之Α1;氣體之供給f線(第i供給設備)。這些 供給管線分別設有質量流動控制器(MFC)7及8。 而於四重極型質量分析裝置4連接有一當質量流動控 制器7及8啟動時,用以控制其等之開量且控制供給至成 膜室1之氣體之流量之流量控制裝置5。且由流量控制裂 置5及貝里"IL動控制器8構成添加量控制設備。又,流量 控制裝置5連結有用以控制質量流動控制器7及8之啟動/ 停止之裝置控制單元6。 其次,說明如上述構成之半導體裝置之製造裝置之動 作,及使用該製造裝置之強介電記憶體(半導體裝置)之製 造方法。 首先,在矽晶圓等之半導體晶圓上,進行控制電晶體 等之半導體元件之形成、層間絕緣膜之形成及平坦化、接 觸孔之形成、及鎢栓塞之形成等。 其次,使用上述之半導體裝置之製造裝置,使Ti膜藉 DC濺鍍法成膜作為強介電體電容器之下部電極膜之一部 份。表1則係顯示Ti膜成膜時之質量流動控制器7及8之 狀態。
Ti膜在進行成膜時,係將半導體晶圓載置於晶圓檯2 上後,為了要使成膜室1内之氣體安定化,則令質量流動 控制為7及8為啟動狀態。而令質量流動控制器7及8為 啟動狀態之動作則係藉裝置控制單元6來控制。 使質量流動控制器7及8為啟動狀態後過3秒,才開 1222674 坎、發明說明 始進行實際的Ti膜之成膜。此時之成膜條件係如:令成膜 μ度為室溫、Ti膜之厚度為20nm、DC功率為2.06kW、 及Ar氣體之流量為l〇〇sccni。又,質量流動控制器8之開 量係使用四重極型質量分析裝置4來檢測成膜室1内之水 5份量’同時藉流量控制裝置5將成膜室1内之水份量控制 在預定值,如10至300ppm左右。 接著’ Ti膜之成膜實際開始後過5秒,則藉裝置控制 單70 6進行之控制令質量流動控制器8為停止狀態。即, 切斷供給於成膜室1之水分,並僅供給Ar氣體。 10 關閉質量流動控制器8後經過5至1〇秒,則結束Ti 膜之成膜。 刖述連串之Ti膜之成膜步驟中,係使質量流動控制 器8為啟動狀態後,再使之為停止狀態。因此,在質量流 動控制器8為啟動狀態期間,濺鍍氣體中含有水分,且成 15膜室1内有水分存在。又,同時使用四重極型質量分析裝 置4來控制成膜室丨内之水份量。該結果是不會對成膜室 1之到達真空度及處理批數造成影響,而可使c軸配向強 之Ti膜安定且成膜。 又,為了使結晶的配向一致,控制結晶成長初期時之 配向是極為重要的,若在初期可得到強的配向,之後則不 須供給水分。相反的’若持續供給水分,恐有在Ti膜中形 成氧化物且提高電阻之虞n上述之Ti膜之成膜步驟 中,雖於其初期供給水分,但之後則使質量流_制器8 為停止狀態且停止水分之供給。 10 20 1222674 玖、發明說明
Ti膜之成膜後,在與成膜室1相異之室内,使用DC 濺鍍法於Ti膜上形成Pt膜作為下部電極膜之其他的一部 份。此時之成膜條件係例如:令成膜溫度為100°C、Pt膜之 厚度為175nm、DC功率為1.04kW、及Ar氣體之流量為 5 1 OOsccm。且不進行往Ar氣體之水分之添加。 接著,藉RF濺鍍法於Pt膜上形成PZT膜作為電容器 膜。此時的成膜條件係例如:令成膜溫度為室溫、PZT膜之 厚度為200nm、RF功率為l.OkW、Ar氣體之流量為 15〜25sccm。此時,適當控制Ar氣體之流量以調整PZT膜 10 中之Pb含有量,且在PZT成膜後進行結晶化退火。 再者,PZT膜之成膜除了可藉RF濺鍍法來進行之外 ,還可藉熔膠凝膠法、MOCVD法來進行。又,因應要求 之電容器特性,亦可於PZT膜導入Ca、Sr、及La等不純 物0 15 形成PZT膜後,則藉DC濺鍍法2階段地使IrOx膜成 膜作為強介電體電容器之上部電極膜。此時之成膜條件係 例如:令成膜溫度為20°C、IrOx膜之厚度200nm。又,第 1階段中,係令DC功率為1.04kW、Ar氣體之流量為 lOOsccm、〇2氣體之流量為lOOsccm、成膜時間為29秒。 20 在第2階段則係令DC功率為2.05kW、Ar氣體之流量為 1 OOsccm、〇2氣體之流量為1 OOsccm、成膜時間為22秒。 然後,藉攝影技術及蝕刻將IrOx膜、PZT膜、Pt膜、 及Ti膜加工成強介電體電容器之形狀。而且,藉進行進一 步之層間絕緣膜之形成及平坦化、接觸孔洞之形成、及配 11 玖、發明說明 線之形成等,完成強介電體記憶體。 若根據該等第1實施型態,則可使用四重極型質量分 析▲置4檢測成膜室1内之水份量,並使之回饋來進行水 伤i之控制。因此,藉適當地控制有助於丁丨膜之配向性之 5 水份量’可得到安定之配向性。 再者’流量控制裝置5可使用如安裝有控制程式之廣 用個人電腦。 (第2實施型態) 其次’說明本發明之第2實施型態。第2圖係顯示有 1〇關本發明之第2實施型態之半導體裝置之製造裝置之模式 圖。又’第3A圖係顯示設於第2實施型態之氣化器之截 面圖’而第3B圖係顯示設於氣化器之配管之内部之截面 圖。 如第2圖所示,本實施型態中,承載室(前處理室)12 15係透過氣閘等而連結於成膜室11之前段。承載室12則連 結有供給N2氣體及氣體或霧狀之h2〇之配管。該配管係 由氣化器(成膜前水分設備)13連接。 如第3A圖及第3B圖所示,氣化器π中設有水槽(第 2添加設備)21、配水管22、及排水管23。在水槽21之正 20上方配置有N2氣體流通之配管24,且配管24係作成與水 槽21中所儲存之水的水面相接且形成開口部25。配管24 係連結於承載室12之配管。 在如此構成之氣化器13中,由配水管22供給水至水 寺曰21 ’並在水槽21為水滿之狀態下,當N2氣體流經配管 12 1222674 玖、發明說明 ,水槽21中之水蒸發後往水面正上方飄浮之水蒸氣則與 N2氣體同時流動於配管24内。 於承载室12内設有載置晶圓20之搬送部(接)ls,且 於承載室12之外部配置有使用液態氮冷卻搬送部15之〆 5 卻器14。搬送部15之溫度係保持在〇。(:以下,例如— 。且搬送部15設有寬度較晶圓20狹小之搬送滾子。 另一方面,成膜室11内設置有載置晶圓2〇之晶圓擾 16、及在濺鍍中使用之靶材17,如丁丨靶材。又,於成膜 室11之輸入側連結有Ar氣體之供給管線。而靶材n則係 10 施加如負偏壓。 更進一步,第2實施型態中,雖未圖示,但設有一使 成膜室11及承載室12内之壓力降低至1〇·3以下之泵(真空 設備)。 其次,說明如上述構成之半導體裝置之製造裝置之動 15作,及使用該製造裝置之強介電體記憶體(半導體裝置)之 製造方法。 首先,與第1實施型態同樣地,在矽晶圓等之半導體 晶圓上,進行控制電晶體等之半導體元件之形成、層間絕 緣膜之形成及平坦化、接觸孔洞之形成、及鎢(w)栓塞之 20 形成等。 其次,使用上述之半導體裝置之製造裝置,使Ti膜藉 DC濺鐘法成膜作為強介電體電容器之下部電極膜之一部 份0 膜在進行成膜時,首先,係將半導體晶圓18載置 13 玖、發明說明 方、搬送。卩15上。接著,以如2〇mm3/分之流量由配水管 22供給水至水槽2卜而由水槽21滿溢之水則由排水管^ 排出。又,以6〇SCCm之流量使乂氣體流通於配管24。該 、、。果疋,由水槽21蒸發之水蒸氣(Η"氣體)與N2氣體同 日寸仏給於承载室12内。並且,同時使搬送部15之溫度保 持在如一 4°C以下。 孩等、纟σ果是,在承載室12内,由配管24供給之水蒸 氣液化為霧狀。又,晶圓18之显度則變成代以下,同時 於晶圓表面供給含有水分之&氣體。因此,水滴附著於晶 10圓18之表面後則凝固。 然後,則持續搬送部15之冷卻,且將半導體晶圓18 搬送至成膜室11。 接著,於成膜室11内供給Ar氣體作為濺鍍氣體且開 始Τι膜之成膜。附著於半導體晶圓18之表面且凝固之水 15分則是在成膜室U内液化。在該狀態下,由於Ti膜開始 堆積,所以會適當地取入水分於Tia。該結果是形成 配向強之Ti膜。又’由於水分主要係在Ti膜之成膜初期 4耗,故在Τι膜之厚度方向之上側的大部份中,幾乎不會 產生Τι之氧化。而成膜室u内雖然亦有若干蒸發之水分 20 ,但這些水分則是在幾乎不會助於Ti氧化之程度下被Ti 膜吸收。因此,水分幾乎不會附著於成膜室u内之模具, 而可防止因附著所導致之異常放電。 Τι膜成膜後,與第1實施型態同樣地,藉進行Pt膜、 PZT膜、及1!^〇乂膜之成膜等而完成強介電體記憶體。 14 1222674 玖、發明說明 若根據該等第2實施型態,由於在形成Ti膜時,並非 疋由外部供給水分,而是使水分預先附著於晶圓18上,故 可防止水分往成膜室Π内之模具附著。該結果是可防止異 常放電。且,由於亦可防止水分長期地殘留,故可避免不 5要之氧化且防止Ti膜之剝落及電阻之上升。而且,由於係 於TW之成膜初期取入水分,故可得到較強之以配向。 以下,就實際上使用有關第2實施型態之半導體裝置 之製造裝置成膜之Ti膜之特性,與比較例作比較並加以說 明。 10 百先,準備於表面形成厚度為lOOnm之Si〇2膜之半導 體晶圓作為試料。接著,於該半導體晶圓上,形成厚度為 100謂之Ti膜。此時,實施例係使用有關第2實施^之 半導體裝置之製造裝置,使水分附著於半導體晶圓上,作 在比較例中’係不使水分附著,而在承載室内進行150t 15 之烘焙。 水’刀之附著係在以下之條件進行。首先,以2〇mmV 分之流量供給水於水槽2卜又,以6〇sccm之流量使N2氣 體流通於配管24,且,使搬送部之溫度保持在-代。在 該等條件下開始水分之附著,並在設於承載室12之窺孔( 未圖示)產生霧氣之時間點停止N2A體及水蒸氣之供給。 然後,持續搬送部15之;卩、,, ▽ P,亚搬送試料至成膜室u(半 導體晶圓18)。 形成Ti膜後,藉x線繞射(XRD)來分析Ti膜中之姓 晶之配向性,且該結果顯示於表2。如表2所示,若根據 15 20 1222674 玖、發明說明 實施例,則可得到較強之c軸配向。 再者,亦可使用He氣體、Ne氣體或A:r氣體等其他 惰性氣體來取代N2氣體作為氣化器13中之載體氣體。 又,亦可使用替代氟氣烷氣體或He氣體等來取代液 5 悲氮作為冷卻器14中之冷媒。 更進一步,第1及第2實施型態中,雖形成Ti膜作為 金屬膜,但亦可形成其他如Ta、w及M〇等高融點金屬膜 〇 又’亦可將第1實施型態與第2實施型 態組合。即, 10亦可於第1圖所示之成膜室i之前段,設置第2圖所示之 承載室12等。 更進一步’製造之半導體裝置並非限定於強介電體記 憶體者’例如具有A1配線之其他半導體裝置之製造亦可適 用本發明。 15產業上之可利用性 如以上所詳述,根據本發明,由於可在金屬膜之成膜 時供給水分,故可得到較強之C軸配向。又,由於水分之 供給可同時控制其量並僅在成膜之初期階段進行,故可抑 制配向性之零亂,又,可抑制因過度之供給伴隨之異常放 20 電之產生。 16 1222674 玖、發明說明 表1 時間 純Ar氣體用 H20添加Ar MFC 氣體用MFC 氣體安定化 3秒内 開啟 開啟 Ti膜之成膜 5粆内 開啟 開啟 5〜10秒内 開啟 開啟 表2 峰值強度(cps) 半寬度(degree) C軸配向 斜方配向 C軸配向 斜方配向 Ti< 〇〇2> Ti< 101> Ti< 002> Ti< 101> 實施例 708 1502 0.49 0.60 比較例 1485 506 0.53 0.43 【圖式簡單說明】 5 第1圖係顯示有關本發明之第1實施型態之半導體裝 置之製造裝置之模式圖。 第2圖係顯不有關本發明之帛2 f施型態之半導體裝 置之製造裝置之模式圖。 第3A圖係顯不設於第2實施型態之氣化器之截面圖 10 ’而第3B圖係顯示設於氣化器之配管之内部之截面圖。 17 1222674 玖、發明說明 【圖式之主要元件代表符號表】 1,11...成膜室 2,16…晶圓檯 3,17···姆 4…四重極型質量分析裝置 5.. .流量控制裝置 6…裝置控制單元 7.8.. .質量流動控制器 9.. .高分子渦輪泵 10···驅動泵 12···承載室 13.. .氣化室 14···冷卻器 15…搬送部(檯) 18.. .半導體晶片 20.. .晶圓 21···水槽 22…配水管 23.. .排水管 24.. .配管 25.. .開口部 18

Claims (1)

1222674 拾、申請專利範圍 1· 一種半導體裝置之製造裝置,包含: 一成膜室; 一金屬膜形成設備,係在前述成膜室内,於半導體 基板上方形成金屬膜者;及 一水分供給設備,係在藉前述金屬膜形成設備形成 金屬膜時,僅在其初期階段使前述金屬膜中含有水分 者。 2·如申請專利範圍第丨項之半導體裝置之製造裝置,其 中前述金屬膜形成設備包括: 一設置於前述室内之濺鍍靶材;及 一將濺鍍氣體供給至前述室内之濺鍍氣體供給設備 〇 3. 如申請專利範圍帛i項之半導體裝置之製造裝置,其 中前述水分供給設備具有第〗添加設備,該第丨添加 設借係對前述濺鐘氣體供給設備添加h2〇氣體者。 4. 如申請專利範圍第3項之半導體裝置之製造裝置,更 包含: 一測量設備,係用以測量前述室内之水分含有量者 ,·及 一添加量控制設帛,係根據前述測量設備戶斤測量之 含有量,來控制前述第1添加設備添加之水分添加量者 0 5·如申凊專利犯圍第4項之半導體裝置之製造裝置,其 中別述測量設備係具有四重極型質量分析裝置者。 19 拾、申請專利範圍 6·如申請專利範圍第4項之半導體裝置之製造裝置,其 中前述添加量控制設備係具有質量流動控制器者。 7·如申請專利範圍第6項之半導體裝置之製造裝置,其 中前述質量流動控制器係設有將η2〇氣體及Ar氣體之 作匕合氣體供給至前述室之配管者。 8·如申請專利範圍第2項之半導體裝置之製造裝置,其 中前述濺鍍靶材係由高融點金屬所構成。 9·如申凊專利範圍第丨項之半導體裝置之製造裝置,更 包含: 一前處理室,係連結於前述成膜室者;及 一檯,係载置前述半導體基板者; 而前述水分供給設備包括: 一成膜前水分供給設備,係將氣體或霧狀之h2〇 供給至前述前處理室内者;及 一冷卻設備,係將前述檯之溫度冷卻至以下 者。 10·如申請專利範圍第9項之半導體裝置之製造裳置,其 中前述金屬膜形成設備包括·· 一設置於前述室内之濺鍍靶材;及 一供給濺鍍氣體於前述室内之濺鍍氣體供給設備。 11.如申請專利範圍第9項之半導體裝置之製造裝置,其 中前述成膜前水分供給設備包括·· 配官,係有惰性氣體流動且連接於前述前處理室 者;及 20 1222674 拾、申請專利範圍 一第2添加設備,係於前述配管中添加h2〇氣體者。 12. 如申請專利範圍第9項之半導體裝置之製造裝置,其 中前述冷卻設備係使冷媒流通於前述檯之内部。 13. 如申請專利範圍第9項之半導體裝置之製造裝置,更 5 具有一真空設備,該真空設備係使前述成膜室及前述 前處理室内之壓力在10—3Pa以下者。 14. 如申請專利範圍第1〇項之半導體裝置之製造裝置,其 中前述濺鍍乾材係由高融點金屬所構成。 15·如申請專利範圍第1〇項之半導體裝置之製造裝置,其 10 中,前述檯係具有寬度較前述半導體基板還狹小之搬 送滾子。 16· —種半導體裝置之製造方法,包含有: 在前處理室内,使半導體基板之溫度保持在以 下,同時於前述半導體基板之表面供給氣體或霧狀之 15 H2〇之步驟; 將前述半導體基板搬送至成膜室内之步驟;及 一在前述成膜室内,於前述半導體基板之上方形成 金屬膜之步驟。 17·如申請專利範圍第16項之半導體裝置之製造方法,其 中前述形成金屬膜之步驟係藉濺鍍法來實行。 U·如申請專利範圍第17項之半導體裝置之製造方法,其 中濺錢執材係使用高融點金屬所構成者。 19·如申請專利範圍第16項之半導體裝置之製造方法,其 中刖述搬送半導體基板之步驟中,係使用寬度較前述 21 1222674 拾、申請專利範圍 半導體基板還狹小之搬送滾子。 20·如申請專利範圍第16項之半導辦壯 題衣置之製造方法,其 中前述搬送半導體基板之步驟包 #~使前述前處理室 及前述成膜室内之壓力在1〇〜3Pa p 下之步驟。 21.如申請專利範圍第16項之半導 卞瑕裝置之製造方法,並 中前述於半導體基板之表面供給H / 〃 2 之步鄉包括一於 連結於前述前處理室之配管的内部於 σ σ H2〇氣體並使 惰性氣體流動之步驟。 10 22
TW092107130A 2003-03-25 2003-03-28 Manufacturing apparatus and manufacturing method for semiconductor device TWI222674B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/003600 WO2004086476A1 (ja) 2003-03-25 2003-03-25 半導体装置の製造装置及び製造方法

Publications (2)

Publication Number Publication Date
TW200419653A TW200419653A (en) 2004-10-01
TWI222674B true TWI222674B (en) 2004-10-21

Family

ID=33045130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092107130A TWI222674B (en) 2003-03-25 2003-03-28 Manufacturing apparatus and manufacturing method for semiconductor device

Country Status (5)

Country Link
US (1) US7513981B2 (zh)
JP (1) JP4246159B2 (zh)
CN (1) CN100352011C (zh)
TW (1) TWI222674B (zh)
WO (1) WO2004086476A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112006000274T5 (de) * 2005-01-18 2007-12-13 Advantest Corporation Filmbildungsvorrichtung, Filmbildungsverfahren, Herstellungsverfahren und Titanfilm
US20100206713A1 (en) * 2009-02-19 2010-08-19 Fujifilm Corporation PZT Depositing Using Vapor Deposition
DE102013109210A1 (de) * 2013-08-20 2015-02-26 Aixtron Se Evakuierbare Kammer, insbesondere mit einem Spülgas spülbare Beladeschleuse
US9520301B2 (en) 2014-10-21 2016-12-13 Samsung Electronics Co., Ltd. Etching method using plasma, and method of fabricating semiconductor device including the etching method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3516933A1 (de) * 1985-05-10 1986-11-13 Deutsche Forschungs- und Versuchsanstalt für Luft- und Raumfahrt e.V., 5300 Bonn Verfahren zum aufbringen einer mos(pfeil abwaerts)2(pfeil abwaerts)-beschichtung auf ein substrat
US4654231A (en) * 1985-05-21 1987-03-31 The United States Of America As Represented By The Secretary Of The Navy Vanadium dioxide film deposition
JPH02148715A (ja) * 1988-11-29 1990-06-07 Canon Inc 半導体デバイスの連続形成装置
JPH08139307A (ja) * 1994-11-02 1996-05-31 Toyota Central Res & Dev Lab Inc 強誘電体薄膜形成用電極
JP3343013B2 (ja) * 1995-12-28 2002-11-11 大日本スクリーン製造株式会社 基板洗浄方法及びその装置
JP3435966B2 (ja) * 1996-03-13 2003-08-11 株式会社日立製作所 強誘電体素子とその製造方法
US6541375B1 (en) * 1998-06-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6586260B2 (en) * 2001-03-28 2003-07-01 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film electrodes having good surface smoothness and uniformity and methods for making the same
JP2003016858A (ja) * 2001-06-29 2003-01-17 Sanyo Electric Co Ltd インジウムスズ酸化膜の製造方法

Also Published As

Publication number Publication date
US20050241932A1 (en) 2005-11-03
WO2004086476A1 (ja) 2004-10-07
CN1685481A (zh) 2005-10-19
US7513981B2 (en) 2009-04-07
JPWO2004086476A1 (ja) 2006-06-29
TW200419653A (en) 2004-10-01
JP4246159B2 (ja) 2009-04-02
CN100352011C (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
JP5719849B2 (ja) 薄膜製造方法
US11335573B2 (en) Dry etching method and β-diketone-filled container
TWI555059B (zh) A substrate processing apparatus, a manufacturing method of a semiconductor device, and a recording medium
JP2004071696A (ja) 半導体装置及びその作製方法
TWI541901B (zh) 基板處理方法、基板處理裝置、半導體裝置之製造方法及記錄媒體
WO2007072708A1 (ja) 基板処理装置
JPH08269720A (ja) 窒化チタン薄膜の作製方法及びその方法に使用される薄膜作製装置
US6866882B1 (en) Method of forming a thin film
TWI222674B (en) Manufacturing apparatus and manufacturing method for semiconductor device
WO2006085427A1 (ja) 容量素子の製造方法及び半導体装置の製造方法並びに半導体製造装置
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
US7589031B2 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
EP2624285B1 (en) Thin film manufacturing method and thin film manufacturing apparatus
US6841489B2 (en) Method of manufacturing a semiconductor device and method of forming a film
JP2004056099A (ja) 窒化珪素膜、並びに半導体装置及びその作製方法
JP2003100995A (ja) 半導体装置およびその製造方法
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
JP2004265915A (ja) 強誘電体膜,半導体装置,強誘電体膜の製造方法及び強誘電体膜の製造装置
KR20050109448A (ko) 반도체 장치의 제조 장치 및 제조 방법
JP3418478B2 (ja) 薄膜作製装置
JP2001342572A (ja) 誘電体薄膜の製造方法およびその製造装置
JP2004273470A (ja) 多元系金属酸化薄膜成膜装置及び成膜方法
JP2000058526A (ja) 金属酸化物誘電体膜の気相成長方法
JPH09205094A (ja) 電子デバイス並びに窒化チタン薄膜の作成方法及び作成装置
WO1994018358A1 (en) Vacuum film forming method and apparatus therefor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees