TW202306176A - 電晶體結構 - Google Patents

電晶體結構 Download PDF

Info

Publication number
TW202306176A
TW202306176A TW110133931A TW110133931A TW202306176A TW 202306176 A TW202306176 A TW 202306176A TW 110133931 A TW110133931 A TW 110133931A TW 110133931 A TW110133931 A TW 110133931A TW 202306176 A TW202306176 A TW 202306176A
Authority
TW
Taiwan
Prior art keywords
layer
active layer
electrode
source electrode
drain electrode
Prior art date
Application number
TW110133931A
Other languages
English (en)
Inventor
蔡武衛
陳海清
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202306176A publication Critical patent/TW202306176A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種公開的電晶體結構包括閘極電極、主動層、源極電極、汲極電極、將閘極電極與主動層隔開的絕緣層以及載流子改變裝置，載流子改變裝置通過減小主動層中的載流子濃度變化而減小短通道效應。載流子改變裝置可包括與主動層接觸的頂蓋層，頂蓋層用於增大主動層中的載流子濃度。作為另外一種選擇，載流子改變裝置可包括：第一注入層，與源極電極及主動層接觸，將源極電極與主動層隔開；以及第二注入層，與汲極電極及主動層接觸，將汲極電極與主動層隔開。第一及第二注入層可用於減小主動層內的在源極電極及汲極電極附近的載流子濃度。

Description

電晶體結構
本發明的實施例是有關於電晶體結構。
在半導體及積體電路（integrated circuit，IC）工業中，一直希望減小積體電路的大小，從而增大數位電路的面積及體積密度。為此，單個電晶體、內連線及相關結構已經變得越來越小，且持續需要開發半導體裝置及內連線的新材料、製程及設計，以使得能夠進一步發展。
在一些實施例中，一種電晶體結構包括閘極電極、主動層、絕緣層、源極電極、汲極電極以及載流子改變裝置。主動層包含非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO及它們的合金中的一種或多種。絕緣層與所述閘極電極及所述主動層接觸且將所述閘極電極與所述主動層隔開。載流子改變裝置與所述主動層接觸，其中所述載流子改變裝置被配置成減小所述主動層中的載流子濃度變化。
在一些實施例中，一種半導體結構包括基底、內連線結構以及薄膜電晶體結構。基底包括多個互補金屬氧化物半導體電晶體。內連線結構具有多個金屬內連線層級結構。薄膜電晶體結構形成在所述金屬內連線層級結構中的一者中，所述薄膜電晶體結構包括閘極電極、主動層、絕緣層、源極電極、汲極電極以及載流子改變裝置。主動層包含非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO及它們的合金中的一種或多種。絕緣層與所述閘極電極及所述主動層接觸且將所述閘極電極與所述主動層隔開。載流子改變裝置與所述主動層接觸，其中所述載流子改變裝置被配置成減小所述主動層中的載流子濃度變化。
在一些實施例中，一種製作電晶體結構的方法包括：形成閘極電極；形成主動層；形成絕緣層，所述絕緣層與所述閘極電極及所述主動層接觸且將所述閘極電極與所述主動層隔開；形成源極電極；形成汲極電極；以及形成與所述主動層接觸的載流子改變裝置，其中所述載流子改變裝置通過減小所述主動層中的載流子濃度變化而減小短通道效應。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述組件及排列的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中在第一特徵與第二特徵之間可形成附加特徵從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開可在各種實例中重複使用參考編號和/或字母。此種重複使用是為了簡明及清晰起見，且自身並不表示所討論的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在…之下（beneath）」、「在…下方（below）」、「下部的（lower）」、「在…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。除了圖中所繪示的取向以外，所述空間相對性用語還旨在囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文所用的空間相對性描述語可同樣相應地作出解釋。除非另有明確說明，假定具有相同參考編號的每一元件具有相同的材料組成且具有處於相同厚度範圍內的厚度。
如上所述，在半導體及積體電路（IC）工業中，一直希望減小積體電路的大小，從而增大數位電路的面積及體積密度。作為這一努力的一部分，單個電晶體、內連線及相關結構變得越來越小，且不斷需要開發半導體裝置及內連線的新材料、製程及設計，以使得能夠進一步發展。然而，隨著裝置變得更小，某些裝置性質可能會改變。舉例來說，當通道長度變得與源極及汲極結的空乏寬度相當時，場效應電晶體裝置可能表現出「短通道效應（short channel effect）」。短通道效應包括不期望的裝置性質，例如閾電壓的降低及由於減小的通道長度的其他影響（例如，衝穿（punchthrough）及汲極引起的障壁降低、表面散射、速度飽和、碰撞電離及熱電子）。舉例來說，基於InGaZnO的薄膜電晶體（TFT）裝置可具有在裝置的靠近源極電極及汲極電極的主動層中可能高於通道區中的載流子濃度的載流子濃度。因此，載流子可能擴散到通道區中，從而導致短通道效應，這可能由於減小的通道長度而引起閾電壓的滾降（roll off）及降低。
本文中公開的各種實施例包括通過包括載流子改變裝置來減小或消除場效應電晶體裝置中的短通道效應的結構及製作方法。載流子改變裝置可減輕主動層中的載流子濃度變化。載流子改變裝置可包括頂蓋層、注入層或兩者。舉例來說，在某些實施例中（例如，下面參照圖5、圖10、圖20及圖24的闡述），可提供與主動層接觸的頂蓋層。頂蓋層可充當載流子供體（donor）層，用於增大主動層中的載流子濃度，從而減小主動層與源極及汲極區之間的載流子濃度差（即梯度）。在另一些實施例中（例如，下面參照圖15及圖29的闡述），注入層可用於減小主動層的在源極及汲極區附近的載流子濃度。
在兩個實施例中，可包括頂蓋層及注入層的載流子改變裝置可通過改變主動層中的載流子濃度來減小短通道效應，從而減小載流子濃度梯度。舉例來說，如果某個實施例具有近似1×10 16cm -3的通道載流子濃度，則在源極及汲極區中也為近似1×10 16cm -3的載流子濃度將是有利的。舉例來說，在某些基於InGaZnO的薄膜電晶體結構中，通道區可具有近似1×10 17cm -3的載流子濃度，且源極及汲極區可具有近似1×10 18cm -3或1×10 19cm -3的載流子濃度。在這種裝置中，可使用頂蓋層來增大通道載流子濃度，以減小通道區與源極及汲極區之間的差異。作為另外一種選擇，可使用注入層來減小主動層的在源極及汲極區附近的載流子濃度，以減小通道區與源極及汲極區之間的差異。另一些實施例裝置可包括頂蓋層及注入層二者，頂蓋層及注入層二者共同用於減小通道區與源極及汲極區之間的濃度差/梯度。
圖1是根據各種實施例，用於構建具有減小的短通道效應的電晶體結構的中間結構100的垂直剖面圖。舉例來說，電晶體結構可為背閘極（back gate）薄膜電晶體（thin-film transistor，TFT）。中間結構100可包括形成在基底（未示出）之上的閘極電極102及形成在閘極電極102之上的絕緣層104。閘極電極102可包含閘極金屬材料，閘極金屬材料包含但不限於Mo、Ti/Al/Ti、TiN/W、TaN及各種其他金屬合金中的一種或多種。在另一些實施例中，閘極電極102可包含但不限於任何合適的金屬，例如銅、鋁、鋯、鈦、鎢、鉭、釕、鈀、鉑、鈷、鎳或它們的合金。其他合適的閘極金屬材料也處於本公開的預期範圍內。閘極電極102可通過使用任何合適的技術（例如，化學氣相沉積（chemical vapor deposition，CVD）、電漿增強型化學氣相沉積（plasma enhanced chemical vapor deposition，PECVD）、原子層沉積（atomic layer deposition，ALD）、物理氣相沉積（physical vapor deposition，PVD）等）來沉積閘極金屬材料，隨後通過平坦化製程（例如，通過化學機械平坦化（chemical mechanical planarization，CMP））來形成。閘極電極102可進一步通過使用圖案化光阻（未示出）對閘極金屬材料進行蝕刻來圖案化。
絕緣層104可包含但不限於二氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁或各種其他絕緣結構（例如，包括交替的絕緣層的多層堆疊結構）。其他合適的絕緣及介電材料也處於本公開的預期範圍內。絕緣層104可通過如ALD、CVD、PECVD、PVD等任何合適的技術形成。
圖2是根據各種實施例，在圖1的中間結構100上形成頂蓋層118之後的另一中間結構200的垂直剖面圖。可在絕緣層104的頂表面之上形成頂蓋層118。頂蓋層118可包含但不限於InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaO x、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種。其他合適的材料也處於本公開的預期範圍內。頂蓋層118可通過任何合適的技術（例如，ALD、CVD、PECVD、PVD等）沉積在絕緣層104上。頂蓋層可通過使用圖案化光阻（未示出）對沉積的頂蓋層材料進行蝕刻來圖案化。
圖3是根據各種實施例，在圖2的中間結構200之上形成主動層106之後的另一中間結構300的垂直剖面圖。主動層106可為半導體材料，包含但不限於非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO、及它們的合金。其他合適的材料也處於本公開的預期範圍內。主動層106可通過任何合適的方法（例如，ALD、CVD、PECVD、PVD等）形成。
圖4是根據各種實施例，在圖3的中間結構300之上形成圖案化層間介電層108之後的另一中間結構400的垂直剖面圖。層間介電層108可包含但不限於二氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁或各種其他絕緣結構（例如，包括交替的絕緣層的多層堆疊結構）。層間介電層108可通過如ALD、CVD、PECVD、PVD等任何合適的技術沉積。
可對層間介電層108進行平坦化（例如，使用CMP）及圖案化以形成第一通孔腔109a及第二通孔腔109b。在此方面，可在層間介電層108之上沉積光阻（未示出），且可使用微影技術將光阻圖案化。然後，圖案化的光阻可用於蝕刻層間介電層108的未掩蔽區，從而形成第一通孔腔109a及第二通孔腔109b。可例如通過灰化來移除光阻。
圖5是根據各種實施例，在圖4的中間結構400的第一通孔腔109a及第二通孔腔109b中分別形成源極電極112及汲極電極114之後的實施例電晶體結構500（例如，背閘極TFT結構）的垂直剖面圖。源極電極112及汲極電極114可通過將導電材料分別沉積到第一通孔腔109a及第二通孔腔109b中來形成。沉積到第一通孔腔109a中以形成源極電極112及沉積到第二通孔腔109b中以形成汲極電極114的導電材料可包括金屬襯墊材料及金屬填充材料。金屬襯墊材料可包含導電金屬氮化物或導電金屬碳化物，例如TiN、TiN/W、Ti/Al/Ti、TaN、WN、TiC、TaC和/或WC。金屬填充材料可包括W、Cu、Al、Co、Ru、Mo、Ta、Ti、它們的合金和/或它們的組合。也可使用處於本公開預期範圍內的其他合適的金屬襯墊材料及金屬填充材料。
金屬襯墊材料及金屬填充材料可通過合適的沉積製程形成，合適的沉積製程可包括CVD製程、PVD製程、ALD製程、電鍍製程等中的一種或多種。其他合適的沉積製程也處於本公開的預期範圍內。導電材料的多餘部分可通過平坦化製程從包括層間介電層108的頂表面的水平面上方移除。平坦化製程可包括使用CMP製程，儘管也可使用其他合適的平坦化製程。
如圖5中所示，主動層106具有靠近源極電極112及汲極電極114的頂表面120a以及遠離源極電極112及汲極電極114的底表面120b。源極電極112及汲極電極114可各自設置在主動層106的頂表面120a上。閘極電極102可設置成靠近主動層106的底表面120b並遠離主動層106的頂表面120a，使得電晶體結構500被配置成背閘極結構。此外，如圖5中所示，頂蓋層118可被配置成與主動層106接觸。在此實例中，頂蓋層118可與主動層106的底表面120b接觸。在其他實施例中，頂蓋層118可配置在主動層106的頂表面120a上，如下面參照圖8至圖10更詳細闡述。
頂蓋層118（例如，參見圖5）可相對於源極電極112及汲極電極114對稱地配置。此外，頂蓋層的寬度122a可選擇為小於源極電極112與汲極電極114之間的距離122b。頂蓋層118可具有第一數值的電負度，且絕緣層104可具有第二數值的電負度。可各自選擇用於形成頂蓋層118及絕緣層104的材料，使得第一數值的電負度小於第二數值的電負度。如此一來，相對於在沒有頂蓋層118的情況下存在在主動層106中的載流子濃度，有頂蓋層118可用於增大主動層106內的載流子濃度。換句話說，頂蓋層118可提供附加的載流子以擴散到主動層106中，從而增大在主動層106的在頂蓋層118周圍的區中的主動層106內的載流子濃度。以此方式，可減小主動層的在通道區與源極及汲極區之間的載流子濃度梯度。
基於為頂蓋層118選擇的材料，頂蓋層118可具有不同的厚度。舉例來說，在其中頂蓋層包含氧化物材料的實施例中，頂蓋層可具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度。在其中頂蓋層118包含金屬的實施例中，頂蓋層可具有介於1 nm到20 nm、10 nm到50 nm或30 nm到100 nm、50 nm到150 nm、100 nm到200 nm、150 nm到300 nm或200 nm到500 nm的範圍內的厚度。可選擇頂蓋層118的厚度來優化載流子向主動層106中的擴散。
圖6是根據各種實施例，用於構建具有減小的短通道效應的另一電晶體結構的中間結構600的垂直剖面圖。電晶體結構600可包括形成在基底（未示出）之上的閘極電極102以及形成在閘極電極102之上的絕緣層104。閘極電極102可包含閘極金屬材料，所述閘極金屬材料包含但不限於Mo、Ti/Al/Ti、TiN/W、TaN及各種其他金屬合金中的一種或多種。在另一些實施例中，閘極電極102可包含但不限於任何合適的金屬，例如銅、鋁、鋯、鈦、鎢、鉭、釕、鈀、鉑、鈷、鎳或它們的合金。其他合適的閘極金屬材料也處於本公開的預期範圍內。
閘極電極102可通過使用任何合適的技術（例如，CVD、PECVD、ALD、PVD等）沉積閘極金屬材料，隨後通過平坦化製程（例如，通過CMP）來形成。閘極電極102可進一步通過使用圖案化光阻（未示出）對閘極金屬材料進行蝕刻來圖案化。絕緣層104可包含但不限於二氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁或各種其他絕緣結構（例如，包括交替的絕緣層的多層堆疊結構）。其他合適的絕緣材料也處於本公開的預期範圍內。絕緣層104可通過如ALD、CVD、PECVD、PVD等任何合適的技術形成。
圖7是根據各種實施例，在圖6的中間結構600之上形成主動層106之後的另一中間結構700的垂直剖面圖。主動層106可為半導體材料，包含但不限於非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO、及它們的合金。其他合適的半導體材料也處於本公開的預期範圍內。主動層106可通過任何合適的方法（例如，ALD、CVD、PECVD、PVD等）形成。
圖8是根據各種實施例，在圖6的中間結構上形成頂蓋層118之後的另一中間結構800的垂直剖面圖。可在主動層106的頂表面之上形成頂蓋層118。頂蓋層118可包含但不限於InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaO x、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種。其他合適的材料也處於本公開的預期範圍內。頂蓋層118可通過任何合適的技術（例如，ALD、CVD、PECVD、PVD等）沉積在主動層106上。頂蓋層118可通過使用圖案化光阻（未示出）對沉積的頂蓋層材料進行蝕刻來圖案化。
圖9是根據各種實施例，在圖8的中間結構800之上形成圖案化層間介電層108之後的另一中間結構900的垂直剖面圖。層間介電層108可包含但不限於二氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁或各種其他絕緣結構（例如，包括交替的絕緣層的多層堆疊結構）。層間介電層108可通過如ALD、CVD、PECVD、PVD等任何合適的技術沉積。
在沉積之後，可對層間介電層108進行平坦化（例如，使用CMP），且然後進行圖案化以形成第一通孔腔109a及第二通孔腔109b。在此方面，可在層間介電層108之上沉積光阻（未示出），且可使用微影技術將光阻圖案化。然後，圖案化的光阻可用於蝕刻層間介電層108的未掩蔽區，從而形成第一通孔腔109a及第二通孔腔109b。可在形成第一通孔腔109a及第二通孔腔109b之後，可例如通過灰化來移除光阻。
圖10是根據各種實施例，在圖9的中間結構900的第一通孔腔109a及第二通孔腔109b中分別形成源極電極112及汲極電極114之後的實施例電晶體結構1000（例如，背閘極TFT）的垂直剖面圖。源極電極112及汲極電極114可通過將導電材料分別沉積到第一通孔腔109a及第二通孔腔109b中來形成。沉積到第一通孔腔109a中以形成源極電極112及沉積到第二通孔腔109b中以形成汲極電極114的導電材料可包括金屬襯墊材料及金屬填充材料。金屬襯墊材料可包括導電金屬氮化物或導電金屬碳化物，例如TiN、TiN/W、Ti/Al/Ti、TaN、WN、TiC、TaC和/或WC。金屬填充材料可包含W、Cu、Al、Co、Ru、Mo、Ta、Ti、它們的合金和/或它們的組合。也可使用處於本公開預期範圍內的其他合適的金屬襯墊材料及金屬填充材料。
金屬襯墊材料及金屬填充材料可通過合適的沉積製程形成，合適的沉積製程可包括CVD製程、PVD製程、ALD製程、電鍍製程等中的一種或多種。其他合適的沉積製程也處於本公開的預期範圍內。導電材料的多餘部分可通過平坦化製程從包括層間介電層108的頂表面的水平面上方移除。平坦化製程可包括使用CMP製程，儘管也可使用其他合適的平坦化製程。
如圖10中所示，主動層106可具有可靠近源極電極112及汲極電極114的頂表面120a以及可遠離源極電極112及汲極電極114的底表面120b。源極電極112及汲極電極114可各自設置在主動層106的頂表面120a上。閘極電極102可設置成比起主動層106的頂表面120a，更靠近主動層106的底表面120b，使得電晶體結構1000被配置成背閘極結構。此外，如圖10中所示，頂蓋層118可被配置成與主動層106接觸。在此實例中，頂蓋層118可與主動層106的頂表面120a接觸。如以上參照圖5的闡述，在其他實施例中，頂蓋層118也可設置成與主動層106的底表面120b接觸。
頂蓋層118（例如，參見圖10）可相對於源極電極112及汲極電極114對稱地定位。此外，頂蓋層的寬度122a可選擇為小於源極電極112與汲極電極114之間的距離122b。頂蓋層118可具有第一數值的電負度，且絕緣層104可具有第二數值的電負度。可各自選擇用於形成頂蓋層118及絕緣層104的材料，使得第一數值的電負度小於第二數值的電負度。如此一來，相對於在沒有在頂蓋層118的情況下存在在主動層106中的載流子濃度，有頂蓋層118可用於增大主動層106內的載流子濃度。換句話說，頂蓋層118可提供附加的載流子以擴散到主動層106中，從而增大在主動層106的在頂蓋層118周圍的區中的主動層106內的載流子濃度。以此方式，可減小主動層的在通道區與源極及汲極區之間的載流子濃度梯度。
基於為頂蓋層118選擇的材料，頂蓋層118可具有不同的厚度。舉例來說，在其中頂蓋層包含氧化物材料的實施例中，頂蓋層可具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度。在其中頂蓋層118包含金屬的實施例中，頂蓋層可具有介於1 nm到20 nm、10 nm到50 nm或30 nm到100 nm、50 nm到150 nm、100 nm到200 nm、150 nm到300 nm或200 nm到500 nm的範圍內的厚度。可選擇頂蓋層118的厚度來優化載流子向主動層106中的擴散。
圖11是根據各種實施例，用於構建具有減小的短通道效應的另一電晶體結構的中間結構1100的垂直剖面圖。結構1100可包括形成在基底（未示出）之上的閘極電極102及形成在閘極電極102之上的絕緣層104。閘極電極102可包含類似於上面參照圖1及圖6的闡述的閘極電極102的材料的材料，且可使用類似的製程製造。結構1100可進一步包括絕緣層104。絕緣層104可包括類似於上面參照圖1及圖6的闡述的絕緣層104的材料的材料，且可使用類似的製程製造。
圖12是根據各種實施例，在圖11的中間結構1100之上形成主動層106之後的另一中間結構1200的垂直剖面圖。主動層106可為半導體材料，包含但不限於非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO、及它們的合金。其他合適的材料也處於本公開的預期範圍內。主動層106可通過任何合適的方法（例如，ALD、CVD、PECVD、PVD等）形成。
圖13是根據各種實施例，在圖12的中間結構1200之上形成圖案化層間介電層108之後的另一中間結構1300的垂直剖面圖。層間介電層108可包含類似於上面參照圖4及圖9的闡述的層間介電層108的材料的材料，且可使用類似的製程製造。在沉積之後，可對層間介電層108進行平坦化（例如，使用CMP），且然後進行圖案化以形成第一通孔腔109a及第二通孔腔109b。在此方面，可在層間介電層108之上沉積光阻（未示出），且可使用微影技術將光阻圖案化。然後，圖案化的光阻可用於蝕刻層間介電層108的未掩蔽區，從而形成第一通孔腔109a及第二通孔腔109b。可在形成第一通孔腔109a及第二通孔腔109b之後，可例如通過灰化來移除光阻。
圖14是根據各種實施例，在圖13的中間結構1300的第一通孔腔109a及第二通孔腔109b中分別形成第一注入層110a及第二注入層110b之後的另一中間結構1400的垂直剖面圖。第一注入層110a及第二注入層110b可通過共形地形成InO x、InGaZnO、InZnO、CaO x、ZnO、CaO x/ZnO、ZnO/GaO x、TiN、TaN、Au、Pt、Ru、及它們的合金中的一種或多種的相應層來形成。第一注入層110a及第二注入層110b可通過任何合適的方法（例如，ALD、CVD、PECVD、PVD等）形成。
依據用於形成第一注入層110a及第二注入層110b的材料，可選擇第一注入層110a及第二注入層110b以具有不同的厚度。舉例來說，第一注入層110a及第二注入層110b可各自包含具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度的氧化物材料。作為另外一種選擇，第一注入層110a及第二注入層110b可各自包含金屬或氮化物材料，且具有介於1 nm到20 nm、3 nm到12 nm或5 nm到10 nm的範圍內的厚度。可選擇第一注入層110a及第二注入層110b的厚度，以減小主動層106內在源極電極112及汲極電極114周圍的區域中的載流子濃度。
圖15是根據各種實施例，在圖14的中間結構1400的第一注入層110a及第二注入層110b之上分別形成源極電極112及汲極電極114之後的實施例電晶體結構1500（例如，背閘極TFT）的垂直剖面圖。源極電極112及汲極電極114可包含類似於上面參照圖5及圖10的闡述的源極電極112及汲極電極114的材料的材料，且可使用類似的製程製造。
在另一些實施例中，第一注入層110a及第二注入層110b各自包含具有第一數值的電負度的材料，且源極電極112及汲極電極114可各自具有第二數值的電負度。可選擇形成第一注入層110a及第二注入層110b的材料，使得第一數值的電負度（即，第一注入層110a及第二注入層110b的電負度）大於第二數值的電負度（即，源極電極112及汲極電極114的電負度）。如此一來，相對於在源極電極112及汲極電極114與主動層106直接接觸而沒有第一注入層110a及第二注入層110b的情況下主動層106中存在的對應的載流子濃度，第一注入層110a及第二注入層110b用於減小主動層106內分別在源極電極112附近及汲極電極114附近的載流子濃度。以此方式，可減小主動層的在通道區與源極及汲極區之間的載流子濃度梯度。
如圖15中所示，主動層106可具有靠近源極電極112及汲極電極114的頂表面120a以及遠離源極電極112及汲極電極114的底表面120b。源極電極112及汲極電極114各自設置在主動層106的頂表面120a上，且閘極電極102設置成比起主動層106的頂表面120a，更靠近主動層106的底表面120b，使得電晶體結構500可被配置成背閘極結構。
圖16是根據各種實施例，用於構建具有減小的短通道效應的另一電晶體結構（例如，前閘極TFT）的中間結構1600的垂直剖面圖。結構1600可包括形成在基底（未示出）之上的緩衝層116及頂蓋層118。緩衝層116可包含但不限於二氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁或各種其他絕緣結構（例如，包括交替的絕緣層的多層堆疊結構）。緩衝層116可通過如ALD、CVD、PECVD、PVD等任何合適的技術沉積。其他合適的緩衝層材料也處於本公開的預期範圍內。
可在緩衝層116的頂表面之上形成頂蓋層118。頂蓋層118可包含但不限於InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaOx、Al、Mo、W、Ti、Ca、它們的氧化物、及它們的合金中的一種或多種。其他合適的材料也處於本公開的預期範圍內。頂蓋層118可通過任何合適的技術（例如，ALD、CVD、PECVD、PVD等）沉積在絕緣層104上。可通過使用圖案化光阻（未示出）蝕刻沉積的頂蓋層材料來將頂蓋層118圖案化。在形成頂蓋層118之後，可例如通過灰化來移除光阻。
圖17是根據各種實施例，在圖16的中間結構1600之上形成主動層106之後的另一中間結構1700的垂直剖面圖。主動層106可包含類似於上面參照圖3、圖7及圖12的闡述的主動層106的材料的材料，且可使用類似的製程製造。
圖18是根據各種實施例，在圖17的中間結構1700之上形成絕緣層104及閘極電極102之後的另一中間結構1800的垂直剖面圖。絕緣層104及閘極電極102可通過以下方式形成：沉積絕緣材料層（未示出）及閘極金屬材料層（未示出），且然後使用圖案化光阻（未示出）對所得結構進行圖案化以形成絕緣層104及閘極電極102。在形成絕緣層104及閘極電極102之後，可例如通過灰化來移除光阻。
絕緣層104可包含但不限於二氧化矽、氮化矽、氮氧化矽、氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁或各種其他絕緣結構（例如，包括交替的絕緣層的多層堆疊結構）。絕緣層104可通過如ALD、CVD、PECVD、PVD等任何合適的技術形成。
閘極電極102可包含閘極金屬材料，包含但不限於Mo、Ti/Al/Ti、TiN/W、TaN及各種其他金屬合金中的一種或多種。在另一些實施例中，閘極電極102可包含但不限於任何合適的金屬，例如銅、鋁、鋯、鈦、鎢、鉭、釕、鈀、鉑、鈷、鎳或它們的合金。其他合適的材料也處於本公開的預期範圍內。閘極電極102可通過使用任何合適的技術（例如，化學氣相沉積（CVD）、電漿增強型化學氣相沉積（PECVD）、原子層沉積（ALD）、物理氣相沉積（PVD）等）沉積閘極金屬材料，隨後通過平坦化製程（例如，通過化學機械平坦化（CMP））來形成。
圖19是根據各種實施例，在圖18的中間結構1800之上形成圖案化層間介電層108之後的另一中間結構1900的垂直剖面圖。層間介電層108可包含類似於上面參照圖4、圖9及圖13的闡述的層間介電層108的材料的材料，且可使用類似的製程製造。在沉積之後，可對層間介電層108進行平坦化（例如，使用CMP），且然後進行圖案化以形成第一通孔腔109a及第二通孔腔109b。在此方面，可在層間介電層108之上沉積光阻（未示出），且可使用微影技術將光阻圖案化。然後，圖案化的光阻可用於蝕刻層間介電層108的未掩蔽區，從而形成第一通孔腔109a及第二通孔腔109b。在形成第一通孔腔109a及第二通孔腔109b之後，可例如通過灰化來移除光阻。
圖20是根據各種實施例，在圖19的中間結構1900的第一通孔腔109a及第二通孔腔109b中分別形成源極電極112及汲極電極114之後的實施例電晶體結構2000（例如，前閘極TFT）的垂直剖面圖。源極電極112及汲極電極114可包括類似於上面參照圖5、圖10及圖15的闡述的源極電極112及汲極電極114的材料的材料，且可使用類似的製程製造。
如圖20中所示，主動層106可具有靠近源極電極112及汲極電極114的頂表面120a以及遠離源極電極112及汲極電極114的底表面120b。源極電極112及汲極電極114各自設置在主動層106的頂表面120a上，且閘極電極102設置成比起主動層106的底表面120b，更靠近主動層106的頂表面120a，使得TFT結構2000被配置成前閘極結構。此外，如圖20中所示，頂蓋層118可被配置成與主動層106接觸。在此實例中，頂蓋層118與主動層106的底表面120b接觸。在其他實施例中，頂蓋層118可設置在主動層106的頂表面120a上，如下面參照圖21至圖24更詳細的闡述。
頂蓋層118（例如，參見圖20）可相對於源極電極112及汲極電極114對稱地定位。此外，頂蓋層的寬度122a可選擇為小於源極電極112與汲極電極114之間的距離122b。頂蓋層118可具有第一數值的電負度，且絕緣層104可具有第二數值的電負度。可各自選擇用於形成頂蓋層118及絕緣層104的材料，使得第一數值的電負度小於第二數值的電負度。如此一來，相對於在沒有頂蓋層118的情況下存在在主動層106中的載流子濃度，有頂蓋層118可用於增大主動層106內的載流子濃度。換句話說，頂蓋層118可提供附加的載流子以擴散到主動層106中，從而增大在主動層106的在頂蓋層118周圍的區中的主動層106內的載流子濃度。以此方式，可減小主動層的在通道區與源極及汲極區之間的載流子濃度梯度。
基於為頂蓋層118選擇的材料，頂蓋層118可具有不同的厚度。舉例來說，在其中頂蓋層可包含氧化物材料的實施例中，頂蓋層可具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度。在其中頂蓋層118可包含金屬的實施例中，頂蓋層可具有介於1 nm到20 nm、10 nm到50 nm或30 nm到100 nm、50 nm到150 nm、100 nm到200 nm、150 nm到300 nm或200 nm到500 nm的範圍內的厚度。可選擇頂蓋層118的厚度來優化載流子向主動層106中的擴散。
圖21是根據各種實施例，用於構建具有減小的短通道效應的另一實施例電晶體結構（例如，前閘極TFT）的中間結構2100的垂直剖面圖。在此方面，中間結構2100包括緩衝層116及形成在緩衝層116之上的主動層106。中間結構2100可進一步包括形成在主動層106之上的頂蓋層118。緩衝層116可包含類似於上面參照圖16的闡述的緩衝層116的材料的材料，且可使用類似的製程製造。主動層106可包含類似於上面參照圖3、圖7、圖12及圖17的闡述的主動層106的材料的材料，且可使用類似的製程製造。頂蓋層118可包括類似於上面參照圖2、圖8、圖16的闡述的頂蓋層118的材料的材料，且可使用類似的製程製造。
圖22是根據各種實施例，在圖21的中間結構2100之上形成絕緣層104及閘極電極102之後的另一中間結構2200的垂直剖面圖。絕緣層104及閘極電極102可包含類似於上面參照圖18的闡述的絕緣層104及閘極電極102的材料的材料，且可使用類似的製程製造。
圖23是根據各種實施例，在圖22的中間結構之上形成圖案化層間介電層108之後的另一中間結構2300的垂直剖面圖。層間介電層108可包含類似於上面參照圖4、圖9、圖13及圖19的闡述的層間介電層108的材料的材料，且可使用類似的製程製造。在沉積之後，可對層間介電層108進行平坦化（例如，使用CMP），且然後進行圖案化以形成第一通孔腔109a及第二通孔腔109b。在此方面，可在層間介電層108之上沉積光阻（未示出），且可使用微影技術將光阻圖案化。然後，圖案化的光阻可用於蝕刻層間介電層108的未掩蔽區，從而形成第一通孔腔109a及第二通孔腔109b。
圖24是根據各種實施例，在圖23的中間結構2300的第一通孔腔109a及第二通孔腔109b中形成源極電極112及汲極電極114之後的實施例前閘極TFT結構2400的垂直剖面圖。源極電極112及汲極電極114可包含類似於上面參照圖5、圖10、圖15及圖20的闡述的源極電極112及汲極電極114的材料的材料，且可使用類似的製程製造。
如圖24中所示，主動層106具有靠近源極電極112及汲極電極114的頂表面120a以及遠離源極電極112及汲極電極114的底表面120b。源極電極112及汲極電極114各自設置在主動層106的頂表面120a上，且閘極電極102設置成比起主動層106的底表面120b，更靠近主動層106的頂表面120a，使得TFT結構2400被配置成前閘極結構。此外，如圖24中所示，頂蓋層118可被配置成與主動層106接觸。在此實例中，頂蓋層118與主動層106的頂表面120a接觸。在其他實施例中，頂蓋層118可設置在主動層106的頂表面120a上，如上面參照圖16至圖20中闡述。
頂蓋層118（例如，參見圖24）可相對於源極電極112及汲極電極114對稱地定位。此外，頂蓋層118的寬度122a可選擇為小於源極電極112與汲極電極114之間的距離122b。頂蓋層118可具有第一數值的電負度，且絕緣層104可具有第二數值的電負度。可各自選擇用於形成頂蓋層118及絕緣層104的材料，使得第一數值的電負度小於第二數值的電負度。如此一來，相對於在沒有頂蓋層118的情況下存在在主動層106中的載流子濃度，有頂蓋層118可用於增大主動層106內的載流子濃度。換句話說，頂蓋層118可提供附加的載流子以擴散到主動層106中，從而增大在主動層106的在頂蓋層118周圍的區中的主動層106內的載流子濃度。以此方式，可減小主動層的在通道區與源極及汲極區之間的載流子濃度梯度。
基於為頂蓋層118選擇的材料，頂蓋層118可具有不同的厚度。舉例來說，在其中頂蓋層包含氧化物材料的實施例中，頂蓋層可具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度。在其中頂蓋層118包含金屬的實施例中，頂蓋層可具有介於1 nm到20 nm、10 nm到50 nm或30 nm到100 nm、50 nm到150 nm、100 nm到200 nm、150 nm到300 nm或200 nm到500 nm的範圍內的厚度。可選擇頂蓋層118的厚度來優化載流子向主動層106中的擴散。
圖25是根據各種實施例，用於構建具有減小的短通道效應的另一電晶體結構（例如，前閘極TFT）的中間結構2500的垂直剖面圖。在此方面，中間結構2500包括緩衝層116及形成在緩衝層116之上的主動層106。緩衝層116可包含類似於上面參照圖16及圖21的闡述的緩衝層116的材料的材料，且可使用類似的製程製造。主動層106可包含類似於上面參照圖3、圖7、圖12、圖17及圖21的闡述的主動層106的材料的材料，且可使用類似的製程製造。
圖26是根據各種實施例，在圖25的中間結構2500之上形成絕緣層104及閘極電極102之後的另一中間結構2600的垂直剖面圖。絕緣層104及閘極電極102可包含類似於上面參照圖18及圖22的闡述的絕緣層104及閘極電極102的材料的材料，且可使用類似的製程製造。
圖27是根據各種實施例，在圖26的中間結構2600之上形成圖案化層間介電層108之後的另一中間結構2700的垂直剖面圖。層間介電層108可包含類似於上面參照圖4、圖9、圖13、圖19及圖23的闡述的層間介電層108的材料的材料，且可使用類似的製程製造。在沉積之後，可對層間介電層108進行平坦化（例如，使用CMP），且然後進行圖案化以形成第一通孔腔109a及第二通孔腔109b。在此方面，可在層間介電層108之上沉積光阻（未示出），且可使用微影技術將光阻圖案化。然後，圖案化的光阻可用於蝕刻層間介電層108的未掩蔽區，從而形成第一通孔腔109a及第二通孔腔109b。
圖28是根據各種實施例，在圖27的中間結構2700的第一通孔腔109a及第二通孔腔109b中形成第一注入層110a及第二注入層110b之後的另一中間結構2800的垂直剖面圖。第一注入層110a及第二注入層110b可包含類似於上面參照圖14的闡述的第一注入層110a及第二注入層110b的材料的材料，且可使用類似的製程製造。依據用於形成第一注入層110a及第二注入層110b的材料，可選擇第一注入層110a及第二注入層110b以具有不同的厚度。舉例來說，第一注入層110a及第二注入層110b可各自包括具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度的氧化物材料。作為另外一種選擇，第一注入層110a及第二注入層110b可各自包含金屬或氮化物材料，且具有介於1 nm到20 nm、3 nm到12 nm或5 nm到10 nm的範圍內的厚度。
圖29是根據各種實施例，在圖28的中間結構2800的第一注入層110a及第二注入層110b之上分別形成源極電極112及汲極電極114之後的實施例前閘極TFT結構2900的垂直剖面圖。源極電極112及汲極電極114可包含類似於上面參照圖5、圖10、圖15、圖20及圖24的闡述的源極電極112及汲極電極114的材料的材料，且可使用類似的製程製造。
在另一些實施例中，第一注入層110a及第二注入層110b各自包括具有第一數值的電負度的材料，且源極電極112及汲極電極114可各自具有第二數值的電負度。可選擇形成第一注入層110a及第二注入層110b的材料，使得第一數值的電負度（即，第一注入層110a及第二注入層110b的電負度）大於第二數值的電負度（即，源極電極112及汲極電極114的電負度）。如此一來，相對於在源極電極112及汲極電極114與主動層106直接接觸而沒有第一注入層110a及第二注入層110b時存在在主動層106中的對應載流子濃度，第一注入層110a及第二注入層110b用於減小主動層106內分別在源極電極112附近及汲極電極114附近的載流子濃度。以此方式，可減小主動層的在通道區與源極及汲極區之間的載流子濃度梯度。
如圖29中所示，主動層106具有靠近源極電極112及汲極電極114的頂表面120a以及遠離源極電極112及汲極電極114的底表面120b。源極電極112及汲極電極114各自設置在主動層106的頂表面120a上，且閘極電極102設置成比起主動層106的底表面120b，更靠近主動層106的頂表面120a，使得TFT結構2900被配置成前閘極結構。
圖30是根據本公開實施例，在形成互補金屬氧化物半導體（CMOS）電晶體、形成在介電材料層中的金屬內連線結構及薄膜電晶體（TFT）之後的示例性結構3000的垂直剖面圖。示例性結構包括基底9，基底9可為半導體基底（例如，可商購獲得的矽基底）。可在基底9的上部部分中形成包含介電材料（例如，氧化矽）的淺溝槽隔離結構720。可在由淺溝槽隔離結構720的一部分在側向上包圍的每一區域內形成合適的摻雜半導體井（例如，p型井及n型井）。可在基底9的頂表面之上形成場效應電晶體。舉例來說，每一場效應電晶體可包括源極區732、汲極區738、包括基底9在源極區732與汲極區738之間延伸的表面部分的半導體通道735以及閘極結構750。半導體通道735可包含單晶半導體材料。每一閘極結構750可包含閘極介電質752、閘極電極754、閘極頂蓋介電質758及介電閘極間隔件756。可在每一源極區732上形成源極側金屬半導體合金區742，且可在每一汲極區738上形成汲極側金屬半導體合金區748。
示例性結構可包括記憶體陣列區140及外圍區240，在記憶體陣列區140中可隨後形成記憶體元件陣列，在外圍區240中可形成支持記憶體元件陣列的操作的邏輯裝置。在一個實施例中，記憶體陣列區140中的裝置（例如，場效應電晶體）可包括底部電極存取電晶體，所述底部電極存取電晶體提供對隨後形成的記憶體單元的底部電極的存取。在此處理步驟中，可在外圍區240中形成頂部電極存取電晶體，所述頂部電極存取電晶體提供對隨後形成的記憶體單元的頂部電極的存取。一般來說，可在基底9之上形成存取電晶體，使得每一存取電晶體的源極區732或汲極區738通過相應的一組金屬內連線結構電連接到相應記憶體單元的底部電極或頂部電極。
外圍區240中的裝置（例如，場效應電晶體）可提供操作隨後形成的記憶體單元陣列所需的功能。具體來說，外圍區中的裝置可被配置成控制記憶體單元陣列的編程操作、擦除操作及感測（讀取）操作。舉例來說，外圍區中的裝置可包括感測電路系統和/或頂部電極偏置電路系統。形成在基底9的頂表面上的裝置可包括互補金屬氧化物半導體（CMOS）電晶體及可選的附加的半導體裝置（例如，電阻器、二極體、電容器等），且統稱為CMOS電路系統710。這些裝置通常可在前端製程（front-end-of-line，FEOL）中形成。
形成在介電材料層內的各種金屬內連線結構可隨後形成在基底9及其上的半導體裝置（例如，場效應電晶體）之上。介電材料層可包括例如接觸層級（contact-level）介電材料層601、第一金屬線層級介電材料層610、第二線及通孔層級介電材料層620及第三線及通孔層級介電材料層630。金屬內連線結構可包括：裝置接觸通孔結構612，形成在接觸層級介電材料層601中並接觸CMOS電路系統710的相應組件；第一金屬線結構618，形成在第一金屬線層級介電材料層610中；第一金屬通孔結構622，形成在第二線及通孔層級介電材料層620的下部部分中；第二金屬線結構628，形成在第二線及通孔層級介電材料層620的上部部分中；第二金屬通孔結構632，形成在第三線及通孔層級介電材料層630的下部部分中；以及第三金屬線結構638，形成在第三線及通孔層級介電材料層630的上部部分中。在一個實施例中，第二金屬線結構628可包括源極線，所述源極線連接用於記憶體元件陣列的源極側電源。可通過設置在記憶體陣列區140中的存取電晶體將由源極線提供的電壓施加到底部電極。
介電材料層（601、610、620、630）中的每一者可包含介電材料，例如未經摻雜的矽酸鹽玻璃、經摻雜的矽酸鹽玻璃、有機矽酸鹽玻璃、非晶氟化碳、它們的多孔變體或它們的組合。其他介電材料也處於本公開的預期範圍內。金屬內連線結構（612、618、622、628、632、638）中的每一者可包含至少一種導電材料，所述至少一種導電材料可為金屬襯墊層（例如，金屬氮化物或金屬碳化物）與金屬填充材料的組合。每一金屬襯墊層可包含TiN、TaN、WN、TiC、TaC及WC，且每一金屬填充材料部分可包含W、Cu、Al、Co、Ru、Mo、Ta、Ti、它們的合金和/或它們的組合。也可使用處於本公開預期範圍內的其他合適的金屬材料。在一個實施例中，第一金屬通孔結構622及第二金屬線結構628可通過雙鑲嵌製程形成為整合的線及通孔結構，和/或第二金屬通孔結構632及第三金屬線結構638可形成為整合的線及通孔結構。雖然本公開是使用其中記憶體單元陣列形成在第三線及通孔層級介電材料層630之上的實施例來闡述的，但是本文明確設想其中記憶體單元陣列可形成在不同的金屬內連線層級處的實施例。
在一個實施例中，可在金屬內連線層級中的一者中形成電晶體（例如，薄膜電晶體（TFT）810）。舉例來說，TFT 810可形成在第二線及通孔層級介電材料層620內或第三線及通孔層級介電材料層630內。在例示性實例中，TFT 810可形成在第三線及通孔層級介電材料層630內。在此實施例中，第三線及通孔層級介電材料層630可包括在形成TFT之前可在第二線及通孔層級介電材料層之上形成的下部介電材料層630A以及可在TFT之上形成的上部介電材料層630B。每一TFT可包括：相應的TFT閘極電極854；相應的TFT閘極介電質，可為上覆在TFT閘極電極854上的連續的TFT閘極介電層852的一部分；相應的TFT通道835，上覆在相應的TFT閘極電極854上；相應的TFT源極區832，接觸相應的TFT通道835的第一端的頂表面；以及相應的TFT汲極區838，接觸相應的TFT通道835的第二端的頂表面。第二金屬通孔結構632的子集合可接觸TFT閘極電極854、TFT源極區832及TFT汲極區838中的相應一者。TFT 810可用作存取電晶體，所述存取電晶體控制對隨後在上面形成的記憶體單元的底部電極或頂部電極的存取。雖然本公開使用用於TFT閘極電極854、TFT源極區832及TFT汲極區838的特定配置進行闡述，但是也可使用用於TFT閘極電極854、TFT源極區832及TFT汲極區838的替代性配置。舉例來說，TFT閘極電極854、TFT源極區832及TFT汲極區838中的每一者可相對於相鄰元件凸起、凹陷或在側向上偏移開。在另一些實施例中，TFT電晶體可包括上面參照圖5、圖10、圖15、圖20、圖24及圖29的闡述的各種實施例電晶體結構。
可在金屬內連線結構及介電材料層之上依序形成介電頂蓋層160及連接通孔層級介電層150。舉例來說，介電頂蓋層160可形成在第三金屬線結構638的頂表面上以及第三線及通孔層級介電材料層630的頂表面上。介電頂蓋層160包含介電頂蓋材料，所述介電頂蓋材料可保護下伏的金屬內連線結構（例如，第三金屬線結構638）。在一個實施例中，介電頂蓋層160可包含可提供高抗蝕刻性的材料（即，介電材料），且還可在對連接通孔層級介電層150進行蝕刻的後續非等向性蝕刻製程期間用作蝕刻停止材料。舉例來說，介電頂蓋層160可包含碳化矽或氮化矽，且可具有介於5 nm到30 nm的範圍內的厚度，儘管也可使用更小及更大的厚度。
連接通孔層級介電層150可包含可用於介電材料層（601、610、620、630）的任何材料。舉例來說，連接通孔層級介電層150可包含未經摻雜的矽酸鹽玻璃或通過四乙氧基矽烷（tetraethylorthosilicate，TEOS）的分解所沉積的經摻雜的矽酸鹽玻璃。連接通孔層級介電層150的厚度可介於50 nm到200 nm的範圍內，儘管也可使用更小及更大的厚度。介電頂蓋層160及連接通孔層級介電層150可形成為具有延伸穿過記憶體陣列區140及外圍區240的相應平面頂表面及相應平面底表面的平面毯覆（未經圖案化的）層。
圖31是示出根據各種實施例的製造實施例電晶體結構（例如，背閘極TFT）的方法3100的操作的流程圖。在操作3102中，方法3100可包括在基底上形成閘極電極102（例如，參見圖1、圖6及圖11）。在操作3104中，方法3100可包括在閘極電極102之上形成絕緣層104（例如，參見圖1、圖6及圖11）。在操作3106中，方法3100可包括（1）可選地在絕緣層104之上以頂蓋層118形式形成載流子改變裝置，如上面參照圖2的闡述。在操作3108中，方法3100可包括在絕緣層104之上（例如，參見圖3、圖7及圖12）以及在可選的頂蓋層118（如果存在）之上（例如，參見圖3）形成主動層106。在操作3110中，方法3100可包括（2）可選地在主動層106之上以頂蓋層118形式形成載流子改變裝置，如上面參照圖8的闡述。
在操作3112中，方法3100可包括在主動層106之上（例如，參見圖4、圖9及圖13）以及在可選的頂蓋層118（如果存在）之上（例如，參見圖9）形成層間介電層108。在操作3114中，方法3100可包括對層間介電層108進行蝕刻以形成第一通孔腔109a及第二通孔腔109b（例如，參見圖4、圖9及圖13）。在操作3116中，方法3100可包括（3）可選地在第一通孔腔109a及第二通孔腔109b中分別以第一注入層110a及第二注入層110b（例如，參見圖14）形式形成載流子改變裝置。在操作3118中，方法3100可包括在第一通孔腔109a及第二通孔腔109b內（例如，參見圖5及圖10）以及在可選的第一注入層110a及第二注入層110b（如果存在）（例如，參見圖15）之上分別形成源極電極112及汲極電極114。在上述方法3100中，選項（1）對應於圖5的實施例電晶體結構500，選項（2）對應於圖10的實施例電晶體結構1000，且選項（3）對應於圖15的實施例電晶體結構1500。另一些實施例可包括選項（1）、（2）及（3）中的兩者或多者。舉例來說，某些實施例（未示出）可包括第一注入層110a、第二注入層110b及頂蓋層118。
當執行方法3100的操作（1）或（2）時，形成頂蓋層118可進一步包括：共形地沉積InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaO x、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種的層；以及對沉積的層進行圖案化以形成頂蓋層118，如以上參照圖2及圖8的闡述。形成頂蓋層118可進一步包括：共形地沉積及圖案化氧化物材料，所述氧化物材料具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度；或者共形地沉積及圖案化具有介於1 nm到20 nm、10 nm到50 nm或30 nm到100 nm、50 nm到150 nm、100 nm到200 nm、150 nm到300 nm或200 nm到500 nm的範圍內的厚度的金屬。
當執行方法3100的可選操作（3）時，分別在第一通孔腔109a及第二通孔腔109b中形成第一注入層110a及第二注入層110b可進一步包括在第一通孔腔109a及第二通孔腔109b中的每一者中共形地沉積InO x、InGaZnO、InZnO、CaO x、ZnO、CaO x/ZnO、ZnO/GaO x、TiN、TaN、Au、Pt、Ru、及它們的合金中的一種或多種的層，從而形成第一注入層110a及第二注入層110b，如上面參照圖14的闡述。在第一通孔腔109a及第二通孔腔109b中分別形成第一注入層110a及第二注入層110b可進一步包括在第一通孔腔及第二通孔腔中的每一者中共形地沉積氧化物材料，所述氧化物材料具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度；或者在第一通孔腔及第二通孔腔中的每一者中共形地沉積金屬或氮化物材料，所述金屬或氮化物材料具有介於1 nm到20 nm、3 nm到12 nm或5 nm到10 nm的範圍內的厚度。
圖32是示出根據各種實施例的製造實施例電晶體結構（例如，前閘極TFT結構）的方法3200的各階段的流程圖。在操作3202中，方法3200可包括在基底之上形成緩衝層116，如上面參照圖16、圖21及圖25的闡述。在操作3204中，方法3200可包括（1）可選地在緩衝層116之上以頂蓋層118形式形成載流子改變裝置（例如，參見圖16）。在操作3206中，方法3200可包括在緩衝層116之上（例如，參見圖17、圖21及圖25）以及在可選的頂蓋層118（如果存在）之上（例如，參見圖17）形成主動層106。在操作3208中，方法3200可包括（2）可選地在主動層106之上以頂蓋層118形式形成載流子改變裝置（例如，參見圖21）。在操作3210中，方法3200可包括在主動層106之上（例如，參見圖18、圖22及圖26）以及在可選的頂蓋層118（如果存在）之上（例如，參見圖22）形成絕緣層104。
在操作3212中，方法3200可包括在絕緣層104之上形成閘極電極102（例如，參見圖18、圖22及圖26）。在操作3214中，方法3200可包括在主動層106的鄰近閘極電極102及絕緣層104的部分之上形成層間介電層108（例如，參見圖19、圖23及圖27）。在操作3216中，方法3200可包括對層間介電層108進行蝕刻以形成第一通孔腔109a及第二通孔腔109b（例如，參見圖19、圖23及圖27）。在操作3218中，方法3200可包括（3）可選地在第一通孔腔109a及第二通孔腔109b中分別以第一注入層110a及第二注入層110b形式形成載流子改變裝置（例如，參見圖28）。在操作3220中，方法3200可包括在第一通孔腔109a及第二通孔腔109b內（例如，參見圖20、圖24及圖29）以及在可選的第一注入層110a及第二注入層110b（如果存在）之上（例如，參見圖29）分別形成源極電極112及汲極電極114。
在上述方法3200中，選項（1）對應於圖20的實施例結構2000，選項（2）對應於圖24的實施例結構2400，且選項（3）對應於圖29的實施例結構2900。另一些實施例可包括選項（1）、（2）及（3）中的兩者或多者。舉例來說，某些實施例（未示出）可包括第一注入層110a、第二注入層110b及頂蓋層118。
當執行方法3200的操作（1）或（2）時，形成頂蓋層118可進一步包括：共形地沉積InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaO x、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種的層；以及對沉積的層進行圖案化以形成頂蓋層118，如上面參照圖16及圖21的闡述。在主動層106之上形成頂蓋層118可進一步包括共形地沉積及圖案化氧化物材料，所述氧化物材料具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度；或者共形地沉積及圖案化具有介於1 nm到20 nm、10 nm到50 nm或30 nm到100 nm、50 nm到150 nm、100 nm到200 nm、150 nm到300 nm或200 nm到500 nm的範圍內的厚度的金屬。
當執行方法3200的可選操作（3）時，在第一通孔腔109a及第二通孔腔109b中分別形成第一注入層110a及第二注入層110b可進一步包括在第一通孔腔109a及第二通孔腔109b中的每一者中共形地沉積InO x、InGaZnO、InZnO、CaO x、ZnO、CaO x/ZnO、ZnO/GaO x、TiN、TaN、Au、Pt、Ru及它們的合金中的一種或多種的層，從而形成第一注入層110a及第二注入層110b，如上面參照圖28的闡述。在第一通孔腔109a及第二通孔腔109b中分別形成第一注入層110a及第二注入層110b可進一步包括在第一通孔腔及第二通孔腔中的每一者中共形地沉積氧化物材料，所述氧化物材料具有介於0.1 nm到1 nm、0.5 nm到2 nm、1 nm到3 nm或2 nm到10 nm的範圍內的厚度；或者在第一通孔腔及第二通孔腔中的每一者中共形地沉積金屬或氮化物材料，所述金屬或氮化物材料具有介於1 nm到20 nm、3 nm到12 nm或5 nm到10 nm的範圍內的厚度。
各種實施例可包括電晶體（例如，參見圖5、圖10、圖15、圖20、圖24及圖29）結構，所述電晶體結構可包括閘極電極102及主動層106，主動層106可包含非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO、及它們的合金中的一種或多種，如上面參照圖3、圖7、圖12、圖17及圖21的闡述。電晶體結構可進一步包括與閘極電極102及主動層106接觸且將閘極電極102與主動層106隔開的絕緣層104。電晶體結構可進一步包括源極電極112、汲極電極114以及與主動層接觸的載流子改變裝置，其中載流子改變裝置被配置成減小主動層中的載流子濃度變化。
在實施例中，載流子改變裝置可包括與源極電極112及主動層106接觸且將源極電極112與主動層106隔開的第一注入層110a。載流子改變裝置可進一步包括第二注入層110b（例如，參見圖15及圖29），第二注入層110b與汲極電極114及主動層106接觸並將汲極電極114與主動層106隔開。此外，相對於在沒有第一注入層110a及第二注入層110b使得源極電極112及汲極電極114與主動層106直接接觸的情況下存在在主動層106中的對應載流子濃度，第一注入層110a及第二注入層110b可用於減小主動層106內分別在源極電極112附近及汲極電極114附近的載流子濃度。第一注入層110a及第二注入層110b可各自包含InO x、InGaZnO、InZnO、CaO x、ZnO、CaO x/ZnO、ZnO/GaO x、TiN、TaN、Au、Pt、Ru、及它們的合金中的一種或多種（例如，參見圖14及圖28以及相關說明），且可具有介於近似0.1 nm到20 nm的範圍內的厚度。
在另一實施例中，第一注入層110a及第二注入層110b可各自包括具有介於0.1 nm到10 nm的範圍內的厚度的氧化物材料。在另一實施例中，第一注入層110a及第二注入層110b可各自包含金屬或氮化物材料，且具有介於1 nm到20 nm的範圍內的厚度（例如，參見圖14及圖28以及相關說明）。在另一實施例中，第一注入層110a及第二注入層110b可各自包括具有第一數值的電負度的材料且源極電極112及汲極電極114可各自具有第二數值的電負度。可選擇用於第一注入層110a、第二注入層110b、源極電極112及汲極電極114的材料，使得第一數值的電負度大於第二數值的電負度。
在一個實施例中，主動層可具有頂表面120a及底表面120b（例如，參見圖5、圖10、圖15、圖20、圖24及圖29），且源極電極112及汲極電極114可各自設置在主動層106的頂表面120a上，且閘極電極102可設置成比起主動層106的頂表面120a，更靠近主動層106的底表面120b，使得薄膜電晶體結構被配置成背閘極結構（例如，參見圖5、圖10及圖15）。在另一些實施例中，源極電極112及汲極電極114各自設置在主動層106的頂表面120a上，且閘極電極102設置成比起主動層106的底表面120b，更靠近主動層106的頂表面120a，使得電晶體結構2000被配置成前閘極結構（例如，參見圖20、圖24及圖29）。
在又一實施例中，載流子改變裝置可包括與主動層106接觸的頂蓋層118。頂蓋層118可包含InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaO x、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種，如上面參照圖2、圖8、圖16及圖21的闡述），且可具有介於0.1 nm到500 nm的範圍內的厚度。頂蓋層118可包括介於0.1 nm到10 nm的範圍內的厚度的氧化物材料。在一個實施例中，頂蓋層118可包括介於1 nm到500 nm的範圍內的厚度的金屬。在一個實施例中，頂蓋層118可具有第一數值的電負度，且絕緣層104具有第二數值的電負度，且第一數值的電負度可小於第二數值的電負度，使得頂蓋層118充當載流子供體層，如上所述。
頂蓋層118可設置在主動層106的頂表面120a上（例如，參見圖10及圖24），且可相對於源極電極112及汲極電極114對稱地定位。在其他實施例中，頂蓋層118可設置在主動層106的底表面120b上（例如，參見圖5及圖20），且可相對於源極電極及汲極電極對稱地定位。
另一些實施例可包括半導體結構3000，例如如圖30中所示。在此方面，半導體結構可包括基底9，基底9包括多個CMOS電晶體710。半導體結構3000還可包括內連線結構，所述內連線結構具有多個金屬內連線層級結構（612、618、622、628、632、638）以及形成在金屬內連線層級結構中的一者中的薄膜電晶體結構（500、810、1000、1500、2000、2400）。
薄膜電晶體（例如，參見圖5、圖10、圖15、圖20、圖24及圖29）可包括：閘極電極102；主動層106，包括非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO、及它們的合金中的一種或多種；以及絕緣層104，與閘極電極102及主動層106接觸並將閘極電極102與主動層106隔開。薄膜電晶體還可包括源極電極112、汲極電極114、與源極電極112及主動層106接觸並將源極電極112與主動層106隔開的第一注入層110a、以及與汲極電極114及主動層106接觸並將汲極電極114與主動層106隔開的第二注入層110b。
薄膜電晶體可進一步包括與主動層106接觸的載流子改變裝置（110a、110b、118），其中載流子改變裝置被配置成減小主動層106中的載流子濃度變化。載流子改變裝置可包括頂蓋層118和/或第一注入層110a及第二注入層110b。頂蓋層118和/或注入層（110a，110b）的存在可通過減小主動層中的載流子濃度變化來減小短通道效應。如此一來，頂蓋層118和/或注入層（110a，110b）可充當載流子改變裝置。
因此，在實施例中，載流子改變裝置可包括：第一注入層110a，與源極電極112及主動層106接觸並將源極電極112與主動層106隔開；第二注入層110b，與汲極電極114及主動層106接觸並將汲極電極114與主動層106隔開，其中第一注入層110a及第二注入層110b各自可包含InO x、InGaZnO、InZnO、CaO x、ZnO、CaO x/ZnO、ZnO/GaO x、TiN、TaN、Au、Pt、Ru、及它們的合金中的一種或多種，且其中第一注入層110a及第二注入層110b可具有介於近似0.1 nm到20 nm的範圍內的厚度。
在一個實施例中，主動層可具有頂表面120a及底表面120b（例如，參見圖5、圖10、圖15、圖20、圖24及圖29），且源極電極112及汲極電極114可各自設置在主動層106的頂表面120a上，且閘極電極102可設置成比起主動層106的頂表面120a，更靠近主動層106的底表面120b，使得薄膜電晶體結構被配置成背閘極結構（例如，參見圖5、圖10及圖15）。在另一些實施例中，源極電極112及汲極電極114各自設置在主動層106的頂表面120a上，且閘極電極102設置成比起主動層106的底表面120b，更靠近主動層106的頂表面120a，使得電晶體結構2000被配置成前閘極結構（例如，參見圖20、圖24及圖29）。
在實施例中，載流子改變裝置可包括：與主動層106接觸的頂蓋層118，其中頂蓋層118可包含InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaO x、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種，且其中頂蓋層118可具有介於0.1 nm到500 nm的範圍內的厚度。
在實施例中，主動層可包括頂表面120a及底表面120b，且其中頂蓋層118可設置在主動層106的頂表面120a上且可相對於源極電極112及汲極電極114對稱地定位。在其他實施例中，主動層106可包括頂表面120a及底表面120b，且其中頂蓋層118可設置在主動層106的底表面120b上，且可相對於源極電極112及汲極電極114對稱地定位。
上述實施例提供優於現有半導體結構的優點，可通過存在頂蓋層和/或注入層來減小或消除短通道效應。轉而，裝置可進一步減小尺寸，同時保持較大裝置的性能指標。此外，所公開的頂蓋層和/或注入層可結合到二維及三維電路元件中，以進一步增大積體電路的面積及體積密度。所公開的實施例可結合到薄膜電晶體結構中，用於三維積體電路中使用的後端製程（back-end-of-the-line）結構。
在一些實施例中，一種電晶體結構包括閘極電極、主動層、絕緣層、源極電極、汲極電極以及載流子改變裝置。主動層包含非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO及它們的合金中的一種或多種。絕緣層與所述閘極電極及所述主動層接觸且將所述閘極電極與所述主動層隔開。載流子改變裝置與所述主動層接觸，其中所述載流子改變裝置被配置成減小所述主動層中的載流子濃度變化。在一些實施例中，所述載流子改變裝置包括：第一注入層，與所述源極電極及所述主動層接觸且將所述源極電極與所述主動層隔開；第二注入層，與所述汲極電極及所述主動層接觸且將所述汲極電極與所述主動層隔開，其中所述第一注入層及所述第二注入層各自包含InO x、InGaZnO、InZnO、CaO x、ZnO、CaO x/ZnO、ZnO/GaO x、TiN、TaN、Au、Pt、Ru及它們的合金中的一種或多種，且其中所述第一注入層及所述第二注入層具有介於近似0.1 nm到20 nm的範圍內的厚度。在一些實施例中，所述主動層包括頂表面及底表面，且其中所述源極電極及所述汲極電極各自設置在所述主動層的所述頂表面上且所述閘極電極設置在所述主動層的所述底表面上。在一些實施例中，所述主動層包括頂表面及底表面，且其中所述閘極電極、所述源極電極及所述汲極電極各自設置在所述主動層的所述頂表面上。在一些實施例中，所述載流子改變裝置包括：頂蓋層，與所述主動層接觸，其中所述頂蓋層包含InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaO x、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種，且其中所述頂蓋層具有介於0.1 nm到500 nm的範圍內的厚度。在一些實施例中，所述主動層包括頂表面及底表面，且其中所述頂蓋層設置在所述主動層的所述頂表面上且相對於所述源極電極及所述汲極電極對稱地定位。在一些實施例中，所述主動層包括頂表面及底表面，且其中所述頂蓋層設置在所述主動層的所述底表面上且相對於所述源極電極及所述汲極電極對稱地定位。
在一些實施例中，一種半導體結構包括基底、內連線結構以及薄膜電晶體結構。基底包括多個互補金屬氧化物半導體電晶體。內連線結構具有多個金屬內連線層級結構。薄膜電晶體結構形成在所述金屬內連線層級結構中的一者中，所述薄膜電晶體結構包括閘極電極、主動層、絕緣層、源極電極、汲極電極以及載流子改變裝置。主動層包含非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO及它們的合金中的一種或多種。絕緣層與所述閘極電極及所述主動層接觸且將所述閘極電極與所述主動層隔開。載流子改變裝置與所述主動層接觸，其中所述載流子改變裝置被配置成減小所述主動層中的載流子濃度變化。在一些實施例中，所述載流子改變裝置包括：第一注入層，與所述源極電極及所述主動層接觸且將所述源極電極與所述主動層隔開；第二注入層，與所述汲極電極及所述主動層接觸且將所述汲極電極與所述主動層隔開，其中所述第一注入層及所述第二注入層各自包含InO x、InGaZnO、InZnO、CaO x、ZnO、CaO x/ZnO、ZnO/GaO x、TiN、TaN、Au、Pt、Ru及它們的合金中的一種或多種，且其中所述第一注入層及所述第二注入層具有介於近似0.1 nm到20 nm的範圍內的厚度。在一些實施例中，所述主動層包括頂表面及底表面，且其中所述源極電極及所述汲極電極各自設置在所述主動層的所述頂表面上且所述閘極電極設置在所述主動層的所述底表面上。在一些實施例中，所述主動層包括頂表面及底表面，且其中所述閘極電極、所述源極電極及所述汲極電極各自設置在所述主動層的所述頂表面上。在一些實施例中，所述載流子改變裝置包括：頂蓋層，與所述主動層接觸，其中所述頂蓋層包含InOx、GaOx、ZnO、IZO、CaOx/ZnO、ZnO/GaOx、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種，且其中所述頂蓋層具有介於0.1 nm到500 nm的範圍內的厚度。在一些實施例中，所述主動層包括頂表面及底表面，並且其中所述頂蓋層設置在所述主動層的所述頂表面上且相對於所述源極電極及所述汲極電極對稱地定位。在一些實施例中，所述主動層包括頂表面及底表面，且其中所述頂蓋層設置在所述主動層的所述底表面上且相對於所述源極電極及所述汲極電極對稱地定位。
在一些實施例中，一種製作電晶體結構的方法包括：形成閘極電極；形成主動層；形成絕緣層，所述絕緣層與所述閘極電極及所述主動層接觸且將所述閘極電極與所述主動層隔開；形成源極電極；形成汲極電極；以及形成與所述主動層接觸的載流子改變裝置，其中所述載流子改變裝置通過減小所述主動層中的載流子濃度變化而減小短通道效應。在一些實施例中，所述載流子改變裝置包括第一注入層及第二注入層，且形成所述載流子改變裝置包括：形成各自與所述主動層接觸的所述第一注入層及所述第二注入層，其中所述第一注入層及所述第二注入層各自包含具有第一數值的電負度的材料且所述源極電極及所述汲極電極各自具有第二數值的電負度，且其中所述第一數值的電負度大於所述第二數值的電負度。在一些實施例中，所述載流子改變裝置包括第一注入層及第二注入層，且形成所述載流子改變裝置包括：形成各自與所述主動層接觸的所述第一注入層及所述第二注入層，其中所述第一注入層及所述第二注入層各自包含InO x、InGaZnO、InZnO、CaO x、ZnO、CaO x/ZnO、ZnO/GaO x、TiN、TaN、Au、Pt、Ru及它們的合金中的一種或多種，且其中所述第一注入層及所述第二注入層具有介於近似0.1 nm到20 nm的範圍內的厚度。在一些實施例中，所述載流子改變裝置包括頂蓋層，且形成所述載流子改變裝置包括：形成與所述主動層接觸的所述頂蓋層，其中所述頂蓋層具有第一數值的電負度且所述主動層具有第二數值的電負度，且其中所述第一數值的電負度小於所述第二數值的電負度。在一些實施例中，所述載流子改變裝置包括頂蓋層，且形成所述載流子改變裝置包括：形成與所述主動層接觸的所述頂蓋層，其中所述頂蓋層包含InO x、GaO x、ZnO、IZO、CaO x/ZnO、ZnO/GaO x、Al、Mo、W、Ti、Ca、它們的氧化物及它們的合金中的一種或多種，且其中所述頂蓋層具有介於0.1 nm到500 nm的範圍內的厚度。在一些實施例中，所述載流子改變裝置包括頂蓋層，且形成所述載流子改變裝置包括：形成與所述主動層接觸的所述頂蓋層，其中所述頂蓋層的寬度小於所述源極電極與所述汲極電極之間的距離。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對其作出各種改變、替代及變更。
9:基底 100, 200, 300, 400, 700, 800, 900, 1200, 1300, 1400, 1600, 1700, 1800, 1900, 2100, 2200, 2300, 2500, 2600, 2700, 2800:中間結構 102, 754:閘極電極 104:絕緣層 106:主動層 108:圖案化層間介電層/層間介電層 109a:第一通孔腔 109b:第二通孔腔 110a:第一注入層/注入層 110b:第二注入層/注入層 112:源極電極 114:汲極電極 116:緩衝層 118:頂蓋層 120a:頂表面 120b:底表面 122a:寬度 122b:距離 140:記憶體陣列區 150:連接通孔層級介電層 160:介電頂蓋層 240:外圍區 500:TFT結構/電晶體結構 600:中間結構/電晶體結構 601:接觸層級介電材料層/介電材料層 610:第一金屬線層級介電材料層/介電材料層 612:裝置接觸通孔結構/金屬內連線結構 618:第一金屬線結構/金屬內連線結構 620:第二線及通孔層級介電材料層/介電材料層 622:第一金屬通孔結構/金屬內連線結構 628:第二金屬線結構/金屬內連線結構 630:第三線及通孔層級介電材料層/介電材料層 630A:下部介電材料層 630B:上部介電材料層 632:第二金屬通孔結構/金屬內連線結構 638:第三金屬線結構/金屬內連線結構 710:CMOS電路系統/CMOS電晶體 720:淺溝槽隔離結構 732:源極區 735:半導體通道 738:汲極區 742:源極側金屬半導體合金區 748:汲極側金屬半導體合金區 750:閘極結構 752:閘極介電質 756:介電閘極間隔件 758:閘極頂蓋介電質 810:薄膜電晶體（TFT）/TFT結構 832:TFT源極區 835:TFT通道 838:TFT汲極區 852:TFT閘極介電層 854:TFT閘極電極 1000, 1500:電晶體結構/薄膜電晶體結構 1100:中間結構/結構 2000:薄膜電晶體結構/電晶體結構/結構 2400:薄膜電晶體結構/結構/前閘極TFT結構 2900:薄膜電晶體結構/結構/前閘極TFT結構 3000:結構/半導體結構 3100, 3200:方法 3102, 3104, 3106, 3108, 3110, 3112, 3114, 3116, 3118, 3202, 3204, 3206, 3208, 3210, 3212, 3214, 3216, 3218, 3220:操作
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並未按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1是根據各種實施例，用於構建具有減小的短通道效應的電晶體結構的中間結構的垂直剖面圖。 圖2是根據各種實施例，在圖1的中間結構上形成頂蓋層之後的另一中間結構的垂直剖面圖。 圖3是根據各種實施例，在圖2的中間結構之上形成主動層之後的另一中間結構的垂直剖面圖。 圖4是根據各種實施例，在圖3的中間結構之上形成圖案化層間介電層之後的另一中間結構的垂直剖面圖。 圖5是根據各種實施例，在圖4的中間結構的通孔腔中形成源極電極及汲極電極之後的實施例電晶體結構的垂直剖面圖。 圖6是根據各種實施例，用於構建具有減小的短通道效應的另一電晶體結構的中間結構的垂直剖面圖。 圖7是根據各種實施例，在圖7的中間結構之上形成主動層之後的另一中間結構的垂直剖面圖。 圖8是根據各種實施例，在圖6的中間結構上形成頂蓋層之後的另一中間結構的垂直剖面圖。 圖9是根據各種實施例，在圖8的中間結構之上形成圖案化層間介電層之後的另一中間結構的垂直剖面圖。 圖10是根據各種實施例，在圖9的中間結構的通孔腔中形成源極電極及汲極電極之後的實施例電晶體結構的垂直剖面圖。 圖11是根據各種實施例，用於構建具有減小的短通道效應的另一電晶體結構的中間結構的垂直剖面圖。 圖12是根據各種實施例，在圖11的中間結構之上形成主動層之後的另一中間結構的垂直剖面圖。 圖13是根據各種實施例，在圖12的中間結構之上形成圖案化層間介電層之後的另一中間結構的垂直剖面圖。 圖14是根據各種實施例，在圖13的中間結構的通孔腔中形成第一注入層及第二注入層之後的另一中間結構的垂直剖面圖。 圖15是根據各種實施例，在圖14的中間結構的第一注入層及第二注入層之上分別形成源極電極及汲極電極之後的實施例電晶體結構的垂直剖面圖。 圖16是根據各種實施例，用於構建具有減小的短通道效應的電晶體結構的中間結構的垂直剖面圖。 圖17是根據各種實施例，在圖16的中間結構之上形成主動層之後的另一中間結構的垂直剖面圖。 圖18是根據各種實施例，在圖17的中間結構之上形成絕緣層及閘極電極之後的另一中間結構的垂直剖面圖。 圖19是根據各種實施例，在圖18的中間結構之上形成圖案化層間介電層之後的另一中間結構的垂直剖面圖。 圖20是根據各種實施例，在圖19的中間結構的通孔腔中形成源極電極及汲極電極之後的實施例電晶體結構的垂直剖面圖。 圖21是根據各種實施例，用於構建具有減小的短通道效應的另一電晶體結構的中間結構的垂直剖面圖。 圖22是根據各種實施例，在圖21的中間結構之上形成絕緣層及閘極電極之後的另一中間結構的垂直剖面圖。 圖23是根據各種實施例，在圖22的中間結構之上形成圖案化層間介電層之後的另一中間結構的垂直剖面圖。 圖24是根據各種實施例，在圖23的中間結構的通孔腔中形成源極電極及汲極電極之後的實施例電晶體結構的垂直剖面圖。 圖25是根據各種實施例，用於構建具有減小的短通道效應的另一電晶體結構的中間結構的垂直剖面圖。 圖26是根據各種實施例，在圖25的中間結構之上形成絕緣層及閘極電極之後的另一中間結構的垂直剖面圖。 圖27是根據各種實施例，在圖26的中間結構之上形成圖案化層間介電層之後的另一中間結構的垂直剖面圖。 圖28是根據各種實施例，在圖27的中間結構的通孔腔中形成第一注入層及第二注入層之後的另一中間結構的垂直剖面圖。 圖29是根據各種實施例，在圖28的中間結構的第一注入層及第二注入層之上分別形成源極電極及汲極電極之後的實施例電晶體結構的垂直剖面圖。 圖30是根據各種實施例，在形成互補金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）電晶體，形成在介電材料層中的金屬內連線結構以及薄膜電晶體（thin film transistor，TFT）之後的示例性結構的垂直剖面圖。 圖31是示出根據各種實施例的製造實施例電晶體結構的方法的各階段的流程圖。 圖32是示出根據各種實施例的製造電晶體結構的方法的各階段的流程圖。
102:閘極電極
104:絕緣層
106:主動層
108:圖案化層間介電層/層間介電層
112:源極電極
114:汲極電極
118:頂蓋層
120a:頂表面
120b:底表面
122a:寬度
122b:距離
500:TFT結構/電晶體結構

Claims (1)

  1. 一種電晶體結構，包括： 閘極電極； 主動層，包含非晶矽、InGaZnO、InGaO、InWO、InZnO、InSnO、ZnO、GaO、InO及它們的合金中的一種或多種； 絕緣層，與所述閘極電極及所述主動層接觸且將所述閘極電極與所述主動層隔開； 源極電極； 汲極電極；以及 載流子改變裝置，與所述主動層接觸，其中所述載流子改變裝置被配置成減小所述主動層中的載流子濃度變化。
TW110133931A 2021-07-22 2021-09-11 電晶體結構 TW202306176A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/382,579 US11955561B2 (en) 2021-07-22 2021-07-22 Carrier modification devices for avoiding channel length reduction and methods for fabricating the same
US17/382,579 2021-07-22

Publications (1)

Publication Number Publication Date
TW202306176A true TW202306176A (zh) 2023-02-01

Family

ID=83853941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110133931A TW202306176A (zh) 2021-07-22 2021-09-11 電晶體結構

Country Status (3)

Country Link
US (1) US11955561B2 (zh)
CN (1) CN115312583A (zh)
TW (1) TW202306176A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579143A (en) * 1968-11-29 1971-05-18 North American Rockwell Method for increasing the efficiency of lsa oscillator devices by uniform illumination
JP4169073B2 (ja) * 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
JP6505857B2 (ja) * 2015-09-24 2019-04-24 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
CN107068772B (zh) * 2017-05-11 2019-10-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法
US11557678B2 (en) * 2020-05-28 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, integrated circuit, and manufacturing method
US11569419B2 (en) * 2020-10-30 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN115312583A (zh) 2022-11-08
US20230021699A1 (en) 2023-01-26
US11955561B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
US11508745B2 (en) Three-dimensional memory device having a shielding layer and method for forming the same
US11695000B2 (en) Three-dimensional memory devices
EP3631847B1 (en) Interconnect structure containing a metal silicide hydrogen diffusion barrier and method of making thereof
KR20210024599A (ko) 3차원 메모리 소자 및 이를 형성하는 방법
US20040080001A1 (en) Complementary integrated circuit and method of manufacturing same
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
US11757047B2 (en) Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
US20230369440A1 (en) Access transistor including a metal oxide barrier layer and methods for forming the same
TW202230747A (zh) 記憶體元件
KR20220002058A (ko) 메모리 어레이 소스/드레인 전극 구조
US20230361221A1 (en) Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
US20210408049A1 (en) Semiconductor chip
US20230238462A1 (en) Dual-layer channel transistor and methods of forming same
US20230008998A1 (en) Three-Dimensional Memory Device and Method
US20220359388A1 (en) Semiconductor Device Structure Having a Multi-Layer Conductive Feature and Method Making the Same
CN108695233B (zh) 半导体器件及其制造方法
CN115700921A (zh) 半导体装置及其制造方法
TW202306176A (zh) 電晶體結構
US20240072046A1 (en) Semiconductor structure with reduced parasitic capacitance and method for manufacturing the same
TWI840673B (zh) 雙層通道電晶體及其形成方法
US11877448B2 (en) Methods for forming three-dimensional memory devices
US20230011756A1 (en) High density capacitor and method of making the same
US20230380179A1 (en) Memory device and manufacturing method thereof
TW202322280A (zh) 記憶胞元及其製造方法
TW202243247A (zh) 半導體裝置