KR101128701B1 - Ｍｉｍ 커패시터 및 그 제조방법 - Google Patents

Ｍｉｍ 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR101128701B1
KR101128701B1 KR1020050032238A KR20050032238A KR101128701B1 KR 101128701 B1 KR101128701 B1 KR 101128701B1 KR 1020050032238 A KR1020050032238 A KR 1020050032238A KR 20050032238 A KR20050032238 A KR 20050032238A KR 101128701 B1 KR101128701 B1 KR 101128701B1
Authority
KR
South Korea
Prior art keywords
tantalum
layer
alpha
tantalum nitride
nitride layer
Prior art date
Application number
KR1020050032238A
Other languages
English (en)
Other versions
KR20060110069A (ko
Inventor
이성우
신찬수
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050032238A priority Critical patent/KR101128701B1/ko
Publication of KR20060110069A publication Critical patent/KR20060110069A/ko
Application granted granted Critical
Publication of KR101128701B1 publication Critical patent/KR101128701B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 내에서 메탈-인슐레이터-메탈(MIM) 커패시터를 구현하는 방법에 관한 것으로, 특히, 커패시터를 구성하는 상부 및 하부 전극의 저항을 낮게 구현하여 하이Q 특성을 얻을 수 있는 방법에 관한 것이다.
본 발명의 MIM 커패시터는, 마이너스 연결 라인에 연결되는 질화탄탈층 및 상기 질화탄탈층의 상부에 형성되는 알파-탄탈층으로 이루어지는 하부전극; 상기 알파-탄탈층의 상부에 위치하는 절연층; 및 상기 절연층의 상부에 위치하는 질화탄탈층 및 상기 질화탄탈층의 상부에 형성되며, 플러스 연결라인에 연결되는 알파-탄탈층으로 이루어지는 상부 전극을 포함하는 것을 특징으로 한다.
상기 본 발명의 MIM 커패시터 제조방법은, 질화탄탈층을 형성하는 단계(S110); 상기 질화탄탈층의 상부에 알파-탄탈층을 형성하는 단계(S120); 상기 알파-탄탈층의 상부에 절연층을 형성하는 단계(S130); 상기 절연층의 상부에 질화탄탈층을 형성하는 단계(S140); 상기 질화탄탈층의 상부에 알파-탄탈층을 형성하는 단계(S150)를 포함한다.
알파-탄탈, MIM, 고품질 커패시터, 질화탄탈

Description

ＭＩＭ 커패시터 및 그 제조방법{MIM Capacitor and Manufacturing Method of it}
도 1은 종래기술에 의한 MIM 커패시터의 적층 구조를 나타낸 단면도,
도 2는 본 발명 일실시예에 의한 MIM 커패시터의 적층 구조를 나타낸 단면도.
본 발명은 반도체 소자 내에서 메탈-인슐레이터-메탈(MIM) 커패시터를 구현하는 방법에 관한 것으로, 특히, 커패시터를 구성하는 상부 및 하부 전극의 저항을 낮게 구현하여 하이Q 특성을 얻을 수 있는 방법에 관한 것이다.
종래의 MIM 커패시터는, 알루미늄 배선 기반의 반도체 소자 제조공정에서는 MIM 커패시터를 구성하는 상부 및 하부 전극은 질화티탄(TiN) 도전막으로 구현하며, 구리 배선 기반의 반도체 소자 제조공정에서는 MIM 커패시터를 구성하는 상부 및 하부 전극은 질화탄탈(TaN) 층으로 구현한다. 그런데, 질화탄탈(TaN) 전극 의 경우에는 도전막의 저항이 약 200μΩ㎝정도로 높아, 질화탄탈(TaN) MIM 커패시터 소자를 고주파 환경에서 사용하면, 저항 손실로 인해 충실도(Q-factor)의 성능저하로 인한, RF 회로 블록의 특성 저하현상이 심화된다.
본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 상부 전극 및 하부 전극의 저항을 낮출 수 있는 MIM 커패시터를 제공하는데 그 목적이 있다.
또한 본 발명은 상온에서 알파-탄탈 전극을 형성할 수 있는 MIM 커패시터의 제조방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 MIM 커패시터는, 마이너스 연결 라인에 연결되는 질화탄탈층 및 상기 질화탄탈층의 상부에 형성되는 알파-탄탈층으로 이루어지는 하부전극; 상기 알파-탄탈층의 상부에 위치하는 절연층; 및 상기 절연층의 상부에 위치하는 질화탄탈층 및 상기 질화탄탈층의 상부에 형성되며, 플러스 연결라인에 연결되는 알파-탄탈층으로 이루어지는 상부 전극을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 MIM 커패시터 제조방법은, 질화탄탈층을 형성하는 단계(S110); 상기 질화탄탈층의 상부에 알파-탄탈층을 형성하는 단계(S120); 상기 알파-탄탈층의 상부에 절연층을 형성하는 단계(S130); 상기 절연 층의 상부에 질화탄탈층을 형성하는 단계(S140); 상기 질화탄탈층의 상부에 알파-탄탈층을 형성하는 단계(S150)를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(실시예)
도 2는 본 발명의 사상에 따라 제조된 MIM 커패시터의 단면을 나타내고 있다.
도시한 바와 같이 마이너스 연결 라인에 도전적으로 연결되도록 하부전극 질화탄탈층(20)이 형성되며, 상기 하부전극 질화탄탈층(20) 상부에 다시 하부전극 알파-탄탈층(30)이 형성된다. 따라서, 본 발명의 MIM 커패시터의 하부전극은 질화탄탈층(20)과 알파-탄탈층(30)의 이중구조를 가지게 된다. 바람직하게는 상기 하부전극 질화탄탈층(20)은 수십 Å의 두께 및 200μΩ㎝정도의 비저항을 가지며, 상기 하부전극 알파-탄탈층(30)은 30μΩ㎝정도의 비저항을 가진다.
도시한 절연층(40)은 MIM 커패시터의 상부전극과 하부전극간의 절연상태를 유지하기 위한 것으로서, 일반적인 반도체 내장형 커패시터에 사용되는 절연물질을 사용할 수 있으며, 실리콘 기판상에서의 제조의 편의, 상기 질화탄탈(TaN) 및 알파-탄탈(α-Ta)과의 결합 특성 등을 고려할 때, 질화실리콘(SiN)이나 산화탄탈(Ta2O5)을 사용하는 것이 바람직하다.
도시한 절연층(40) 상부에는 상부전극 질화탄탈층(50)이 형성되며, 상기 상부전극 질화탄탈층(50) 상부에 다시 상부전극 알파-탄탈층(60)이 형성되며, 상기 상부전극 알파-탄탈층(60)은 플러스 연결 라인(70)에 도전적으로 연결된다. 바람직하게는 상기 상부전극 질화탄탈층(50)은 수십 Å의 두께 및 200μΩ㎝정도의 비저항을 가지며, 상기 상부전극 알파-탄탈층(60)은 30μΩ㎝정도의 비저항을 가진다.
상기 상부전극 질화탄탈층(50) 및 하부전극 질화탄탈층(20)은 알파-탄탈층을 형성하기 위한 시드(seed)층으로서 작용한다.
본 발명의 MIM 커패시터의 제조 과정은 다음과 같다.
반도체 내 각 구성요소들은 하부층부터 차례대로 적층되는 공정으로 제작되는 바, 우선 반도체 소자를 형성하는 각 층들 중에서 해당 MIM 커패시터가 형성되기 직전의 층에, 질화탄탈층(TaN)을 증착 공정으로 형성한다. 상기 질화탄탈층(20)은 알파-탄탈층(30)을 형성하기 위한 시드층에 불과하므로 그 기능을 수행할 수 있 으며 공정이 허락하는 최소 두께로 형성하는 것이 바람직하다. 상기 질화탄탈층(20) 상부에 알파-탄탈층(30)을 형성한다. 탄탈에는 열역학적으로 안정상인 알파 탄탈(비저항이 약 15-30 μΩ-cm)과 meta-stable phase인 베타 탄탈 (비저항이 약 180 μΩ-cm)의 두가지가 존재한다. 탄탈(Ta)은 보통 상온에서 스퍼터링(sputtering) 공법으로 증착시에는 그레인(grain) 사이즈가 작은 베타 탄탈(β-Ta)이 얻어지며, 450℃이상의 온도에서 증착 시는 그레인(grain) 사이즈가 큰 bcc 구조의 알파 탄탈(α-Ta)이 얻어지며, 또한 상온에서의 탄탈(Ta) 증착시 소량의 불순물(impurity : O, N, etc)이 존재하면 알파 탄탈이 얻어진다. 본 발명에서는 질화탄탈(TaN) 층 위해 탄탈(Ta)을 증착함으로써, 탄탈층(Ta)의 형성시 질화탄탈(TaN)의 질소 원자가 탄탈층으로 확산되는데, 이 확산된 질소 원자가 탄탈층(Ta)의 불순물로서 작용하여 상온에서 알파 탄탈(α-Ta)을 얻을 수 있게 된다.
상기 알파-탄탈층(30)의 상부에 절연층(40)을 형성하는데, 산화실리콘(SiOx) 계열 등 여러가지 유전물질 또는 절연물질로 형성할 수 있지만, 공정의 편의를 위해 질화실리콘(SiN)으로 형성하는 것이 바람직하며, 본 실시예의 경우 질화실리콘(SiN) 재질의 절연층은 PE-CVD 공법으로 형성할 수 있다.
상기 절연층(40) 상부에 질화탄탈층(50)을 형성하고, 동일하게 상기 질화탄탈층(50)의 상부에 알파-탄탈층(60)을 형성한다. 상기 질화탄탄층(50) 및 알파-탄탈층(60)의 형성 공법은 상술한 바와 동일하다.
구체적인 수치를 기재한 예를 들어 상기 과정을 요약하면, 50Å이하의 질화탄탈층(20)을 형성하고, 그 위에 450Å의 알파 탄탈층(30)을 형성하며, 그 위에 650Å 및 1 fF/um2을 가지는 질화실리콘 절연층(40)을 형성하며, 그 위에 50Å이하의 질화탄탈층(50)을 형성하고, 그 위에 450Å의 알파 탄탈층(60)을 형성한다. 상기 알파탄탈층 및 질화탄탈층은 PVD 방식의 일종인 sputtering 방식으로 제조할 수 있는데, 알파탄탈은 상온에서 형성할 수 있으며, 질화탄탈은 -50℃에서 형성할 수 있다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
예컨대, 본 발명의 상기 설명에서는 MIM 커패시터를 마이너스(-) 전극부터 차례대로 적층하여 형성하였지만, 경우에 따라서는 플러스(+) 전극부터 반대로 증착하여 형성할 수도 있음은 자명하다.
본 발명에 따른 MIM 커패시터를 실시함에 의해, 커패시터의 상부 전극 및 하부 전극의 저항을 낮추어, 높은 Q 펙터 품질을 얻을 수 있는 효과가 있다.
또한, 본 발명에 따른 MIM 커패시터의 제조방법을 실시함에 의해, 상온에서 알파-탄탈 전극을 형성하여, MIM 커패시터의 제조 비용을 절감할 수 있는 효과가 있다.

Claims (5)

  1. 마이너스 연결 라인에 연결되는 질화탄탈층 및 상기 질화탄탈층의 상부에 형성되는 알파-탄탈층으로 이루어지는 하부전극;
    상기 알파-탄탈층의 상부에 위치하는 절연층; 및
    상기 절연층의 상부에 위치하는 질화탄탈층 및 상기 질화탄탈층의 상부에 형성되며, 플러스 연결라인에 연결되는 알파-탄탈층으로 이루어지는 상부 전극
    을 포함하며,
    상기 알파-탄탈층은, 상기 알파-탄탈층 증착 시 상기 질화탄탈층의 질소 원자가 확산되어 형성되는 MIM 커패시터.
  2. 질화탄탈층을 형성하는 단계(S110);
    상기 질화탄탈층의 상부에 알파-탄탈층을 형성하는 단계(S120);
    상기 알파-탄탈층의 상부에 절연층을 형성하는 단계(S130);
    상기 절연층의 상부에 질화탄탈층을 형성하는 단계(S140);
    상기 질화탄탈층의 상부에 알파-탄탈층을 형성하는 단계(S150)를 포함하며,
    상기 알파-탄탈층은, 상기 알파-탄탈층 증착 시 상기 질화탄탈층의 질소 원자가 확산되어 형성되는 MIM 커패시터의 제조방법.
  3. 제2항에 있어서, 상기 S120 단계 및 S150 단계는,
    상온에서 수행되는 것을 특징으로 하는 MIM 커패시터의 제조방법.
  4. 제2항 또는 제3항에 있어서, 상기 S110 단계 및 S140 단계는,
    -50℃에서 수행되는 것을 특징으로 하는 MIM 커패시터의 제조방법.
  5. 제2항 또는 제3항에 있어서, 상기 S130 단계는,
    상기 절연층으로서 질화실리콘층을 형성하는 MIM 커패시터의 제조방법.
KR1020050032238A 2005-04-19 2005-04-19 Ｍｉｍ 커패시터 및 그 제조방법 KR101128701B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050032238A KR101128701B1 (ko) 2005-04-19 2005-04-19 Ｍｉｍ 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032238A KR101128701B1 (ko) 2005-04-19 2005-04-19 Ｍｉｍ 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060110069A KR20060110069A (ko) 2006-10-24
KR101128701B1 true KR101128701B1 (ko) 2012-03-23

Family

ID=37616054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032238A KR101128701B1 (ko) 2005-04-19 2005-04-19 Ｍｉｍ 커패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101128701B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053165A (ja) 1999-08-05 2001-02-23 Sony Corp 半導体装置およびその駆動方法
KR20020002755A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 캐패시터 제조 방법
JP2003174092A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053165A (ja) 1999-08-05 2001-02-23 Sony Corp 半導体装置およびその駆動方法
KR20020002755A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 캐패시터 제조 방법
JP2003174092A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20060110069A (ko) 2006-10-24

Similar Documents

Publication Publication Date Title
US9966530B2 (en) Resistive random access memory device and method for fabricating the same
US6472754B2 (en) Semiconductor device with improved arrangements to avoid breakage of tungsten interconnector
US6259128B1 (en) Metal-insulator-metal capacitor for copper damascene process and method of forming the same
US20030085447A1 (en) Beol decoupling capacitor
US7026680B2 (en) Thin film capacitive element, method for producing same and electronic device
KR20100041179A (ko) 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
WO2008138127A1 (en) Systems and methods for a thin film capacitor having a composite high-k thin film stack
US20060170024A1 (en) Method of forming a mim capacitor for cu beol application
KR20020077923A (ko) 금속-절연체-금속 커패시터를 포함하는 집적 소자
KR100990615B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
JP4925494B2 (ja) 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
JP2000348973A (ja) セラミック受動素子
US10636967B2 (en) Method for manufacturing electrode and resistive random access memory
KR101128701B1 (ko) Ｍｉｍ 커패시터 및 그 제조방법
KR100658259B1 (ko) 반도체장치 및 그 제조방법
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
US6762091B2 (en) Methods for manufacturing semiconductor devices having a metal layer
JP2000208743A (ja) ジュアルダマシ―ンコンデンサを備えた集積回路デバイスおよびこれを製造するための関連する方法
KR20120039581A (ko) 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
US10319806B2 (en) Electrode for a metal-insulator-metal structure, capacitor of metal-insulator-metal type, and method for fabricating one such electrode and one such capacitor
US6730525B2 (en) Method of manufacturing a electrode of capacitor
TWI430399B (zh) 製造供金屬－絕緣體－金屬電容使用之多層結構之方法
JP2007281046A (ja) 薄膜コンデンサ
KR0150985B1 (ko) 산화물 전극을 이용한 커패시터 제조방법
KR101057694B1 (ko) 적층형 엠아이엠 캐패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9