KR100206621B1 - 칩형 후막 콘덴서 및 그의 제조 방법 - Google Patents

칩형 후막 콘덴서 및 그의 제조 방법 Download PDF

Info

Publication number
KR100206621B1
KR100206621B1 KR1019960702104A KR19960702104A KR100206621B1 KR 100206621 B1 KR100206621 B1 KR 100206621B1 KR 1019960702104 A KR1019960702104 A KR 1019960702104A KR 19960702104 A KR19960702104 A KR 19960702104A KR 100206621 B1 KR100206621 B1 KR 100206621B1
Authority
KR
South Korea
Prior art keywords
electrode
capacitor
chip
lead
lead electrode
Prior art date
Application number
KR1019960702104A
Other languages
English (en)
Inventor
토시히로 하나무라
시게루 캄바라
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6201670A external-priority patent/JPH0864475A/ja
Priority claimed from JP6201669A external-priority patent/JPH0864472A/ja
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Application granted granted Critical
Publication of KR100206621B1 publication Critical patent/KR100206621B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 기판으로 제공되며 상부면(11a)을 갖는 절연체 칩(11)으로 이루어진 칩형 후막 콘덴서에 관한 것이다. 칩 상부면(11a)은 제1납전극(12) 및 제1납전극(12)으로부터 공간적으로 떨어진 제2납전극(13)으로 이루어진다. 칩 상부면(11a)에는 또한 제1납전극(12)과 전기적 도전된 제1콘덴서 전극(14)이 형성되어 있다. 또한 칩 상부면(11a)에는 제2납전극(13)과는 전기적 도전되어 있지만 제1콘덴서 전극(14)과는 소정 거리(D1)만큼 떨어진 보조 전극(20)이 형성되어 있다. 제1콘덴서(14)상에는 유전층(15)이 형성되며, 제2콘덴서(16)는 보조 전극(20)과 전기적으로 도전된 유전층(15)상에 형성된다.

Description

[발명의 명칭]
칩형 후막 콘덴서 및 그의 제조 방법
[발명의 상세한 설명]
[발명의 분야]
본 발명은 절연체 칩 기판 상에 콘덴서 소자를 형성시킨 칩형 후막 콘덴서에 관한 것이다. 또한 본 발명은 레지스터(resistor)와 복합 장치로서 작동하도록 결합되는 칩형 후막 콘덴서에 관한 것이다. 더 나아가, 본 발명은 칩형 후막 콘덴서를 유리하게 제조할 수 있는 방법에 관한 것이다.
[발명의 배경]
칩형 후막 콘덴서는 스크린-인쇄법을 사용하여 비교적 쉽게 제조할 수 있다는 장점이 있다. 그러므로, 다양한 용도에서 칩형 콘덴서의 사용이 증가하고 있다.
칩형 후막 콘덴서은 대표적으로 첨부된 도면 제18도 및 제19도에 도시된 것과 같은 구조를 갖는다. 특히, 콘덴서는 예를 들어 세라믹 재료로 만든 절연체 칩(1)으로 이루어진다. 칩(1)은 상부면(1a), 상부면(1a) 반대편의 하부면(1b), 제1측면(1c), 제1측면(1c) 반대편의 제2측면(1d)을 갖는다.
칩(1)의 상부면(1a)은 제1납전극(2) 및 제1납전극(2)과는 공간적으로 떨어진 제2납전극(3)으로 구성된다. 제1납전극(2)은 칩(1)의 제1측면(1c) 상에 연장된 연장부(2a)를 갖는다. 마찬가지로, 제2납전극(3)은 칩(1)의 제2측면(1d)상에 연장된 연장부(3a)를 갖는다. 제18도에 도시된 바와 같이, 제1 및 제2납전극(2, 3)의 각각의 연장부(2a, 3a)는 추가로 칩(1)의 하부면(1b)상으로 다소 연장될 수 있다.
칩(1)의 상부면(1a)에는 또한 제1납전극(2)상에서 부분적으로 중첩되는 제1콘덴서 전극(4)이 형성되어 있다. 유전층(5)은 제1콘덴서 전극(4) 위에서 제1납전극(3)과 제1콘덴서 전극(4) 사이의 칩(1)의 상부면(1a)으로 연장되도록 형성되어 있다. 또한, 제2콘덴서 전극(6)은 유전층(5)상에 제2납전극(3)상에서 부분적으로 중첩되도록 형성되어 있다. 또한, 보호 외피층(overcoat layer)(7)은 제1콘덴서 전극(4), 유전층(5), 제2콘덴서 전극(6), 제1납전극(2)의 일부, 및 제2납전극(3)의 일부를 덮도록 형성되어 있다. 외피층(7)은 예를 들어 유리로 만드는 것이 바람직할 수 있다.
선행 기술의 칩형 콘덴서의 제조에는, 제1 및 제2납전극(2, 3)을 함께 형성시키는 제1스크린-인쇄 단계를 수행한 다음, 제1콘덴서 전극(4)를 형성시키는 제2스크린-인쇄 단계를 거친다. 그리하여, 제2스크린-인쇄 단계에 사용하는 스크린의 위치가 부적절하게 설정된 경우에는, 제1콘덴서 전극(4)의 위치가 제2납전극(3)쪽으로 예기치않게 일탈함으로써 전기적 도전을 유발할 수 있다. 결과적으로, 제1 및 제2콘덴서 전극(4, 6)간의 전기적 단락(shorting)에 의해 콘덴서가 작동하지 않게 될 수 있다.
한편, 또 다른 칩형 후막 콘덴서로는 첨부된 도면 제20도 및 제21도에 도시된 바와 같이 추가로 레지스터를 결합한 것이 알려져 있다. 특히, 제20도 및 제21도에 도시된 콘덴서는 상부면(1a'), 상부면(1a')의 반대편인 하부면(1b'), 제1측면(1c') 및 제1측면(1c')과 반대편인 제2측면(1d'), 제1측면(1c') 및 제1측면(1c')과 반대편인 제2측면(1d')을 갖는 절연체 칩(11')으로 이루어진다.
칩(1')의 상부면(1a')은 제1납전극(2') 및 제1납전극(2')과는 공간적으로 떨어진 제2납전극(3')이 형성되어 있다. 제1납전극(2')은 칩(1')의 제1측면(1c')상으로 연장된 연장부(2a')를 갖는다. 마찬가지로, 제2납전극(3')은 칩(1')의 제2측면(1d')상으로 연장된 연장부(3a')를 갖는다.
칩(1')의 상부면(1a')에는 또한 제2납전극(3')과는 절연된 제1콘덴서 전극(4')이 형성되어 있다. 제1콘덴서는 전극(4')은 제1납전극(2')으로부터 소정 거리 L 만큼 떨어져 있으나 제1납전극(2')과는 칩(1')의 상부면(1a')에 형성된 저항층(8)을 통해 전기적으로 접속되어 있다.
유전층(5')은 제1콘덴서 전극(4') 위에서 제1콘덴서 전극(4')과 제2납전극(3') 사이의 칩(1')의 상부면(1a')에 연장되도록 형성되어 있다. 또한, 제2콘덴서 전극(6')은 유전층(5')상에 제2납전극(3')상에서 부분적으로 중첩되도록 형성되어 있다. 또한, 보호 외피층(7')은 제1콘덴서 전극(4'), 유전층(5'), 제2콘덴서 전극(6'), 저항층(8), 제1납전극(2')의 일부, 및 제2납전극(3')의 일부를 덮도록 형성되어 있다.
제20도 및 제21도에 도시된 선행 기술의 콘덴서는 콘덴서 및 레지스터로 이중으로 기능한다. 그러나, 제1콘덴서 전극(4')은 스크린-인쇄에 의해 제1및 제2콘덴서 전극(2', 3')과는 분리되어 형성되어 제1납전극(3')에 대한 제1콘덴서 전극(4')의 위치 일탈로 인해 저항층(8)의 저항 변동이 발생하게 된다.
[발명의 개요]
그러므로, 본 발명의 목적은 콘덴서의 두 각각의 단락 문제를 일으키지 않고 제조할 수 있는 칩형 후막 콘덴서를 제공하는 데에 있다.
본 발명의 또 다른 목적은 추가로 신뢰할 만한 조절된 저항력을 갖는 레지스터와 결합되는 칩형 후막 콘덴서를 제공하는 것이다.
본 발명의 또 다른 목적은 레지스터와 결합할 수 있거나 결합하지 않을 수 있는 칩형 후막 콘덴서를 제조하는 개선된 방법을 제공하는 것이다.
본 발명의 일면에 따라서, 기판으로 작동하며 상부면을 갖는 절연체 칩; 칩의 상부면에 형성된 제1납전극; 칩의 상부면에 형성되고 제1납전극으로부터 공간적으로 떨어진 제2납전극; 칩의 상부면에 형성되고 제1납전극에는 전기적으로 접속되거나 제2납전극에는 전기적으로 절연된 제1콘덴서 전극; 제1콘덴서 전극 위에 형성된 유전층; 유전층 위에 형성되고, 제2납전극에는 전기적으로 접속되나 제1납전극에는 전기적으로 절연된 제2콘덴서 전극; 및 제1및 제2납전극 중의 하나와 전기적으로 도전되어 칩의 상부면 위에 형성되고 제1콘덴서 전극으로부터 소정의 거리만큼 공간적으로 떨어진 보조 전극으로 이루어진 칩형 후막 콘덴서가 제공된다.
본 발명의 하나의 실시예에서는 보조 전극은 제2납전극 및 제2콘덴서 전극과 전기적으로 도전되어 있을 수 있다.
본 발명의 또 다른 실시예에서는 보조 전극은 제1납전극과 전기적으로 도전되어 있을 수 있는 반면, 제1콘덴서 전극은 제1콘덴서 전극과 보조 전극 사이의 칩 상부면에 형성된 저항층을 통해 보조 전극과 전기적으로 접속될 수 있다. 이러한 실시예에서, 제1납전극은 바람직하게는 보조 전극에 의해 가교된 한쌍의 측면 공간으로 떨어진 다리부를 가질 수 있는 반면, 저항층은 제1납전극의 다리부 사이의 보조 전극 상에서 부분적으로 중첩된다. 또는, 제1납전극은 칩의 하나의 세로변 쪽으로 옆으로 나란히 놓이는 반면, 저항층은 제1납전극의 다리로부터 측면으로 공간적으로 떨어진 위치에서 보조 전극 위에서 부분적으로 중첩된다.
상기 실시예 중의 하나에서, 제1 및 제2납전극 중의 하나는 예를 들어 회로판상에서의 납땜을 편리하게 하기 위해 칩의 측면 표면 상으로 연장된 연장부를 갖는다.
본 발명의 또 다른 측면에 따르면 서로 공간적으로 떨어진 제1납전극 및 제2납전극을 절연체 칩의 상부면 위에 동시에 형성시키는 단계; 제1납전극에 전기적으로 접속된 제1콘덴서 전극 및 제2납전극에는 전기적으로 접속되나 제1콘덴서 전극으로부터는 공간적으로 소정 거리만큼 떨어진 보조 전극을 칩의 상부면 위에 동시에 형성시키는 단계; 제1콘덴서 전극 상에 유전층을 형성시키는 단계; 유전층 위에 보조 전극에 전기적으로 접속된 제2콘덴서 전극을 형성시키는 단계로 이루어짐을 특징으로 하여 칩형 후막 콘덴서를 제조하는 방법이 제공된다.
본 발명의 또 다른 측면에 따르면, 서로 공간적으로 떨어진 제1납전극 및 제2납전극을 절연체 칩의 상부면 위에 동시에 형성시키는 단계; 제1 및 제2납전극 모두와 공간적으로 떨어진 제1콘덴서 전극 및 제1납전극에는 전기적으로 접속되나 제1콘덴서 전극으로부터는 공간적으로 소정 거리만큼 떨어진 보조 전극을 칩의 상부면 위에 동시에 형성시키는 단계; 칩의 상부면 상에 저항층을 제1콘덴서 전극과 보조 전극 사이에 연장되도록 형성시키는 단계; 제1콘덴서 전극 상에 유전층을 형성시키는 단계; 제2납전극에 전기적으로 접속된 제2콘덴서 전극을 유전층 위에 형성시키는 단계로 이루어짐을 특징으로 하여 후막 레지스터를 결합한 칩형 후막 콘덴서를 제조하는 방법이 제공된다.
본 발명의 다른 목적, 특징 및 장점은 첨부된 도면을 참조하여 하기 상술하는 내용에 의해 충분히 이해될 것이다.
[도면의 간단한 설명]
제1도는 본 발명을 구현하는 칩형 후막 콘덴서를 도시한 단면도.
제2도는 동일한 콘덴서의 평면도.
제3도 내지 제6도는 동일한 콘덴서를 제조하는 연속 단계를 도시한 단면도.
제7도는 본 발명을 구현하는 또 다른 칩형 후막 콘덴서를 도시한 단면도.
제8도는 제7도의 콘덴서를 도시한 평면도.
제9도 내지 제13도는 제7도 및 제8도의 콘덴서를 제조하는 연속 단계를 도시한 단면도.
제14도는 본 발명을 구현하는 추가의 칩형 후막 콘덴서를 도시한 단면도.
제15도는 제14도의 콘덴서를 도시한 평면도.
제16도는 제14도의 선 XVI-XVI를 따라 취한 단면도.
제17도는 본 발명을 구현하는 또 다른 칩형 후막 콘덴서를 도시한 평면도.
제18도는 선행 기술의 칩형 후막 콘덴서를 도시한 단면도.
제19도는 제18도의 선행 기술의 콘덴서를 도시한 평면도.
제20도는 또 다른 선행 기술의 칩형 후막 콘덴서를 도시한 단면도.
제21도는 제19도의 선행 기술의 콘덴서를 도시한 평면도.
[발명의 최상의 태양]
우선 제1 및 제2도에서는 본 발명의 제1실시예에 따르는 칩형 후막 콘덴서를 도시하고 있다. 콘덴서는 예를 들어 세라믹 재료로 만들어진 절연체 칩(11)으로 이루어져 있다. 칩(11)은 상부면(11a), 상부면(11a)의 반대편의 하부면(11b), 제1측면(11c), 및 제1측면(11c)의 반대편의 제2측면 (11d)을 갖는다.
칩(11)의 상부면(11a)은 제1납전극(12) 및 제1납전극(12)으로부터 공간적으로 떨어진 제2납전극(13)으로 구성된다. 제1납전극(12)은 칩(11)의 제1측면(11c) 상으로 연장되는 연장부(12a)를 갖는다. 마찬가지로, 제2납전극(13)은 칩(11)의 제2측면(11d) 상으로 연장된 연장부(13a)를 갖는다. 제1도에 도시된 바와 같이, 제1 및 제2납전극(12, 13)의 각 연장부(12a, 13a)는 추가로 칩(11)의 하부면 위로 약간 연장되어 있다.
칩(11)의 상부면(11a)에는 또한 제1납전극(12) 위에서 부분적으로 중첩되는 제1콘덴서 전극(14)이 형성되어 있다. 칩(11)의 상부면(11a)에는 추가로 제2납전극(13)상에서 부분적으로 중첩되지만 제1콘덴서 전극(14)로부터는 공간적으로 소정 거리 D1만큼 떨어진 보조 전극(20)이 형성되어 있다.
유전층(15)은 제1콘덴서 전극(14)상에서 제1콘덴서 전극(14)과 보조 전극(20)사이의 칩(11)의 상부면(11a)으로 연장되도록 형성되어 있다. 또한, 제2콘덴서 전극(16)은 유전층(15)상에서 보조 전극(20)상에 부분적으로 중첩되도록 형성되어 있다. 그리하여, 제2콘덴서 전극(16)은 보조 전극(20)을 통해 간접적으로 제2납전극(13)에 전기적으로 접속되는 반면, 제1콘덴서 전극(14)은 제1납전극(12)에 직접 전기적으로 접속된다. 작동시에는 유전층(15)에 의해 분리된 제1및 제2콘덴서 전극(14, 16)간에 전기적 하전이 유지될 수 있다.
제1 및 제2도에 도시된 바와 같이, 보호 외피층(19)은 제1콘덴서 전극(14), 유전층(15), 제2콘덴서 전극(16), 보조 전극(20), 제1납전극(12)의 일부 및 제2납전극(13)의 일부를 덮도록 형성되어 있다. 외피층(19)은 바람직하게는 예를 들어 유리로 만들 수 있다.
사용시, 상기 구조를 갖는 칩형 콘덴서는 회로판의 적합한 위치에 장착시켜 납땜으로 접합시킨다. 납땜 접합을 개선 및 촉진하기 위해서, 그 각 연장부(12a, 13a)를 갖는 제1 및 제2납전극(12, 13)을 납땜에 우수한 친화성 및 부착성을 갖는 적합한 금속으로 도금할 수 있다.
제1실시예에 따르는 칩형 콘덴서는 다음과 같은 방법으로 제조할 수 있다.
우선, 제3도에 도시된 바와 같이, 제1스크린(21)을 사용하여 전기적으로 도전된 페이스트를 인쇄함으로써 절연체 칩(11)의 상부면(11a)상에 제1납전극(12) 및 제2납전극(13)을 동시에 형성시킨다.
그리고 나서, 제4도에 도시된 바와 같이, 제2스크린(22)을 사용하여 전기적으로 도전된 페이스트를 인쇄함으로써 칩(11)의 상부면(11a)에 제1콘덴서 전극(14)및 보조 전극(20)을 동시에 형성 시킨다.
그리고 나서, 제5도에 도시된 바와 같이, 제3스크린(23)을 사용하여 페이스트상 절연 또는 유전 물질을 인쇄함으로써 제1콘덴서 전극(14)상에 유전층(15)을 형성시킨다.
그리고, 제6도에 도시된 바와 같이, 제4스크린(24)를 사용하여 전기적으로 도전된 페이스트를 인쇄함으로써 유전층(15)위에 제2콘덴서 전극(16)을 형성시킨다.
그리고 나서, 제1 및 제2납전극(12, 13)에서 사용한 것과 동일한 전기적으로 도전된 페이스트를 사용하여 칩(11)의 각 측면(11c, 11d) 상에 제1 및 제2납전극(12, 13)에 대한 연장부(12a, 13a)(제1도 참조)를 형성시킨다.
그리고 나서, 유리 페이스트를 도포함으로써 미리 형성된 전극(12, 13, 14 및 16)위에 보호 외피층(19)(제1도 참조)을 형성시킨다.
최종적으로, 그 각 연장부(12a, 13a)를 갖는 제1 및 제2납전극(12, 13)을 금속 도금한다.
상기 제1실시예에 따르면, 제1콘덴서 전극(14) 및 보조 전극(20)은 제4도에 도시된 바와 같이 제2스크린(22)을 사용하여 칩(11)의 상부면(11a)상에 동시에 형성시킨다. 그리하여, 제2스크린(22)이 미리 형성된 납전극(12, 13)에 대해 위치적으로 약간 일탈되어 있는 경우에도 제1콘덴서 전극(14)과 보조 전극(20)사이에는 소정 간격 D1이 확보된다. 다시 말해서, 제1콘덴서 전극(14)이 제2납전극(13) 및 제2콘덴서 전극(16)에 전기적으로 단락되는 것을 방지할 수 있다.
제7도 및 제8도는 본 발명의 제2실시예에 따르는 칩형 후막 콘덴서를 도시한 것이다. 이 실시예의 콘덴서는 후술하는 바와 같이 콘덴서로 사용되는 데에 추가하여 레지스터로도 작동할 수 있는 복합 장치이다.
복합 콘덴서 장치는 예를 들어 세라믹 물질로 만든 절연체 칩(11')으로 이루어진다. 칩(11')은 상부면(11a'), 상부면(11a')의 반대편의 하부면(11b'), 제1측면(11c'), 및 제1측면(11c')의 반대편의 제2측면 (11d')을 갖는다.
칩(11')의 상부면(11a')은 제1납전극(12') 및 제1납전극(12')으로부터 공간적으로 떨어진 제2납전극(13')으로 구성된다. 제1납전극(12')은 칩(11')의 제1측면(11c') 상으로 연장되는 연장부(12a')를 갖는다. 마찬가지로, 제2납전극(13')은 칩(11')의 제2측면(11d')상으로 연장된 연장부(13a')를 갖는다. 제7도에 도시된 바와 같이, 제1및 제2납전극(12', 13')의 각 연장부(12a', 13a')는 추가로 칩(11')의 하부면 위로 약간 연장되어 있다.
칩(11')의 상부면(11a')에는 제1 및 제2납전극(12', 13')모두와 공간적으로 떨어진 제1콘덴서 전극이 형성되어 있다. 칩(11')의 상부면(11a')에는 추가로 제1납전극(12')상에서 부분적으로 중첩되지만 제1콘덴서 전극(14')으로부터는 공간적으로 소정 거리 D2만큼 떨어진 보조 전극(20')이 형성되어 있다. 그러나, 제2실시예에서는 제1콘덴서 전극(14')은 보조 전극(20')을 통해서 뿐만 아니라 제1콘덴서 전극(14')과 보조 전극(20') 사이의 칩(11')의 상부면(11a')상에 형성된 저항층(30)을 통해 간접적으로 제1납전극(12')에 전기적으로 접속된다.
유전층(15')은 제1콘덴서 전극(14')상에서 제1콘덴서 전극(14')과 제2납전극(13')사이의 칩(11')의 상부면(11a')으로 연장되어 있다. 또한, 제2콘덴서 전극(16')은 유전층(15')상에 형성되어 제2납전극(13')상에서 부분적으로 중첩된다. 그리하여, 제2콘덴서 전극(16')은 직접 제2납전극(13')에 전기적으로 접속된다.
제7도 및 제8도에 도시된 바와 같이, 보호 외피층(19)은 제1콘덴서 전극(14'), 유전층(15'), 제2콘덴서 전극(16'), 보조 전극(20'), 저항층(30), 제1납전극(12')의 일부 및 제2납전극(13')의 일부를 덮도록 형성되어 있다. 외피층(19')은 바람직하게는 예를 들어 유리로 만들 수 있다.
사용시, 상기 구조를 갖는 복합 콘덴서 장치는 회로판의 적합한 위치에 장착시켜 납땜으로 접합시킨다. 납땜 접합을 개선 및 촉진하기 위해서, 그 각 연장부(12a', 13,a')를 갖는 제1 및 제2납전극(12', 13')을 납땜에 우수한 친화성 및 부착성을 갖는 적합한 금속으로 도금할 수 있다.
작동시에는 유전층(15')으로 분리된 제1 및 제2콘덴서 전극(14', 16')사이에 전기적 하전이 유지될 수 있으며, 저항층(30)을 통해 하전이 일어난다. 또한, 유지된 전기적 하전은 저항층(30)을 통해 콘덴서로부터 방전될 수 있다. 저항층(30)의 저항은 콘덴서의 전기적 하전 및 방전율을 제어하기 위해 저항층(30)의 트리밍 홈(trimming groove)(30a)(제8도 참조)에 의해 조절될 수 있다.
제2실시예에 따르는 칩형 콘덴서는 다음과 같은 방법으로 제조할 수 있다.
우선, 제9도에 도시된 바와 같이, 제1스크린(21')을 사용하여 전기적으로 도전된 페이스트를 인쇄함으로써 절연체 칩(11')의 상부면(11a')상에 제1납전극(12') 및 제2납전극(13')을 동시에 형성시킨다.
그리고 나서, 제10도에 도시된 바와 같이, 제2스크린(22')을 사용하여 전기적으로 도전된 페이스트를 인쇄함으로써 칩(11')의 상부면(11a')에 제1콘덴서 전극(14') 및 보조 전극(20')을 동시에 형성시킨다.
그리고 나서, 제11도에 도시된 바와 같이, 제3스크린(23')을 사용하여 저항 물질 페이스트를 인쇄함으로써 칩(11')의 상부면(11a')에 저항층(30)을 형성시킨다.
그리고 나서, 제12도에 도시된 바와 같이, 제4스크린(24')을 사용하여 페이스트상 절연 또는 유전 물질을 인쇄함으로써 제1콘덴서 전극(14')상에 유전층(15')을 형성시킨다.
그리고, 제13도에 도시된 바와 같이, 제5스크린(25')을 사용하여 전기적으로 도전된 페이스트를 인쇄함으로써 유전층(15')위에 제2콘덴서 전극(16')을 형성시킨다.
그리고 나서, 제1 및 제2납전극(12', 13')에서 사용한 것과 동일한 전기적으로 도전된 페이스트를 사용하여 칩(11')의 각 측면(11c', 11d')상에 제1 및 제2납전극(12', 13')에 대한 연장부(12a', 13a')(제7도 참조)를 형성시킨다.
그리고 나서, 유리 페이스트를 도포함으로써 이미 형성된 전극(12', 13', 14' 및 16')위에 보호 외피층(19')(제7도 참조)을 형성 시킨다.
최종적으로, 그 각 연장부(12a', 13a')를 갖는 제1 및 제2납전극(12', 13')을 금속 도금한다.
상기 제2실시예에 따르면, 제1콘덴서 전극(14') 및 보조 전극(20')은 제10도에 도시된 바와 같이 제2스크린(22')을 사용하여 칩(11')의 상부면(11a')상에 동시에 형성시킨다. 그리하여, 제2스크린(22')이 미리 형성된 납전극(12', 13')에 대해 위치적으로 약간 일탈되어 있는 경우에도 제1콘덴서 전극(14')과 보조 전극(20')사이에는 소정 간격 D2이 확보된다. 결과적으로, 콘덴서 전극(14')과 보조 전극(20')사이에 연장되도록 칩(11')의 상부면(11a')에 순차적으로 형성된 저항층(30)은 항상 소정의 유효 길이를 갖도록 만들어질 수 있으므로, 저항층(30)의 저항 조절을 촉진한다.
제14 내지 제16도는 본 발명의 제3실시예에 따르는 칩형 후막 콘덴서를 도시한다. 이 실시예의 콘덴서는 제2실시예와 유사하나 다음과 같은 면에서 상이하다.
첫째, 제1납전극(12')은 제15도에 잘 도시된 바와 같이 칩(11')의 상부면(11a')에 연장되어 측면에서 공간적으로 떨어진 한쌍의 다리부(12b')를 갖도록 만들어져 있다.
둘째, 보조 전극(20)이 제1납전극(12')의 다리부(12b') 사이에 연장되어 형성되어 있다. 제15도 및 제16도에 도시된 바와 같이, 보조 전극(20)은 각 다리부(12b')상에서 양 말단부에서 중첩되어 제1납전극(12')에 전기적으로 접속되어 있는 반면, 저항층(30)은 제1납전극(12')의 각 다리부(12b') 사이의 중심에서 보조 전극(20)상에서 중첩된다.
제14도 내지 제17도에 도시된 제3실시예에 따르면, 보조 전극(20)은 제1납전극(12')의 각 다리부(12b') 사이에 연장되도록 만들어져 있기 때문에, 저항층(30)이 제1납전극(12')쪽으로 위치가 일탈되어 있더라도 저항층(30)은 보조 전극(20)상에서만 부분적으로 중첩된다. 그리하여, 저항층(30)형성시 제3스크린(23')(제11도)의 위치 일탈로 인하여 저항층(30)의 위치가 제1납전극(12')쪽으로 일탈되는 경우에는 제2실시예(제7도 및 제8도)에서 발생할 수 있는 삼중층부의 형성을 방지할 수 있다.
제17도는 본 발명의 제4실시예에 따르는 칩형 후막 콘덴서를 도시한 것이다. 이 실시예의 콘덴서는 제3실시예(제14도 내지 제16도)의 것과 유사하지만 제1납전극(12')이 칩(11')의 하나의 세로변 쪽으로 측면으로 나란히 놓인 단일 다리부(12c')를 갖도록 만들어져 있다는 점만이 상이하다.
상기 본 발명의 바람직한 실시예로부터 동일하게 여러가지로 변화시킬 수 있다는 것이 명백하다. 예를 들어, 각각의 납 전극이 와이어 결합에 의해 회로판의 적합한 부위에 전기적으로 접속되는 경우에는 제1 및 제2납전극(12, 12', 13, 13')에 대한 연장부(12a, 12a', 13a, 13a')를 생략할 수도 있다. 이러한 변형은 본 발명의 정신 및 범위를 벗어나지 않는 것으로 간주되며, 이러한 모든 변형은 하기 특허청구 범위안에 포함되는 것임이 당업자에게 자명한 것이다.

Claims (8)

  1. 기판으로 제공되며 상부면을 갖는 절연체 칩; 칩의 상부면 위에 형성된 제1납전극; 칩의 상부면 위에 형성되고 제1납 전극으로부터 공간적으로 떨어진 제2납전극; 칩의 상부면 상에 형성되고, 제1납 전극에는 전기적으로 접속되지만 제2납전극에는 전기적으로 절연된 제1콘덴서 전극; 제1콘덴서 전극 상에 형성된 도전층; 도전층상에 형성되고, 제2납전극에는 전기적으로 접속되지만 제1납전극에는 전기적으로 절연된 제2콘덴서 전극; 및 제1 및 제2납전극 중의 하나와 전기적으로 도전되어 칩의 상부면 위에 형성되고, 제1콘덴서 전극으로부터 소정 거리 만큼 공간적으로 떨어진 보조 전극으로 이루어짐을 특징으로 하는 칩형 후막 콘덴서.
  2. 제1항에 있어서, 보조 전극이 제2납전극 및 제2콘덴서 전극과 전기적으로 도전되어 있음을 특징으로 하는 콘덴서.
  3. 제1항에 있어서, 보조 전극이 제1납전극과 전기적으로 도전되어 있고, 제1콘덴서 전극이 제1콘덴서 전극 및 보조 전극 사이의 칩의 상부면상에 형성된 저항층을 통해 보조 전극에 전기적으로 접속됨을 특징으로 하는 콘덴서.
  4. 제3항에 있어서, 제1납전극이 한쌍의 측면으로 공간을 갖는 한쌍의 다리부를 가지며, 보조 전극이 제1납전극의 다리부 사이로 연장되며, 저항층이 제1납전극의 다리부 사이의 보조 전극상에서 부분적으로 중첩됨으로 특징으로 하는 콘덴서.
  5. 제3항에 있어서, 제1납전극이 칩의 하나의 세로변 쪽으로 부터 측면으로 나란히 놓인 다리부를 가지며, 보조 전극이 제1납전극의 다리부상에서 부분적으로 중첩되고, 저항층은 제1납전극의 다리부로부터 측면으로 공간적으로 떨어진 위치에서 보조 전극 상에서 부분적으로 중첩됨을 특징으로 하는 콘덴서.
  6. 제1항에 있어서, 제1 및 제2납전극 각각이 칩의 측면상으로 연장된 연장부를 가짐을 특징으로 하는 콘덴서.
  7. 절연체 칩의 상부면상에 서로 공간적으로 떨어진 제1납전극 및 제2납전극을 동시에 형성시키는 단계; 칩의 상부면상에 제1납전극에 전기적으로 접속된 제1콘덴서 전극 및 제2납전극에는 전기적으로 접속되거나 제1콘덴서 전극과는 공간적으로 소정 거리 만큼 떨어진 보조 전극을 동시에 형성시키는 단계; 제1콘덴서 전극상에 유전층을 형성시키는 단계; 유전층상에 보조 전극에 전기적으로 접속된 제2콘덴서 전극을 형성시키는 단계로 이루어짐을 특징으로 하여 칩형 후막 콘덴서를 제조하는 방법.
  8. 절연체 칩의 상부면상에 서로 공간적으로 떨어진 제1납전극 및 제2납전극을 동시에 형성시키는 단계; 칩의 상부면상에 제1 및 제2납전극 모두와 공간적으로 떨어진 제1콘덴서 전극 및 제1납전극에는 전기적으로 접속되나 제1콘덴서 전극과는 공간적으로 소정 거리 만큼 떨어진 보조 전극을 동시에 형성시키는 단계; 저항층을 칩의 상부면상에서 제1콘덴서 전극과 보조 전극 사이에 연장되도록 형성시키는 단계; 제1콘덴서 전극상에 유전층을 형성시키는 단계; 유전층상에 제2납전극에 전기적으로 접속된 제2콘덴서 전극을 형성시키는 단계로 이루어짐을 특징으로 하여, 후막 레지스터와 결합된 칩형 후막 콘덴서를 제조하는 방법.
KR1019960702104A 1994-08-26 1995-08-23 칩형 후막 콘덴서 및 그의 제조 방법 KR100206621B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6201670A JPH0864475A (ja) 1994-08-26 1994-08-26 厚膜抵抗と厚膜コンデンサとの複合素子の製造方法
JP201670/94 1994-08-26
JP6201669A JPH0864472A (ja) 1994-08-26 1994-08-26 チップ型厚膜コンデンサの製造方法
JP201669/94 1994-08-26
PCT/JP1995/001664 WO1996007188A1 (en) 1994-08-26 1995-08-23 Chip type thick film capacitor and method of making the same

Publications (1)

Publication Number Publication Date
KR100206621B1 true KR100206621B1 (ko) 1999-07-01

Family

ID=26512921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960702104A KR100206621B1 (ko) 1994-08-26 1995-08-23 칩형 후막 콘덴서 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US5691877A (ko)
KR (1) KR100206621B1 (ko)
CN (1) CN1046817C (ko)
WO (1) WO1996007188A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261547A (ja) * 1997-03-19 1998-09-29 Rohm Co Ltd 面実装型複合素子の構造及びその製造方法
US7133275B2 (en) * 2004-02-06 2006-11-07 Avx Corporation Integrated capacitor assembly
JP2006324591A (ja) * 2005-05-20 2006-11-30 Nisshinbo Ind Inc 電気二重層キャパシタ、その制御方法及びこれを用いた蓄電システム並びに二次電池
JP6097540B2 (ja) * 2012-01-17 2017-03-15 ローム株式会社 チップコンデンサおよびその製造方法
JP7150571B2 (ja) * 2018-11-13 2022-10-11 ローム株式会社 チップコンデンサおよびチップコンデンサの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3490055A (en) * 1967-01-16 1970-01-13 Microtek Electronics Inc Circuit structure with capacitor
DE2114289C3 (de) * 1971-03-24 1982-03-11 Siemens AG, 1000 Berlin und 8000 München In Schichttechnik hergestellter elektrischer Kondensator
BE791039A (fr) * 1971-11-08 1973-05-07 Lewis Security Syst Ltd Systemes de securite
GB1424980A (en) * 1973-06-20 1976-02-11 Siemens Ag Thin-film electrical circuits
US4410867A (en) * 1978-12-28 1983-10-18 Western Electric Company, Inc. Alpha tantalum thin film circuit device
US5420553A (en) * 1991-01-16 1995-05-30 Murata Manufacturing Co., Ltd. Noise filter
JP2626328B2 (ja) * 1991-08-08 1997-07-02 松下電器産業株式会社 チップ複合機能素子

Also Published As

Publication number Publication date
US5691877A (en) 1997-11-25
CN1046817C (zh) 1999-11-24
WO1996007188A1 (en) 1996-03-07
CN1134759A (zh) 1996-10-30

Similar Documents

Publication Publication Date Title
US5384434A (en) Multilayer ceramic circuit board
US5093774A (en) Two-terminal series-connected network
KR100274210B1 (ko) 어레이형 다중 칩 부품
US4984130A (en) Passive electric component
EP0232868A2 (en) Fused solid electrolytic capacitor
KR100206621B1 (ko) 칩형 후막 콘덴서 및 그의 제조 방법
JPH1140459A (ja) 複合電子部品
JPH10261547A (ja) 面実装型複合素子の構造及びその製造方法
JPH02128414A (ja) 積層コンデンサ
JPH0737757A (ja) コンデンサアレイ
US5898563A (en) Chip composite electronic component with improved moisture resistance and method of manufacturing the same
JP2528326B2 (ja) 回路基板に対するコンデンサの取付方法
JPS6322665Y2 (ko)
JPH0312446B2 (ko)
JPH10233485A (ja) 複合チップ部品
JPH0546258Y2 (ko)
JPH06209168A (ja) セラミック多層基板
JPH0236265Y2 (ko)
JPS6339928Y2 (ko)
JPH039311Y2 (ko)
JPH10214722A (ja) チップ部品
JPH0410709Y2 (ko)
JPS6233305Y2 (ko)
JPH11144903A (ja) チップ電子部品
JPH0142333Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
FPAY Annual fee payment

Payment date: 20100323

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee