JPH0632643Y2 - チツプ形ネツトワーク抵抗器 - Google Patents
チツプ形ネツトワーク抵抗器Info
- Publication number
- JPH0632643Y2 JPH0632643Y2 JP1990070354U JP7035490U JPH0632643Y2 JP H0632643 Y2 JPH0632643 Y2 JP H0632643Y2 JP 1990070354 U JP1990070354 U JP 1990070354U JP 7035490 U JP7035490 U JP 7035490U JP H0632643 Y2 JPH0632643 Y2 JP H0632643Y2
- Authority
- JP
- Japan
- Prior art keywords
- common electrode
- type network
- chip
- network resistor
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C13/00—Resistors not provided for elsewhere
- H01C13/02—Structural combinations of resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Adjustable Resistors (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、高密度実装に好適なチツプ形ネツトワーク抵
抗器に関する。
抗器に関する。
近年、単品のチツプ抵抗器を並べて実装する代わりに、
第３図に示す如きチツプ形ネツトワーク抵抗器が用いら
れるようになつている。
第３図に示す如きチツプ形ネツトワーク抵抗器が用いら
れるようになつている。
同図において、セラミツク製の絶縁基板１の両側面には
片側４個所、計８個所に銀ペースト（もしくは銀・パラ
ジウムペースト）を印刷して個別電極２が形成されてお
り、絶縁基板１上で対をなす個別電極２，２間を連結す
る位置にはそれぞれ抵抗層３が印刷・形成されている。
これらの抵抗層３は、ガラス材等で一次コーテイングし
た後、レーザトリミング等の手段でトリミング溝（図示
せず）を形成することにより抵抗値調整がなされ、トリ
ミング処理後に、二次コーテイングとしてガラス材等か
らなるオーバーコート層４にて被覆される。そして、オ
ーバーコート層４を形成した後、各個別電極２に対し、
銀くわれを防止するためのニツケルメツキ処理と、はん
だ濡れ性を確保するためのはんだメツキ処理とが順次施
されるが、このメツキ工程時に、オーバーコート層４に
て覆われている抵抗層３にはメツキ材が付着しないの
で、設定抵抗値が変化する虞れはなく、耐湿特性も良好
に保たれるようになつている。
片側４個所、計８個所に銀ペースト（もしくは銀・パラ
ジウムペースト）を印刷して個別電極２が形成されてお
り、絶縁基板１上で対をなす個別電極２，２間を連結す
る位置にはそれぞれ抵抗層３が印刷・形成されている。
これらの抵抗層３は、ガラス材等で一次コーテイングし
た後、レーザトリミング等の手段でトリミング溝（図示
せず）を形成することにより抵抗値調整がなされ、トリ
ミング処理後に、二次コーテイングとしてガラス材等か
らなるオーバーコート層４にて被覆される。そして、オ
ーバーコート層４を形成した後、各個別電極２に対し、
銀くわれを防止するためのニツケルメツキ処理と、はん
だ濡れ性を確保するためのはんだメツキ処理とが順次施
されるが、このメツキ工程時に、オーバーコート層４に
て覆われている抵抗層３にはメツキ材が付着しないの
で、設定抵抗値が変化する虞れはなく、耐湿特性も良好
に保たれるようになつている。
このようなチツプ形ネツトワーク抵抗器を用いると、１
個を実装するだけで単品のチツプ抵抗器を複数個実装し
たことになるので作業性が著しく向上し、また、絶縁基
板１上で隣接する抵抗層３どうしの間隔を小さく設定す
れば、パターン間のピツチが狭い高密度なプリント配線
板にも実装可能となる。
個を実装するだけで単品のチツプ抵抗器を複数個実装し
たことになるので作業性が著しく向上し、また、絶縁基
板１上で隣接する抵抗層３どうしの間隔を小さく設定す
れば、パターン間のピツチが狭い高密度なプリント配線
板にも実装可能となる。
ところで、昨今は、プリント配線板はますます高密度化
されていて、パターン間のピツチを極めて狭く設定した
ものが普及してきており、上述したタイプのチツプ形ネ
ツトワーク抵抗器では対応しきれない場合がある。そこ
で、より高密度な実装を可能にするため、第４図に示す
如く、絶縁基板１上を横切つて延びるコモン電極５と各
個別電極２との間に介設する複数の抵抗層３を、コモン
電極５の両側に千鳥状に配置し、これらの抵抗層３を一
括してオーバーコート層４にて被覆するチツプ形ネツト
ワーク抵抗器が考えられるが、このものは、コモン電極
５のインピーダンスがやや大きく、ノイズの影響を受け
やすいという不具合があつた。
されていて、パターン間のピツチを極めて狭く設定した
ものが普及してきており、上述したタイプのチツプ形ネ
ツトワーク抵抗器では対応しきれない場合がある。そこ
で、より高密度な実装を可能にするため、第４図に示す
如く、絶縁基板１上を横切つて延びるコモン電極５と各
個別電極２との間に介設する複数の抵抗層３を、コモン
電極５の両側に千鳥状に配置し、これらの抵抗層３を一
括してオーバーコート層４にて被覆するチツプ形ネツト
ワーク抵抗器が考えられるが、このものは、コモン電極
５のインピーダンスがやや大きく、ノイズの影響を受け
やすいという不具合があつた。
したがつて本考案の目的とするところは、高密度実装に
対応でき、かつノイズの影響を受けにくいチツプ形ネツ
トワーク抵抗器を提供することにある。
対応でき、かつノイズの影響を受けにくいチツプ形ネツ
トワーク抵抗器を提供することにある。
〔課題を解決するための手段」 上記した本考案の目的は、絶縁基板上を横切つて延設し
たコモン電極と、このコモン電極を挟む上記絶縁基板の
両側部に配設した複数の個別電極との間に、それぞれ抵
抗層を介設し、これらの抵抗層を被覆して上記コモン電
極を露出させる位置にオーバーコート層を設けるととも
に、上記コモン電極および各個別電極メツキ処理を施す
ことによつて達成される。
たコモン電極と、このコモン電極を挟む上記絶縁基板の
両側部に配設した複数の個別電極との間に、それぞれ抵
抗層を介設し、これらの抵抗層を被覆して上記コモン電
極を露出させる位置にオーバーコート層を設けるととも
に、上記コモン電極および各個別電極メツキ処理を施す
ことによつて達成される。
本考案者らは、コモン電極がオーバーコート層で覆われ
ているメツキ処理が施せず、それがコモン電極のインピ
ーダンスを大きくしている要因であると判断した。すな
わち、上記手段によれば、コモン電極に対しメツキ処理
が施せるので、インピーダンスを小さくすることができ
る。
ているメツキ処理が施せず、それがコモン電極のインピ
ーダンスを大きくしている要因であると判断した。すな
わち、上記手段によれば、コモン電極に対しメツキ処理
が施せるので、インピーダンスを小さくすることができ
る。
以下、本考案の一実施例を第１図および第２図に基づい
て説明する。
て説明する。
第１図は本実施例に係るチツプ形ネツトワーク抵抗器の
平面図、第２図はその斜視図であつて、第３，４図と対
応する部分には同一符号が付してある。
平面図、第２図はその斜視図であつて、第３，４図と対
応する部分には同一符号が付してある。
第１，２図において、セラミツク製の絶縁基板１上を横
切つて長手方向に延びるコモン電極５と、このコモン電
極５を挟む絶縁基板１の両側部に配設した複数の個別電
極２は、いずれも、銀ペースト（もしくは銀・パラジウ
ムペースト）を印刷して形成したものであり、コモン電
極５と各個別電極２間にそれぞれ介設した複数の抵抗層
３は、ガラス材等で一次コーテイングした後、レーザト
リミング等の手法でトリミング溝（図示せず）を形成す
ることにより抵抗値調整がなされている。そして、トリ
ミング処理後に、コモン電極５の両側にそれぞれ、二次
コーテイングとしてガラス材等からなるオーバーコート
層４を印刷して各抵抗層３を被覆し、これらのオーバー
コート層４に覆われないコモン電極５および各個別電極
２に対しては、ニツケルメツキ処理とはんだメツキ処理
とが順次施してある。
切つて長手方向に延びるコモン電極５と、このコモン電
極５を挟む絶縁基板１の両側部に配設した複数の個別電
極２は、いずれも、銀ペースト（もしくは銀・パラジウ
ムペースト）を印刷して形成したものであり、コモン電
極５と各個別電極２間にそれぞれ介設した複数の抵抗層
３は、ガラス材等で一次コーテイングした後、レーザト
リミング等の手法でトリミング溝（図示せず）を形成す
ることにより抵抗値調整がなされている。そして、トリ
ミング処理後に、コモン電極５の両側にそれぞれ、二次
コーテイングとしてガラス材等からなるオーバーコート
層４を印刷して各抵抗層３を被覆し、これらのオーバー
コート層４に覆われないコモン電極５および各個別電極
２に対しては、ニツケルメツキ処理とはんだメツキ処理
とが順次施してある。
すなわち、かかるチツプ形ネツトワーク抵抗器は、オー
バーコート層４に覆われている抵抗層３にメツキ材が付
着しないので設定抵抗値を安定に保つことができ、ま
た、コモン電極５および各個別電極２をメツキ処理する
ことで銀くわれが防止され、はんだ濡れ性も確保されて
いる。
バーコート層４に覆われている抵抗層３にメツキ材が付
着しないので設定抵抗値を安定に保つことができ、ま
た、コモン電極５および各個別電極２をメツキ処理する
ことで銀くわれが防止され、はんだ濡れ性も確保されて
いる。
上記実施例にあつては、複数の抵抗層３および個別電極
２がコモン電極５の両側に千鳥状に配置してあるので、
プリント配線板のパターン間のピツチが極めて狭い場合
にも対応させることができ、高密度実装に好適な抵抗器
となつている。
２がコモン電極５の両側に千鳥状に配置してあるので、
プリント配線板のパターン間のピツチが極めて狭い場合
にも対応させることができ、高密度実装に好適な抵抗器
となつている。
また、上記実施例にあつては、コモン電極５に対しても
メツキ処理が施してあるので、コモン電極５のインピー
ダンスを小さくすることができ、ノイズの影響を受けに
くい抵抗器となつている。
メツキ処理が施してあるので、コモン電極５のインピー
ダンスを小さくすることができ、ノイズの影響を受けに
くい抵抗器となつている。
以上説明したように、本考案によれば、絶縁基板上を横
切つて延設したコモン電極の両側に複数の抵抗層が配置
されるので、パターン間のピツチが極めて狭い場合にも
対応させることができるとともに、抵抗層を被覆してコ
モン電極を露出させる位置にオーバーコート層を設ける
ので、コモン電極に対しメツキ処理を施すことができて
インピーダンスを低く抑えることができ、よつて高密度
実装に好適でノイズの影響を受けにくい優れたチツプ形
ネツトワーク抵抗器を提供することができる。
切つて延設したコモン電極の両側に複数の抵抗層が配置
されるので、パターン間のピツチが極めて狭い場合にも
対応させることができるとともに、抵抗層を被覆してコ
モン電極を露出させる位置にオーバーコート層を設ける
ので、コモン電極に対しメツキ処理を施すことができて
インピーダンスを低く抑えることができ、よつて高密度
実装に好適でノイズの影響を受けにくい優れたチツプ形
ネツトワーク抵抗器を提供することができる。
第１図は本考案の一実施例に係るチツプ形ネツトワーク
抵抗器の平面図、第２図はその斜視図、第３図は従来例
に係るチツプ形ネツトワーク抵抗器の平面図、第４図は
高密度実装に対応させるため提案されたチツプ形ネツト
ワーク抵抗器の平面図である。 １……絶縁基板、２……個別電極、３……抵抗層、４…
…オーバーコート層、５……コモン電極。
抵抗器の平面図、第２図はその斜視図、第３図は従来例
に係るチツプ形ネツトワーク抵抗器の平面図、第４図は
高密度実装に対応させるため提案されたチツプ形ネツト
ワーク抵抗器の平面図である。 １……絶縁基板、２……個別電極、３……抵抗層、４…
…オーバーコート層、５……コモン電極。
Claims (1)
- 【請求項１】絶縁基板上を横切つて延設したコモン電極
と、このコモン電極を挟む上記絶縁基板の両側部に配設
した複数の個別電極との間に、それぞれ抵抗層を介設
し、これらの抵抗層を被覆して上記コモン電極を露出さ
せる位置にオーバーコート層を設けるとともに、上記コ
モン電極および各個別電極にメツキ処理を施したことを
特徴とするチツプ形ネツトワーク抵抗器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990070354U JPH0632643Y2 (ja) | 1990-07-03 | 1990-07-03 | チツプ形ネツトワーク抵抗器 |
| US07/718,131 US5285184A (en) | 1990-07-03 | 1991-06-20 | Chip-type network resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990070354U JPH0632643Y2 (ja) | 1990-07-03 | 1990-07-03 | チツプ形ネツトワーク抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0428401U JPH0428401U (ja) | 1992-03-06 |
| JPH0632643Y2 true JPH0632643Y2 (ja) | 1994-08-24 |
Family
ID=13429018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990070354U Expired - Lifetime JPH0632643Y2 (ja) | 1990-07-03 | 1990-07-03 | チツプ形ネツトワーク抵抗器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5285184A (ja) |
| JP (1) | JPH0632643Y2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3358070B2 (ja) * | 1993-11-17 | 2002-12-16 | ローム株式会社 | チップ抵抗器およびその抵抗値調整方法 |
| JP2666046B2 (ja) * | 1995-01-06 | 1997-10-22 | ローム株式会社 | チップ型複合電子部品 |
| US5545850A (en) * | 1995-01-13 | 1996-08-13 | Olin Corporation | Guard ring for integrated circuit package |
| US5929746A (en) * | 1995-10-13 | 1999-07-27 | International Resistive Company, Inc. | Surface mounted thin film voltage divider |
| AU2002239048A1 (en) * | 2002-03-25 | 2003-10-08 | K-Tech Devices Corp. | Surface mounting chip network component |
| US6577225B1 (en) | 2002-04-30 | 2003-06-10 | Cts Corporation | Array resistor network |
| JP4508737B2 (ja) * | 2004-03-24 | 2010-07-21 | コーア株式会社 | ネットワーク抵抗器 |
| TWI285068B (en) * | 2006-03-24 | 2007-08-01 | Ind Tech Res Inst | An adjustable resistor embedded in a multi-layer substrate and method for forming the same |
| US8175671B2 (en) * | 2006-09-22 | 2012-05-08 | Nellcor Puritan Bennett Llc | Medical sensor for reducing signal artifacts and technique for using the same |
| CN104637637A (zh) * | 2009-09-04 | 2015-05-20 | 三星电机株式会社 | 阵列式片状电阻器 |
| CN102013297B (zh) * | 2009-09-04 | 2013-08-28 | 三星电机株式会社 | 阵列式片状电阻器 |
| KR101638562B1 (ko) * | 2010-02-26 | 2016-07-11 | 삼성전자주식회사 | 반도체 저항 요소, 상기 반도체 저항 요소를 포함하는 반도체 모듈, 및 상기 반도체 모듈을 포함하는 프로세서 베이스드 시스템 |
| JP2013153129A (ja) * | 2011-09-29 | 2013-08-08 | Rohm Co Ltd | チップ抵抗器および抵抗回路網を有する電子機器 |
| CN104078173A (zh) * | 2013-03-29 | 2014-10-01 | 三星电机株式会社 | 片式电阻器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3745508A (en) * | 1972-05-25 | 1973-07-10 | Bourns Inc | Selectable fixed impedance device |
| US3964087A (en) * | 1975-05-15 | 1976-06-15 | Interdyne Company | Resistor network for integrated circuit |
-
1990
- 1990-07-03 JP JP1990070354U patent/JPH0632643Y2/ja not_active Expired - Lifetime
-
1991
- 1991-06-20 US US07/718,131 patent/US5285184A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0428401U (ja) | 1992-03-06 |
| US5285184A (en) | 1994-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0632643Y2 (ja) | チツプ形ネツトワーク抵抗器 | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JPH023317B2 (ja) | ||
| JPH07106729A (ja) | 厚膜回路部品の製造方法 | |
| JPH04129201A (ja) | チップ抵抗器 | |
| JP3561635B2 (ja) | ネットワーク抵抗器とその製造方法 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH066031A (ja) | プリント配線板の製造方法 | |
| JP2503052B2 (ja) | プリント基板 | |
| JPH0770365B2 (ja) | チップ型電子部品 | |
| JPH0653003A (ja) | チップ抵抗器 | |
| JPS6027101A (ja) | 多連チツプ抵抗器 | |
| JPH0287588A (ja) | 厚膜配線基板の抵抗体形成方法 | |
| JPH0325362Y2 (ja) | ||
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JPH0445263Y2 (ja) | ||
| JPS59175705A (ja) | 厚膜抵抗体の製造方法 | |
| JPH05267818A (ja) | 回路パターンの形成方法 | |
| JPS5932120A (ja) | 複合回路素子およびその製造方法 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPH04148503A (ja) | 角形チップ抵抗器 | |
| JPS63141387A (ja) | 厚膜回路基板の製造方法 | |
| JPS59951A (ja) | チツプキヤリア搭載基板の２層配線構造 | |
| JPH09251908A (ja) | チップネットワーク抵抗器 | |
| JPS60208887A (ja) | 厚膜多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |