JPS5932120A - 複合回路素子およびその製造方法 - Google Patents
複合回路素子およびその製造方法Info
- Publication number
- JPS5932120A JPS5932120A JP57141809A JP14180982A JPS5932120A JP S5932120 A JPS5932120 A JP S5932120A JP 57141809 A JP57141809 A JP 57141809A JP 14180982 A JP14180982 A JP 14180982A JP S5932120 A JPS5932120 A JP S5932120A
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- molded body
- parallel
- synthetic resin
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複合回路素子およびその製造方法に係り、例え
ばレジスタネットワークなどの形成に用いられる複数の
抵抗、コンデンサなどの回路素子片を組込んだものに関
する。
ばレジスタネットワークなどの形成に用いられる複数の
抵抗、コンデンサなどの回路素子片を組込んだものに関
する。
従来のこの種レジスタネットワークなどの回路形成に用
、いられるネツ合回路素子はセラミック基板の前面ζ（
素子被膜例えば抵抗被膜を並列に形成し、この各１１℃
抗被膜の両端に接続した電極被膜に導線を半田接続１７
、全体を絶縁被膜で覆った構成が採られている。
、いられるネツ合回路素子はセラミック基板の前面ζ（
素子被膜例えば抵抗被膜を並列に形成し、この各１１℃
抗被膜の両端に接続した電極被膜に導線を半田接続１７
、全体を絶縁被膜で覆った構成が採られている。
従来のこの複合回路ソ〈子では基板の前面に抵抗などの
回路素子部を並列に印刷ｔ「どによって形ｈ！したため
、複数の回路素子部を高密度に形成すること？ｉ″−で
きず、また耐湿特性も低く、さらに複数の各回路素子部
が異なる場合例えば異なる抵抗値の抵抗被膜を形成する
場合には複数回印刷の版を変えて被膜の印刷なしなくて
はならず、製造工数が多く、作業が煩雑で、高価となる
欠点を有している。
回路素子部を並列に印刷ｔ「どによって形ｈ！したため
、複数の回路素子部を高密度に形成すること？ｉ″−で
きず、また耐湿特性も低く、さらに複数の各回路素子部
が異なる場合例えば異なる抵抗値の抵抗被膜を形成する
場合には複数回印刷の版を変えて被膜の印刷なしなくて
はならず、製造工数が多く、作業が煩雑で、高価となる
欠点を有している。
本発明は上記欠点に鑑みなされたもので、各回路素子部
を高密度に形成でき、耐湿特性を向−ヒでき、またれｉ
類の髭ノｆる回路素子部の形成も作業性よくでき、安価
に９１ｆられる複合回路素子を提供するものである。
を高密度に形成でき、耐湿特性を向−ヒでき、またれｉ
類の髭ノｆる回路素子部の形成も作業性よくでき、安価
に９１ｆられる複合回路素子を提供するものである。
本発明は電極部を有する模数の回路素子片を合成樹脂成
形体に埋込匁固定し、この成形休店１−面に、各回路素
子片の回路素子部の露出された電イイｉ部に接続した配
線路を形成するとともに導線を接続してなるものである
。
形体に埋込匁固定し、この成形休店１−面に、各回路素
子片の回路素子部の露出された電イイｉ部に接続した配
線路を形成するとともに導線を接続してなるものである
。
また本発明は複数の回路素子部およびこの回路素子部に
接続した電極部を有する複数の基板を並列に合成イθ１
脂に埋込ス・、成形し、この成形された合成樹脂を切断
し、この切断した成形体の端面妊各基板の切断によって
形成された回路素子片の露出された電極部に接続した配
線路を形成するととも処導線を接続ｌ−てなるものであ
る。
接続した電極部を有する複数の基板を並列に合成イθ１
脂に埋込ス・、成形し、この成形された合成樹脂を切断
し、この切断した成形体の端面妊各基板の切断によって
形成された回路素子片の露出された電極部に接続した配
線路を形成するととも処導線を接続ｌ−てなるものであ
る。
本発明の一実施例の構成を図面′Ａ１７図、３・８図に
ついて説明する。
ついて説明する。
１１）は合成樹脂成形体で、複数の回路素子片（２）を
一体に埋込み固定している。この回路素子片（２）は素
子形成面（３）が互いに平行となるように並列に埋込み
固定され、この各回路素子片（２）のｆｆｌ！ｌ Ｄ部
は前記成形体１１）の端面に露出されている。そしてこ
の各回路素子片（２）の素子形成面（３）に接続形成し
た電極部も成形体（１）の端面に露出されている。さら
にこの回路素子片（２）の成形体１１）の端面に露出し
た電極部は成形体（１）の端面に形成した配線路（５）
に接続。
一体に埋込み固定している。この回路素子片（２）は素
子形成面（３）が互いに平行となるように並列に埋込み
固定され、この各回路素子片（２）のｆｆｌ！ｌ Ｄ部
は前記成形体１１）の端面に露出されている。そしてこ
の各回路素子片（２）の素子形成面（３）に接続形成し
た電極部も成形体（１）の端面に露出されている。さら
にこの回路素子片（２）の成形体１１）の端面に露出し
た電極部は成形体（１）の端面に形成した配線路（５）
に接続。
され、各回路素子片（２１の配線路（５）ＶＣ′、導線
（６）ｈ−それぞれ接続されている。この導線（６）な
接続した成形体［１１は絶縁被膜（７）で被膜されてい
る。
（６）ｈ−それぞれ接続されている。この導線（６）な
接続した成形体［１１は絶縁被膜（７）で被膜されてい
る。
次にこの回路素子片（２）の製造方法姉ついて説明する
。
。
細長板状のセラミック回路素子基板（１０）の回路素子
形成面［３１Ｋ１１図に示すように長手方向に間隔をお
いて回路素子部０υ例えば抵抗被膜を印刷ｌ、ｃどの適
宜の手段で形成する。この回路素子部（１１）の両端は
、予め回路素子形成面（３）に長手方向の両ｉ １ｃ沿
って間隔をおいて蒸着など適宜の手段で形成【−だ電極
部（ＩＺＫ接続されている。次いで回路素子部αυをト
リミングによって抵抗調整などの調整を行次いで１’
２図に示すように複数の基板０１を回路素子形成面（３
）を平行にしてぷ１セ設する。この各基板ｆｌＯ）は周
示しないスペーサにて所定間隔を本って並設し或いは直
接に当接並設してもよく、基板（Ｉυの両面を回路素子
部（ｌ］）を形成した場合には間隔をあけて並設する。
形成面［３１Ｋ１１図に示すように長手方向に間隔をお
いて回路素子部０υ例えば抵抗被膜を印刷ｌ、ｃどの適
宜の手段で形成する。この回路素子部（１１）の両端は
、予め回路素子形成面（３）に長手方向の両ｉ １ｃ沿
って間隔をおいて蒸着など適宜の手段で形成【−だ電極
部（ＩＺＫ接続されている。次いで回路素子部αυをト
リミングによって抵抗調整などの調整を行次いで１’
２図に示すように複数の基板０１を回路素子形成面（３
）を平行にしてぷ１セ設する。この各基板ｆｌＯ）は周
示しないスペーサにて所定間隔を本って並設し或いは直
接に当接並設してもよく、基板（Ｉυの両面を回路素子
部（ｌ］）を形成した場合には間隔をあけて並設する。
そしてこの並設された各基板（１０１の回路素子部（ｌ
υは複合回路素子の徨鵠に応じて同一またはＡ゛〜種の
ものな選択ｌ−て並設する。
υは複合回路素子の徨鵠に応じて同一またはＡ゛〜種の
ものな選択ｌ−て並設する。
次いで第３図に示すように並設した基板００を合成４ｆ
ｔｌ脂にて埋込み成形し各基板（口ηを合成樹脂成形体
（１）にて一体化する。
ｔｌ脂にて埋込み成形し各基板（口ηを合成樹脂成形体
（１）にて一体化する。
次いでＡ・４図に示すように合成樹脂成形体ｉｌｌを各
基板０１の回路素子部０］）間の位置で基板ａ０ととも
に各基板０υと直交方向に切断し、３１５図に示すよう
に切断された合成樹脂成形体１１）の＊ｉ、を面に基板
θ０）の切断によって成形された各回路素子片（２）の
縁部ｈ１露出され、ｆｆ１７極部（１３）も端面に露出
される。
基板０１の回路素子部０］）間の位置で基板ａ０ととも
に各基板０υと直交方向に切断し、３１５図に示すよう
に切断された合成樹脂成形体１１）の＊ｉ、を面に基板
θ０）の切断によって成形された各回路素子片（２）の
縁部ｈ１露出され、ｆｆ１７極部（１３）も端面に露出
される。
次いで第６図に示すように合成樹脂成形体（１）の各回
路素子片（２）の縁部が露出された昂１面に印刷または
エンジング法など適宜の手段で配線路（５）を形成し、
この配り！路（５）で電極部ＯＪを複合回路素子の種類
に応じて接続する。
路素子片（２）の縁部が露出された昂１面に印刷または
エンジング法など適宜の手段で配線路（５）を形成し、
この配り！路（５）で電極部ＯＪを複合回路素子の種類
に応じて接続する。
次いでず７図に示すように配線路（５）ＶＣ導線（６）
を半日１などで接続し、導線（６）を並列に同一方向廻
突設される。
を半日１などで接続し、導線（６）を並列に同一方向廻
突設される。
次いで１８図に示すように成形体１１）の表面を合成樹
脂などの絶縁被膜ｃ力で被覆することＫより複合回路素
子（８）が完成する。
脂などの絶縁被膜ｃ力で被覆することＫより複合回路素
子（８）が完成する。
１、ｃお前述の合成樹脂成形体１１）と基板（１（６と
を切断した状態で？Ｇ ｍ （ＩＩの縁部が露出した成
形体１１）の端面なエツジングなどの手段で基板（１１
の側端部を３ｒ９図に示すように露出させ、↑こイ全部
（ＩＪと配線路（５）との接続を確実にする。
を切断した状態で？Ｇ ｍ （ＩＩの縁部が露出した成
形体１１）の端面なエツジングなどの手段で基板（１１
の側端部を３ｒ９図に示すように露出させ、↑こイ全部
（ＩＪと配線路（５）との接続を確実にする。
またぢ１１０図に示すように複数の回路素子片（２）を
並列に配設した一つの回路素子片群（９）Ｋ限られず５
複数の回路素子片群（９）を成形体（１）Ｋて一体に狸
込み固定してもよい。また回路素子片（２）の両面を回
路素子形成面（３）としてより高密度圧回路素子部（（
１）を設けろことができる。
並列に配設した一つの回路素子片群（９）Ｋ限られず５
複数の回路素子片群（９）を成形体（１）Ｋて一体に狸
込み固定してもよい。また回路素子片（２）の両面を回
路素子形成面（３）としてより高密度圧回路素子部（（
１）を設けろことができる。
さらに回路素子片（２）は抵抗に限らす３・１１図に示
すようにセラミックコンデンザにも適用でき、この（１
ム成ではＪｉｌｌ長セラミックコンデンサ基板（］−０
Ａ）の回路素子形成面（３）の長手方向に沿った両縁Ｃ
（連続して電極部ａ：１を形成し、前記実施例で示すよ
うに成形体＋１１に基板（ｌＯＡ）を並列に埋込み固定
して切断して回路素子片とする。
すようにセラミックコンデンザにも適用でき、この（１
ム成ではＪｉｌｌ長セラミックコンデンサ基板（］−０
Ａ）の回路素子形成面（３）の長手方向に沿った両縁Ｃ
（連続して電極部ａ：１を形成し、前記実施例で示すよ
うに成形体＋１１に基板（ｌＯＡ）を並列に埋込み固定
して切断して回路素子片とする。
またオＪ２図に示すようにチップ形コイルにも適用でき
、コイル基板（１０Ｂ）を同様に成形体で埋込み固定し
て切断して回路素子片とする。
、コイル基板（１０Ｂ）を同様に成形体で埋込み固定し
て切断して回路素子片とする。
なお成形体１１）内に並列に埋込み固定する回路素子片
（２）は同一種の抵抗、コンデンサ或いはコイルに限ら
ず、適宜複合回路に応じた抵抗、コンデンサ或いはコイ
ルを組合せて並設し、さらには抵抗値、コンデンサ容量
、コイル容量なども適宜選択できる。
（２）は同一種の抵抗、コンデンサ或いはコイルに限ら
ず、適宜複合回路に応じた抵抗、コンデンサ或いはコイ
ルを組合せて並設し、さらには抵抗値、コンデンサ容量
、コイル容量なども適宜選択できる。
本発明によれば複数の回路素子片を合成樹脂成形体で押
込み固定したので、高密度に回路素子な並設でき、各回
路素子部は耐湿特性が向上され、製造も容易にでき、安
価に得られるものである。
込み固定したので、高密度に回路素子な並設でき、各回
路素子部は耐湿特性が向上され、製造も容易にでき、安
価に得られるものである。
また７１１（板１枚【りの回路素子部を形成した基板を
並列に合成＜ａｔ脂番てて埋込み成形し、この合成樹脂
を切ｔｒｆｉ Ｌ、て各暴状の切断による回路素子片を
形成することにより異種抵抗値、異種回路素子の組合せ
の回路素子を容易に得ること、ができるう
並列に合成＜ａｔ脂番てて埋込み成形し、この合成樹脂
を切ｔｒｆｉ Ｌ、て各暴状の切断による回路素子片を
形成することにより異種抵抗値、異種回路素子の組合せ
の回路素子を容易に得ること、ができるう
ぢ・１（シ１は本発明の回路素子片を形成する基板の正
面図、月！２図は同上基板の並設状態を示す斜視■１、
ン′３し１は枚数の基板を合成樹脂成形体で一体化した
状態を示す斜視図、才４図は同上切断状態を示す斜視図
、３１５図は同上切断片を示−ｆ斜視図、）ｊ・６図は
同上配線路を形成した状態の正面図、１！７図は本発明
の複合回路素子の正面図、オ８図は同上完成状態の正面
図、オ９陶は仙の実施例を示す切断された成形体のｌｌ
ｌＵ面図、第１０［シｌは仙のりＪ雄側を示す複合回路
素子の斜視図、オ］Ｉ図１は回路素子部をコンデンサと
した基板の正面図、ぢ１１２図は回路素子部をコイルと
した基板の正面図である。
面図、月！２図は同上基板の並設状態を示す斜視■１、
ン′３し１は枚数の基板を合成樹脂成形体で一体化した
状態を示す斜視図、才４図は同上切断状態を示す斜視図
、３１５図は同上切断片を示−ｆ斜視図、）ｊ・６図は
同上配線路を形成した状態の正面図、１！７図は本発明
の複合回路素子の正面図、オ８図は同上完成状態の正面
図、オ９陶は仙の実施例を示す切断された成形体のｌｌ
ｌＵ面図、第１０［シｌは仙のりＪ雄側を示す複合回路
素子の斜視図、オ］Ｉ図１は回路素子部をコンデンサと
した基板の正面図、ぢ１１２図は回路素子部をコイルと
した基板の正面図である。
Claims (2)
- （１）回路素子形成面とこの回路素子形成面の回路素子
部に接続された電極部を有し回路素子形成面を互いに平
行に耐雪した回路素子片と、この複数の回路素子片を一
体にｖ［１込み固定し各回路素子片の縁部の１Ｖ極部を
露出させた合成樹脂成形体とからなり、この成形体のｆ
ｆｌ！極部が露出した端面にこの電ＩＪ＠部に接続した
配線路を形成するとともに導線を接続したことを特徴と
する複合回路素子。 - （２）基板の回路素子形成面に回路鏑子部を所定間隔毎
に形成するとともにこの各回路素子部に接続された１扛
極部を形成し、この複数の基板を回路素子形成面が互い
に平行となるように配置し、この複数の並設された基板
を合成樹脂に一体に埋込み形成し、この複数の基板を埋
込み固定した合成樹脂成形体を各基板と直交方向に各回
路素子部間で切断し、切断した成形体の端面に、各基板
の切断により形成された複数の回路素子片の各縁部の露
出されている前記電極部を接続する配線路を形成すると
ともに導線を接続することな特徴とする複合回路素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141809A JPS5932120A (ja) | 1982-08-16 | 1982-08-16 | 複合回路素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141809A JPS5932120A (ja) | 1982-08-16 | 1982-08-16 | 複合回路素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5932120A true JPS5932120A (ja) | 1984-02-21 |
| JPH0148648B2 JPH0148648B2 (ja) | 1989-10-20 |
Family
ID=15300628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57141809A Granted JPS5932120A (ja) | 1982-08-16 | 1982-08-16 | 複合回路素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932120A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219730U (ja) * | 1985-07-22 | 1987-02-05 |
-
1982
- 1982-08-16 JP JP57141809A patent/JPS5932120A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219730U (ja) * | 1985-07-22 | 1987-02-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0148648B2 (ja) | 1989-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620802A (ja) | バルク金属チップ抵抗器 | |
| JPS63116377A (ja) | シェルを備えた伝送ケーブルコネクタ | |
| US4528748A (en) | Method for fabricating a printed circuit board of desired shape | |
| US5285184A (en) | Chip-type network resistor | |
| US4164071A (en) | Method of forming a circuit board with integral terminals | |
| JPS5932120A (ja) | 複合回路素子およびその製造方法 | |
| JPS5812401Y2 (ja) | 並設抵抗器 | |
| US3919767A (en) | Arrangement for making metallic connections between circuit points situated in one plane | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JPH0224395B2 (ja) | ||
| JPS6246048B2 (ja) | ||
| JPS6242539Y2 (ja) | ||
| JPS60208801A (ja) | チツプ抵抗器 | |
| JPS6390113A (ja) | 抵抗−コンデンサ複合部品 | |
| JPS60150685A (ja) | ほうろう基板印刷配線板 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JPS6347248B2 (ja) | ||
| JPS6365601A (ja) | ネツトワ−ク抵抗の製造方法 | |
| JPS6020952Y2 (ja) | 回路基板における外部接続用リ−ドの構造 | |
| JPS61230351A (ja) | 混成集積回路 | |
| JPS60202983A (ja) | 集積回路 | |
| JPS58225687A (ja) | 電気回路部品とその実装方法 | |
| JPS6331101A (ja) | 印刷抵抗体付プリント配線板 | |
| JPS61208290A (ja) | プリント配線板 | |
| JPS63165779U (ja) |