JPS6020952Y2 - 回路基板における外部接続用リ−ドの構造 - Google Patents
回路基板における外部接続用リ−ドの構造Info
- Publication number
- JPS6020952Y2 JPS6020952Y2 JP18106779U JP18106779U JPS6020952Y2 JP S6020952 Y2 JPS6020952 Y2 JP S6020952Y2 JP 18106779 U JP18106779 U JP 18106779U JP 18106779 U JP18106779 U JP 18106779U JP S6020952 Y2 JPS6020952 Y2 JP S6020952Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- terminal
- lead
- external connection
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はパイグリッドＩＣ等の回路基板における外部接
続用リードの改良構造に関するものである。
続用リードの改良構造に関するものである。
この種回路基板装置として本出願人は昭和５３年１２月
１９田こ１集合抵抗モジュールＪ（特願昭間−１閲３４
６号）を提案した。
１９田こ１集合抵抗モジュールＪ（特願昭間−１閲３４
６号）を提案した。
これは第１図に斜視図を示す如く、絶縁基板１の表面に
複数個の膜形成した抵抗体２が列状に２列実装され、裏
面にはセラミックチップコンデンサからなるバイパスコ
ンデンサ３が実装された回路基板を有し、又該回路基板
の両側には抵抗体２の一方の引出し導体パターン４に接
続した丁形の信号端子５と抵抗体２の他方の引出し導体
パターン６に接続した一対の丁形の電源端子７および抵
抗体２の列間に導出したブロービング用の導体パターン
８に接続した丁形の接地端子９とを熱圧着ボンデ以ング
等で接続して構成されている。
複数個の膜形成した抵抗体２が列状に２列実装され、裏
面にはセラミックチップコンデンサからなるバイパスコ
ンデンサ３が実装された回路基板を有し、又該回路基板
の両側には抵抗体２の一方の引出し導体パターン４に接
続した丁形の信号端子５と抵抗体２の他方の引出し導体
パターン６に接続した一対の丁形の電源端子７および抵
抗体２の列間に導出したブロービング用の導体パターン
８に接続した丁形の接地端子９とを熱圧着ボンデ以ング
等で接続して構成されている。
便に、回路基板の表面には導体パターン８が露出するよ
うに図示せぬポリイミド等の絶縁物がコーテングされ、
プローブ試験に際してはプローブを導体パターン８と信
号端子５に合てることにより行なわれる。
うに図示せぬポリイミド等の絶縁物がコーテングされ、
プローブ試験に際してはプローブを導体パターン８と信
号端子５に合てることにより行なわれる。
ところで、この従来においては確実なプローブ試験を行
なうためのプローブ接地用の導体パターン８としてはで
きるだけそのパターン幅を大きくしなければならず、結
果的に回路基板の大形化を招いていた。
なうためのプローブ接地用の導体パターン８としてはで
きるだけそのパターン幅を大きくしなければならず、結
果的に回路基板の大形化を招いていた。
又、導体パターン８の露出用窓は絶縁物をコーテングし
た後エツチング等で行なわなければならず作業工数が増
える欠点があった。
た後エツチング等で行なわなければならず作業工数が増
える欠点があった。
本考案はこの従来欠点を解決したもので、以下第２図と
第３図により一実施例を説明する。
第３図により一実施例を説明する。
第２図は本考案に低抗体モジュールを表面側から見た外
観斜視図、第３図は第２図のものを裏面側から見た外観
斜視図である。
観斜視図、第３図は第２図のものを裏面側から見た外観
斜視図である。
本実施例では第１図の低抗体モジューを２組同一基板で
形成したもので、図において１０は絶縁基板、１１は膜
形成した２列の抵抗体、１２は抵抗体１１の一方の引出
し導体パターンに接続した複数本の信号端子、１３は抵
抗体１１の他方を共通接続した導体パターン１４に接続
した一対電源端子、１５は本考案の特徴部材である接地
端子、１６はバイパスコンデンサである。
形成したもので、図において１０は絶縁基板、１１は膜
形成した２列の抵抗体、１２は抵抗体１１の一方の引出
し導体パターンに接続した複数本の信号端子、１３は抵
抗体１１の他方を共通接続した導体パターン１４に接続
した一対電源端子、１５は本考案の特徴部材である接地
端子、１６はバイパスコンデンサである。
接地端子１５はブロービング用の導出部１７とそれの両
端に位置して夫々直角方向に導出した端子部１８および
基板表裏の接地用導体パターンを導通させる挟持部１９
とを一体に備えて形成されている。
端に位置して夫々直角方向に導出した端子部１８および
基板表裏の接地用導体パターンを導通させる挟持部１９
とを一体に備えて形成されている。
具体的には先づ導電板を打抜きして平面状の信号端子１
２と電源端子１３および接地端子１５を持つリードフレ
ーム形成する。
２と電源端子１３および接地端子１５を持つリードフレ
ーム形成する。
尚この状態においては各端子１２，１３．１５はその端
部が第２図に点線で示す連結片２０で一連化されている
。
部が第２図に点線で示す連結片２０で一連化されている
。
続いてこのリードフレームをその信号端子１２と電源端
子１３および接地端子１５の端子部１８が工で形状にな
るように折曲げ形成する。
子１３および接地端子１５の端子部１８が工で形状にな
るように折曲げ形成する。
そして、このように打抜き折曲げ形成したりリードフレ
ームを、その信号端子１２の端部が抵抗体１１の導体パ
ターンに、電源端子１３の端部が抵抗体１１の共通接続
用導体パターン１４に、又接地端子１５がその導出部１
７を共通接続用導体パターン１４に且つその端子部１Ｂ
の連結部分を接地用導体パターン上に夫々位置させて配
置した後熱圧着ボンディングして該リードフレームを回
路基板に固定する。
ームを、その信号端子１２の端部が抵抗体１１の導体パ
ターンに、電源端子１３の端部が抵抗体１１の共通接続
用導体パターン１４に、又接地端子１５がその導出部１
７を共通接続用導体パターン１４に且つその端子部１Ｂ
の連結部分を接地用導体パターン上に夫々位置させて配
置した後熱圧着ボンディングして該リードフレームを回
路基板に固定する。
又、接地端子５の外方側面に導出した突出片を基板１０
の端面を取巻くようにコ字形に折曲げて挟持部１９を形
成し、且つ電源端子１３に形成した切起し片２１ （第
３図参照）を起して基板裏面に位置させ、該切起し片２
１と挾持部１９の基板裏面側端部を夫々基板裏面に形成
された電源用の導体パターンと接地用の導体パターンに
接続する。
の端面を取巻くようにコ字形に折曲げて挟持部１９を形
成し、且つ電源端子１３に形成した切起し片２１ （第
３図参照）を起して基板裏面に位置させ、該切起し片２
１と挾持部１９の基板裏面側端部を夫々基板裏面に形成
された電源用の導体パターンと接地用の導体パターンに
接続する。
しかる後、連続片２０を切除することにより本考案に係
る抵抗体モジュールが得られる。
る抵抗体モジュールが得られる。
尚、基板１０の表面には抵抗体１１と導体パターン１４
を覆う図示せぬ絶縁物がコーティングされており、該絶
縁膜上に接地端子１５の導出部１７が位置している。
を覆う図示せぬ絶縁物がコーティングされており、該絶
縁膜上に接地端子１５の導出部１７が位置している。
又符号２２は各端子１２，１３．１４の導体パターンと
の接続箇所を示すものである。
の接続箇所を示すものである。
以上の如く、本考案では従来と異なりプローブ接地用の
導体を回路基板とは別体としこれを接地端子の一部分と
して回路基板上に配置する構成であるため、回路基板の
小形化および製造工数の減少が図れ、且つその構成も簡
易であるので安価なものとすることができるなど実用上
の効果は著しいものである。
導体を回路基板とは別体としこれを接地端子の一部分と
して回路基板上に配置する構成であるため、回路基板の
小形化および製造工数の減少が図れ、且つその構成も簡
易であるので安価なものとすることができるなど実用上
の効果は著しいものである。
第１図は本出願人が既に出願した従来例である抵抗体モ
ジュールの斜視図、第２図と第３図は本考案に係る抵抗
体モジュールの表面側および裏面側より見た斜視図であ
る。 符号の説明、１０・・・・・・絶縁基板、１１・・・・
・・抵抗体、１２信号端子、１３電源端子、１５接地端
子、１７・・・・・・導出部、１８・・・・・・端子部
。 １９・・・・・・挾持部。
ジュールの斜視図、第２図と第３図は本考案に係る抵抗
体モジュールの表面側および裏面側より見た斜視図であ
る。 符号の説明、１０・・・・・・絶縁基板、１１・・・・
・・抵抗体、１２信号端子、１３電源端子、１５接地端
子、１７・・・・・・導出部、１８・・・・・・端子部
。 １９・・・・・・挾持部。
Claims (1)
- 絶縁基板の表裏面に抵抗体やコンデンサ等の回路部品が
実装された回路基板を有し、該回路基板の両側面より信
号端子と電源端子および接地端子からなる外部接続用リ
ードが導出した構成において、前記接地端子は前記回路
基板の表裏面に形成された接地パターンを導通させるコ
字形の挟持部と前記回路基板より外方に導出した端子部
および前記信号端子に対応して前記回路基板面上に導出
したプロービング用導出部とを一体に備えて打抜き折曲
げ形成されていることを特徴とした回路基板における外
部接続用リードの構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18106779U JPS6020952Y2 (ja) | 1979-12-26 | 1979-12-26 | 回路基板における外部接続用リ−ドの構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18106779U JPS6020952Y2 (ja) | 1979-12-26 | 1979-12-26 | 回路基板における外部接続用リ−ドの構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5699876U JPS5699876U (ja) | 1981-08-06 |
| JPS6020952Y2 true JPS6020952Y2 (ja) | 1985-06-22 |
Family
ID=29691469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18106779U Expired JPS6020952Y2 (ja) | 1979-12-26 | 1979-12-26 | 回路基板における外部接続用リ−ドの構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020952Y2 (ja) |
-
1979
- 1979-12-26 JP JP18106779U patent/JPS6020952Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5699876U (ja) | 1981-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01502451A (ja) | 電気装置用の試験コネクタ | |
| JPS6020952Y2 (ja) | 回路基板における外部接続用リ−ドの構造 | |
| JPS598370Y2 (ja) | 電気回路ユニツト | |
| JPS5812401Y2 (ja) | 並設抵抗器 | |
| JP2541465B2 (ja) | 混成集積回路装置 | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPH0349420Y2 (ja) | ||
| JP2588956B2 (ja) | ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法 | |
| JPS6242548Y2 (ja) | ||
| JPS6228783Y2 (ja) | ||
| JPS6320081Y2 (ja) | ||
| JPH06132473A (ja) | ハイブリッドｉｃ | |
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JPS5927068Y2 (ja) | 混成集積回路 | |
| JPH0733182Y2 (ja) | 磁気センサ | |
| JPS6228782Y2 (ja) | ||
| JP3415770B2 (ja) | 多連チップ電子部品 | |
| JPS5956701A (ja) | チツプ抵抗 | |
| JP2536002Y2 (ja) | ジャンパーワイヤー | |
| JPS6228792Y2 (ja) | ||
| JPS5889953U (ja) | 混成回路 | |
| JP3469227B2 (ja) | 多連チップ電子部品の製造方法 | |
| JPH0510413Y2 (ja) | ||
| JPH0519956Y2 (ja) | ||
| JPH024472Y2 (ja) |