JP2003045745A

JP2003045745A - 薄膜コンデンサ

Info

Publication number: JP2003045745A
Application number: JP2001226647A
Authority: JP
Inventors: Kazuhiro Kusabe; 和宏草部
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-07-26
Filing date: 2001-07-26
Publication date: 2003-02-14

Abstract

(57)【要約】【課題】本発明は、薄膜誘電体層、上部電極層の段切れ
がなく、且つ生産性に優れた薄膜コンデンサを提供す
る。【解決手段】支持基板1上に、第１薄膜下地導体層2ａと
第２薄膜下地導体層2ｂと離間して被着形成し、前記第
１薄膜下地導体層2ａと第２薄膜下地導体層2ｂとに跨が
るように、薄膜誘電体層3を被着形成し、前記第１薄膜
下地導体層2ａ上に第１上部電極層4ａ、第２薄膜下地導
体層2ｂ上に第２上部電極層4ｂを被着形成した薄膜コン
デンサであり、薄膜誘電体層３の膜厚を薄膜下地導体層
の厚みに対して０．５〜３．０倍の厚みとした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜コンデンサに
関し、より詳細には高周波回路用キャパシタ等に応用す
ることができ、外部電圧の印加により、その容量を大き
く変化させることが可能なチタン酸ストロンチウムバリ
ウム誘電体材料を用いた薄膜コンデンサに関する。

【０００２】

【従来の技術】従来、常誘電体であるチタン酸ストロン
チウム（ＳｒＴｉＯ₃）薄膜（A.Walkenhorst et al.,Ap
pl.Phys.Lett.60(1992)1744）や、強誘電体であるチタ
ン酸ストロンチウムバリウム（Ｂａ，Ｓｒ）ＴｉＯ₃薄
膜（Cem Bascri et.al.,J.Appl.Phys 82(1997)2497）に
ついて、外部電圧の印加により非線形な誘電率変化が報
告されるとともに、これらチタン酸ストロンチウムやチ
タン酸ストロンチウムバリウム等のペロブスカイト構造
強誘電体酸化物薄膜を用いた薄膜コンデンサが提案され
ている。これらの薄膜コンデンサの素子構造は図２に示
され、以下に示す方法で形成される。(１)支持基板２１
に第１電極２２を形成した後、パターン加工を施す。次
に、第１電極２１上に誘電体層２３を形成する。次に、
誘電体層２３上に第２電極２４を形成した後、パターン
加工を施し薄膜コンデンサを形成する。

【０００３】

【発明が解決しようとする課題】外部電圧の印加により
誘電体層の誘電率が変化して容量を可変させる薄膜コン
デンサにおいて、電極部分の抵抗成分による電圧損失や
信号成分損失（以下、単に損失という）の低減と、誘電
体層の被覆性の向上が重要な課題であった。

【０００４】しかし、従来の構造では、第１電極２２、
第２電極２４の損失を低減させるため第１電極２２の膜
厚を増加させると、誘電体層２３の第１電極２２に対す
る被覆性が悪くなる。そして容量を可変するための外部
電圧（駆動電圧）を印加した時に、誘電体層２３の膜厚
が薄い部分（例えば第１電極２２が誘電体層２３によっ
て覆われる端部）において電界強度が最大となり絶縁破
壊が起こる。あるいは、誘電体層２３に亀裂が生じ、第
１電極２２と対向する第２電極２４との間において誘電
体層２３を通じて短絡する。

【０００５】また、誘電体層２３を介して対向しあう第
１電極２２と第２電極２４のうち、第２電極２４が外部
に延出部分の誘電体層２３の端部で亀裂が生じると、容
量を形成する部分が開放となり、設計した容量が得られ
なくなるという問題があった。本発明は、上述の問題点
に鑑みて案出されたものであり、その目的は、電極構造
の変更及び各電極の膜厚を適正に設定することにより、
誘電体層の被覆性及び上部電極の被覆性を向上させて、
２つの電極の短絡や開放を抑え、生産性を維持し、安定
した容量成分を導出できる薄膜コンデンサを提供するも
のである。

【０００６】

【課題を解決するための手段】本発明は、支持基板上
に、第１薄膜下地導体層と第２薄膜下地導体層とを離間
させて被着形成し、前記第１薄膜下地導体層と第２薄膜
下地導体層とに跨がるように誘電体層を被着形成し、前
記第１薄膜下地導体層上に誘電体層の一部を被覆する第
１の上部電極層を、前記第２薄膜下地導体層上に誘電体
層の一部を被覆する第２の上部電極層を被着形成した薄
膜コンデンサにおいて、前記誘電体層の膜厚が、前記第
１及び第２薄膜下地導体層の膜厚に対し0.5から3.0倍の
膜厚を有することを特徴とする薄膜コンデンサである。

【０００７】また、前記第１及び第２上部電極層の膜厚
が、前記第１及び第２薄膜下地導体層の膜厚に対し０.
５から１0倍の膜厚を有するものである。

【０００８】さらに、前記誘電体層は、第１の上部電極
層と第２の上部電極層との間に外部電圧を印加したと
き、その電圧に応じて誘電率が変化する誘電体材料から
成ることである。

【作用】本発明によれば、誘電体膜を挟持する一方の容
量電極は、第１薄膜下地導体層及び第１上部電極層とで
構成される。また、他方の容量電極は、第２薄膜下地導
体層及び第２上部電極層とで構成される。

【０００９】本発明では、１つの容量電極が薄膜下地導
体層と上部電極層とで構成できるため、薄膜下地導体層
を従来の第１電極と同一膜厚、上部電極層を従来の第２
電極と同一膜厚としても、容量電極としての実効膜厚が
増加するため、容量電極部分の損失が低減される。ま
た、上部電極層の膜厚のみを増加させた場合においても
薄膜下地導体層と密着しているため剥れが生じ難い。

【００１０】一方、薄膜下地導体層に対する誘電体膜の
被覆性は、薄いほど良好であるが、本発明の構造では、
積極的に薄膜下地導体層の膜厚を薄くできる。そして、
誘電体層の膜厚を薄膜下地導体層の膜厚に対して0.5か
ら3.0倍の膜厚に設計することにより、一対の薄膜下地
導体層間に配置される誘電体層の段差部分での段切れが
なく被覆性となる。尚、誘電体層の膜厚を薄膜下地導体
層の膜厚に対して０．５倍未満とすると、薄膜下地導体
層の膜厚に比較して相対的に誘電体層の膜厚が薄くな
り、誘電体層の被覆性が低下してしまう。逆に、誘電体
層の膜厚を薄膜下地導体層の膜厚に対して３．０倍を越
えると、誘電体層の被覆性は解消されるものの、誘電体
層の形成時間が多大にかかり、生産性が極端に悪化す
る。

【００１１】また、上部電極層の膜厚を薄膜下地導体層
の膜厚に対して０.５から１０倍の膜厚とすることによ
り、容量電極部分での損失を低減できる。

【００１２】上部電極層の膜厚が、薄膜下地導体層の膜
厚に対して０．５倍未満では、容量電極の損失低減の効
果が少なくとともに、相対的に上部電極層の膜厚が小さ
くなるため、上部電極層と誘電体層とが被覆する部位の
端部で段切れが発生してしまう。即ち、上部電極層の被
覆性が低下してしまう。逆に、上部電極層の膜厚が、薄
膜下地導体層の膜厚に対して１０倍を越えると、薄膜下
地導体層と上部電極層を合わせた膜厚が厚くなり過ぎ、
その界面で剥れが生じる易くなる。これは、上部電極層
の形成にあたり、長い成膜時間を要するため、上部電極
層に成膜時の熱などの内部応力が蓄積してしまい、その
内部応力に起因して剥離が発生するものと考えられる。

【００１３】

【発明の実施の形態】以下、本発明の薄膜コンデンサを
図面に基づいて詳説する。尚、実施例においては、誘電
体層に外部電圧の印加により誘電率が、その印加電圧に
応じて変化して、もって容量を任意に制御できる薄膜コ
ンデンサで説明する。このような誘電体材料は、（Ｂａ
_1-x Ｓｒ_x ）ＴｉＯ₃ （ただし、０＜ｘ＜１．０）で表
される。また、この誘電体材料は、ペロブスカイト型構
造の結晶構造を有し、かつ上述の外部電圧の電界により
誘電率が変化する。本発明において外部電圧により誘電
率が変化するとは、例えば、上記誘電体材料から成る誘
電体層が、第１の容量電極と第２の容量電極との間に挟
持されおり、両容量電極間に直流電圧を印加した場合等
に薄膜コンデンサの容量を変化させることができるもの
である。両容量電極に印加する電圧は、誘電体層の誘電
体材料の種類、膜厚又は用途等により適宜調整すること
ができるが、例えば、誘電体層のリーク電流、電源の実
用性等の観点から、10Ｖ程度以下が挙げられる。また、
印加電圧に対応して変化する容量の変化率（〔電圧印加
後の容量−０Ｖでの容量〕／０Ｖでの容量×１００）
は、大きければ大きいほど好ましく、例えば-25％程度
以上が挙げられる。さらに、上記外部印加電圧に応じて
変化する誘電体の誘電率は、誘電体材料の種類、誘電体
膜の膜厚、容量電極の対向面積や各電極の加工精度等に
より異なるが、例えば200から600程度が挙げられる。図
１は、本発明の薄膜コンデンサの断面構造を示す断面図
である。本発明の薄膜コンデンサは、支持基板１上に、
第１薄膜下地導体層２ａと第２薄膜下地導体層２ｂと離
間して被着形成する。この離間部分を符号xで示す。そ
して、第１薄膜下地導体層２ａと第２薄膜下地導体層２
ｂとに跨がるように、外部電圧の印加により誘電率が変
化する薄膜誘電体層３が被着される。さらに、第１薄膜
下地導体層２ａ上に第１上部電極層４ａが被着形成さ
れ、同時に第２薄膜下地導体層２ｂ上に第２上部電極層
４ｂが被着形成されている。この第１の上部電極層４a
は薄膜誘電体層３の一部（符号aで示す）に被覆するよ
うに、また、第２の上部電極層４ｂは、薄膜誘電体層３
を介してして第1の薄膜下地導体層２ａに対向するよう
に、薄膜誘電体層３の一部（符号ｂで示す）に被覆する
ように配置されている。

【００１４】即ち、第１容量電極２は、第１薄膜下地導
体層２ａ及び第１上部電極層４ａとで構成される。ま
た、第２容量電極４は、第２薄膜下地導体層２ａ及び第
２上部電極層４ｂとで構成される。また、薄膜誘電体層
３の容量発生領域は、第１薄膜下地導体層２ａと第２上
部電極層４ｂとが対向する領域となる。

【００１５】支持基板１は、高周波動作において誘電損
が小さいもの、例えば、アルミナ等のセラミック基板、
ガラス基板、樹脂基板等の絶縁性基板、シリコン、ゲル
マニウム等の半導体基板及びＧａＡｓ、ＩｎＧａＡｓ等
の化合物半導体基板等を用いることができる。特に、強
度、耐熱性、コスト等の点でセラミック基板が好まし
い。

【００１６】第１容量電極２を構成する第１薄膜下地導
体層２ａ及び第２容量電極４を構成する第２薄膜下地導
体層２ｂは、薄膜誘電体層３の成膜時の成膜温度に耐え
ることができるものであればよい。具体的には、高周波
領域で動作させた時、電極部分での導体損を極小化する
ため、Ａｕ、Ｐｔが好ましい。例えば、電極材料のＡ
ｕ、Ｐｔは、非酸化性金属であるため、酸化防止膜の形
成は不要である。また、図では省略しているが、支持基
板１と第１薄膜下地導体層２ａ、第２薄膜下地導体層２
ｂとの密着性を向上させるため、支持基板１と第１薄膜
下地導体層２１、第２薄膜下地導体層２２との界面に密
着層としてＴｉまたはＴｉＯ₂などを介在させても構わ
ない。

【００１７】この第１薄膜下地導体層２１、第２薄膜下
地導体層２２は、同じ工程にて形成される。具体的な形
成方法としては、支持基板１の略全面に、上記電極材料
となる導体層（Ａuの単層またはＴi／Ａu層の多層）
を、公知の方法、例えば、電子ビーム蒸着法、スパッタ
法等の真空プロセス、印刷法、ＭＯＤ法、ゾルゲル法等
の塗布熱分解法等種々の方法で所望の膜厚に形成する。
その後、上記導体層を、フォトリソグラフィ及びエッチ
ング法、リフトオフ等により所望の形状にパターニング
することにより形成する。

【００１８】これにより、互いに離間された第１薄膜下
地導体層２ａ、第２薄膜下地導体層２ｂを形成すること
ができる。

【００１９】第１薄膜下地導体層２ａ、第２薄膜下地導
体層２ｂの膜厚は、薄膜コンデンサを搭載するデバイス
によって異なるが、例えば１ＧＨｚ以上の高周波で使用
する場合には、導体損を低減するため膜厚は0.1μｍ以
上、さらに、0.1から3.0μｍ程度が好ましい。そして、
また、第１薄膜下地導体層２ａ、第２薄膜下地導体層
２ｂの離間ｘの距離は、１０μｍである。

【００２０】薄膜誘電体層３は、第１薄膜下地導体層２
ａ、第２薄膜下地導体層２ｂの離間する領域xを中心
に、第１薄膜下地導体層２ａ、第２薄膜下地導体層２ｂ
に跨がるように被着形成される。尚、図では、第１薄膜
下地導体層２ａ上に被着される薄膜誘電体層３が大面積
となっている。尚、この第１薄膜下地導体層２ａ上に被
覆された薄膜誘電体層３が容量発生領域となる。

【００２１】この薄膜誘電体層３は、（Ｂａ_1-x Ｓｒ
_x ）ＴｉＯ₃ （ただし、０＜ｘ＜１．０）で表されるペ
ロブスカイト型結晶構造を有する強誘電体酸化物薄膜で
ある。この薄膜誘電体層３は、上述したように、外部電
圧を印加することにより、その誘電率が変化するもので
ある。その膜厚は、誘電率の変化率などを考慮して適宜
調整することができる。具体的には、（Ｂａ_1-x Ｓｒ
_x ）ＴｉＯ₃ （ただし、０＜ｘ＜１．０）となるように
調整された誘電体層を、所定形状にパターニングして形
成される。例えば、スパッタ法、蒸着法、ゾルゲル法、
ＭＯＣＶＤ法、ＭＯＤ法等の種々の方法で、第１薄膜下
地導体層２ａ、第２薄膜下地導体層２ｂ上の全面（支持
基板１の全面）に薄膜誘電体層を形成し、その後、上記
誘電体層をフォトリソグラフィ及びエッチング法、リフ
トオフ等により所望の形状にパターニングすることによ
り形成する。誘電体層３の厚みは、薄膜下地導体層２
ａ、２ｂの膜厚に対して、薄膜下地導体層２ａ、２ｂの
端部での段切れを防止し、段差被覆性を良好にするため
には、0.5から3.0倍の膜厚とする。誘電体層の膜厚は、
例えば0.05μmから6.0μm程度が望ましい。ここで、誘
電体層３の膜厚が薄膜下地導体層２ａ、２ｂに対して0.
5倍未満の膜厚のとき、誘電体層３の膜厚が相対的に小
さくなり、その結果、良好な段差被覆性が得られない。
3.0倍を越えると、誘電体層３の膜厚が厚く成り過ぎ
て、薄膜技法による誘電体層の形成に多大な時間を要
し、また、薄膜誘電体層３上に形成する上部電極層４
ａ、４ｂで段差被覆性が悪くなる。第１容量電極２を構
成する第２上部電極層４ａ及び第２容量電極４を構成す
る第２上部電極層４ｂは、高周波領域で動作させた時、
電極部分での導体損を極小化するため、Auなどで形成さ
れる。例えば、電極材料のAuは、非酸化性金属であるた
め、酸化防止膜の形成は不要である。

【００２２】ここで、第１上部電極層４ａと第２上部電
極層４ｂとは、例えば第１薄膜下地導体層２ａ上に被着
された薄膜誘電体層３部分で離間されている。そして、
第１上部電極層４ａは、薄膜誘電体層３の一端部に重畳
するように、第１薄膜下地導体層２ａ上に積層されて配
置される。第１上部電極層４ａが薄膜誘電体層３の一端
部に重畳する部分は、第１薄膜下地導体層２ａ上の薄膜
誘電体層３の端部であり、薄膜誘電体層３がこの端部か
らの剥離を防止するために重畳している。

【００２３】第２上部電極層４ｂは、薄膜誘電体層３の
大部分を重畳するように、第２薄膜下地導体層２ｂ上に
積層されて配置される。具体的には、第２上部電極層４
ｂは、第２薄膜下地導体層２２上に積層され、第２薄膜
下地導体層２２上に被覆された薄膜誘電体層３部分、離
間部分Ｘに被着された薄膜誘電体層３を越えて、第１薄
膜下地導体層２ａ上に被着された薄膜誘電体層３の一部
にまで延出されている。即ち、この第１薄膜下地導体層
２ａの薄膜誘電体層３の被覆部分が、容量発生領域とな
る。

【００２４】この第１上部電極層４ａと第２上部電極層
４ｂとは、同じ工程にて形成される。具体的な形成方法
としては、第１上部電極層４ａ、第２上部電極層４ｂと
なる導体層が、第１薄膜下地導体層２ａ、第２薄膜下地
導体層２ｂ、薄膜誘電体層３を被覆するように、例えば
支持基板１の略全面に、公知の方法、例えば、電子ビー
ム蒸着法、スパッタ法等の真空プロセス、印刷法、ＭＯ
Ｄ法、ゾルゲル法等の塗布熱分解法等種々の方法で形成
する。その後、上記導体層を、フォトリソグラフィ及び
エッチング法、リフトオフ等により所望の形状にパター
ニングすることにより形成する。このパターニングによ
り、第１薄膜下地導体層２ａ上の薄膜誘電体層３上で、
互いに離間された第１上部電極層４ａ、第２上部電極層
４ｂが形成されることになる。

【００２５】上部電極層４ａ、４ｂの膜厚は、第１の容
量電極２、第２の容量電極４の電極部分の損失低減のた
めに設定される。そして上部電極層４ａ、４ｂの膜厚
は、第１及び第２の薄膜下地導体層２ａ、２ｂの膜厚に
対して０．５から１０.０倍の膜厚とし、実際の膜厚と
して、例えば０．１から２５μm程度が挙げられる。ここ
で、第１及び第２の薄膜下地導体層２ａ、２ｂの膜厚に
対して０．５から１０.０倍の膜厚する。上部電極層４
ａ、４ｂの膜厚が薄膜下地導体層２ａ、２ｂに対して
０．５倍未満の時には、上部電極層４ａ、４ｂが相対的
に小さくなり、誘電体層３の端部と上部電極層４ａ、４
ｂとの接触部分に段切れが発生してしまい、段差被覆性
が悪くなる。逆に、上部電極層４ａ、４ｂの膜厚が、薄
膜下地導体層２ａ、２ｂの膜厚に対して１０倍を越える
と、薄膜下地導体層２ａ、２ｂと上部電極層４a、４ｂ
を合わせた膜厚が厚くなり過ぎ、その界面で剥れが生じ
る易くなる。これは、上部電極層４ａ、４ｂの形成にあ
たり、長い成膜時間を要するため、上部電極層に成膜時
の熱などの内部応力が蓄積してしまい、その内部応力に
起因して剥離が発生するものと考えられる。尚、第１上
部電極層４ａと第2上部電極層４ｂとの離間部分の距離
は、10μｍである。

【００２６】ここで、この離間部分を形成するためAuか
らなる導体層をエッチング加工しなければならない。こ
のとき用いるエッチャント、例えば、シアン溶液または
ヨウ素とヨウ化カリウムの混合溶液である。このエッチ
ャントは、薄膜誘電体層３をエッチングしないという特
徴を持っているため、第１上部電極層４ａ、第２上部電
極層４ｂのみを容易にエッチングでき、薄膜誘電体層３
の保護するレジスト膜を形成する必要がない。その結
果、可変容量素子の作製プロセス全体が容易となる。

【００２７】上述のように薄膜コンデンサでは、第１容
量電極２と第２容量電極４との間に外部電圧を供給し、
第１の容量電極２と第２の容量電極４とに挟まれた薄膜
誘電体層３の領域（容量発生領域）で誘電率が変化し
て、その結果、第１の容量電極２と第２の容量電極４と
から得られる容量値を可変制御することができる。

【００２８】上述の構造において、第１上部電極層４
ａ、第２上部電極層４ｂ上に、保護膜を被着形成しても
構わない。この保護膜を形成するにあたり、マザーボー
ド基板と接続するバンプ端子などを形成する領域に貫通
孔を形成しなくてはならない。そして、この第１上部電
極層４ａに第１バンプ端子を、第２上部電極層４ｂに第
２バンプ端子を形成する。このバンプ端子の材料が、例
えば半田である場合には、貫通孔から露出する第１上部
電極層４ａ、第２上部電極層４ｂ上にＮｉなどの半田拡
散防止層を形成する必要がある。

【００２９】このような薄膜コンデンサは、容量が高周
波回路の特性に影響して、フィルター透過特性、検出周
波数等を変化させることが可能となり、種々の高周波デ
バイス、例えば、高周波フィルター、インピーダンスア
ンテナ、遅延素子、アレイアンテナ、結合型ストリップ
線路等の高周波デバイスに広く応用が可能となる。

【００３０】

【実施例】この薄膜コンデンサは、例えば、セラミック
基板１上に薄膜下地導体２ａ、２ｂ、薄膜誘電体層３、
上部電極層４ａ、４ｂがそれぞれ順次形成されて構成さ
れている。まず、例えば厚み０．３ｍｍのセラミック基
板１上にスパッタ法により成膜温度600℃、Arガス圧10m
Torrの条件下、膜厚0.3μmのPt膜を形成する。このPt膜
をドライエッチングにより所定の形状に加工し、Ptの第
１及び第２の薄膜下地導体層２ａ、２ｂを形成した。

【００３１】次に、このようにして形成したPtの第１の
薄膜下地導体層２ａ、第２の薄膜下地導体層２ｂに跨が
って、（Ｂａ_1-x Ｓｒ_x ）ＴｉＯ₃ （ただし、０＜ｘ＜
１．０）で表される誘電体材料をスパッタ法により成膜
温度600℃、Arガス圧10mTorrO2ガス圧2.5mTorrの条件
下、膜厚0.3μmの薄膜誘電体層３を形成する。次いで、
この薄膜誘電体層３をフッ硝酸系のウェットエッチング
により薄膜下地導体層２ａ、２ｂの一部が露出するよう
に所定の形状に加工し、薄膜誘電体層３を形成した。

【００３２】さらに、このようにして形成した薄膜下地
導体層２ａ、２ｂおよび薄膜誘電体層３上にスパッタ法
により成膜温度250℃、Arガス圧10mTorrの条件下、膜厚
1.2μmのAu膜を形成した。このＡｕ膜をウェットエッチ
ングにより所定の形状に加工し、Ａｕの上部電極層４
ａ、４ｂを形成した。

【００３３】ただし、本発明の実施の形態においては、
誘電体膜に（Ｂａ_1-x Ｓｒ_x ）ＴｉＯ₃ （ただし、０＜
ｘ＜１．０）を用いたが、薄膜コンデンサを作製するに
おいては、誘電体膜材料を特定しない。

【００３４】本発明者は、薄膜誘電体層３の厚みが、薄
膜下地導体層２ａ、２ｂの０．５倍未満に設定すると、
例えば３５０個の薄膜コンデンサの試料に対して、約９
０%の段切れが発生してしまい、第1の薄膜下地導体層２
ａと第２の上部電極層４ｂとの短絡現象が確認した。

【００３５】また、上部電極層４ａ、４ｂの厚みを薄膜
下地導体層２ａ、２ｂの厚みに対して０．５倍未満と設
定すると、例えば３５０個の薄膜コンデンサの試料に対
して、約６５%の段切れが発生してしまい、第２の上部
電極層４ｂとの間で開放状態となることを確認した。

【００３６】

【発明の効果】本発明によれば、薄膜誘電体層の膜厚を
薄膜下地導体層に対して０．５〜３．０倍の厚みに設定
することにより、薄膜誘電体層の被覆性が向上し、第１
の容量電極と第２の容量電極との間の短絡現象が防止で
き、しかも、薄膜誘電体層の生産性を維持できる。

【００３７】また、上部電極層の膜厚を薄膜下地導体層
の膜厚に対して０．５〜１０倍の厚みに設定することに
より、電極の実効膜厚を増加して容量電極部分の損失を
低減でき、しかも上部電極層内での開放現象を防止で
き、両電極の密着性が維持できる。

【図面の簡単な説明】

【図１】本発明の薄膜コンデンサを示す要部の概略断面
図である。

【図２】従来の薄膜コンデンサを示す要部の概略断面図
である。

【符号の説明】

１セラミック基板２a、２b 薄膜下地導体層３薄膜誘電体層４a、４ｂ上部電極層

Claims

【特許請求の範囲】

【請求項１】支持基板上に、第１薄膜下地導体層と第
２薄膜下地導体層とを離間させて被着形成し、前記第１
薄膜下地導体層と第２薄膜下地導体層とに跨がるように
誘電体層を被着形成し、前記第１薄膜下地導体層上に誘
電体層の一部を被覆する第１上部電極層を、前記第２薄
膜下地導体層上に誘電体層の一部を被覆する第２上部電
極層を被着形成した薄膜コンデンサにおいて、前記誘電体層の膜厚が、前記第１及び第２薄膜下地導体
層の膜厚に対し0.5から3.0倍の膜厚を有することを特徴
とする薄膜コンデンサ。
【請求項２】前記第１及び第２上部電極層の膜厚が、
前記第１及び第２薄膜下地導体層の膜厚に対し０.５か
ら１０倍の膜厚を有することを特徴とする請求項１記載
の薄膜コンデンサ。
【請求項３】前記誘電体層は、前記第１上部電極層と
前記第２上部電極層との間に外部電圧を印加したとき、
その電圧に応じて誘電率が変化する誘電体材料からなる
ことを特徴とする請求項1記載の薄膜コンデンサ。