CN111740204B - 一种腔体谐振抑制结构及应用 - Google Patents

Abstract

本发明涉及一种腔体谐振抑制结构及应用。所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振；所述三维异构集成射频结构包括内嵌有射频芯片的下层转接板、与所述下层转接板对位键合的上层转接板和设置在所述射频芯片上的片上传输线；所述上层转接板在与所述射频芯片相对应的位置设置有空气腔；所述腔体谐振抑制结构包括依次设置在所述上层转接板的空气腔底部的电阻薄膜和谐振环族。本发明的所述腔体谐振抑制结构实现了硅转接板内嵌大尺寸多通道单片集成射频芯片结构的腔体谐振抑制，以及空气腔内嵌射频芯片的超宽带匹配和低插损传输，显著改善了相控阵幅相控制精度、带内幅度平坦度和带内相位线性度受腔体谐振的影响。

Description

一种腔体谐振抑制结构及应用

技术领域

本发明属于三维异构集成射频结构技术领域，尤其涉及一种腔体谐振抑制结构及应用。

背景技术

在毫米波相控阵应用中，半波长的天线阵元间距很小，射频通道间距小于5毫米，传统单通道射频芯片难以在该尺度内完成布局。为解决上述矛盾，目前多采用多通道单片集成射频芯片以减少通道间互连走线的空间占用，并采用三维集成方案实现通道芯片的垂直堆叠以进一步减小空间占用。

随着硅基微机电（MEMS）和射频硅通孔（TSV）工艺技术的发展，三维异构集成（3Dheterogeneous integration）技术成为毫米波相控阵射频通道实现小尺寸三维集成的重要技术发展方向。该技术采用多层硅转接板为基板，在硅转接板上刻蚀空腔并内嵌射频芯片实现通道集成。

现有毫米波相控阵射频通道多采用硅基4通道或16通道单片集成射频芯片，芯片尺寸达到工作频率对应的半波长量级，应用时将该芯片内嵌于下层硅转接板空腔中，并在上层硅转接板相同位置刻蚀空腔，与下层硅转接板进行对位键合。由于键合后两层硅转接板外表面为金属地，构成金属谐振腔体，且腔体尺寸在半波长量级，当毫米波信号在内嵌射频芯片上传输时，腔体谐振将在谐振频率点引入信号幅度和相位突变，显著恶化相控阵幅相控制精度、带内幅度平坦度和带内相位线性度，无法满足毫米波相控阵应用需要。

综上所述，非常有必要提供一种腔体谐振抑制结构，用于支持毫米波相控阵三维异构集成射频结构的腔体谐振抑制。

发明内容

为了解决现有三维异构集成射频结构存在的不足，本发明提供了一种腔体谐振抑制结构及应用，实现了硅转接板内嵌大尺寸多通道单片集成射频芯片结构（三维异构集成射频结构）的腔体谐振抑制，显著改善了相控阵幅相控制精度、带内幅度平坦度和带内相位线性度受腔体谐振的影响。

为了实现上述目的，本发明在第一方面提供了一种腔体谐振抑制结构，所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振；所述三维异构集成射频结构包括内嵌有射频芯片的下层转接板、与所述下层转接板对位键合的上层转接板和设置在所述射频芯片上的片上传输线；所述上层转接板在与所述射频芯片相对应的位置设置有空气腔；所述腔体谐振抑制结构包括依次设置在所述上层转接板的空气腔底部的电阻薄膜和谐振环族。

优选地，所述谐振环族由多个间隔均匀排布的谐振环组成；所述谐振环的厚度小于10μm，和/或所述谐振环的宽度为50~100μm。

优选地，每相邻两个所述谐振环的间距为50~100μm。

优选地，所述电阻薄膜的厚度不大于0.5μm，和/或所述电阻薄膜的方阻为30~70Ohm。

优选地，所述谐振环族的周长变化范围覆盖需要抑制的腔体谐振频率对应的波长；和/或所述谐振环的形状为圆环、椭圆环或多边形环。

优选地，所述电阻薄膜由镍镉合金、钛、氮化钽中的一种或多种制成；和/或所述谐振环族由铜和/或金制成。

优选地，所述上层转接板和/或所述下层转接板的厚度为200~300μm；和/或所述下层转接板中设置有用于内嵌所述射频芯片的空气腔，所述下层转接板的空气腔的深度与所述射频芯片的厚度相同；和/或所述上层转接板的空气腔的深度为50~150μm。

优选地，所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振时，使得100μm厚的射频芯片上的5μm厚的片上传输线在40GHz以下频段的反射系数小于-30dB，传输系数大于-1dB。

本发明在第二方面提供了包含本发明在第一方面所述的腔体谐振抑制结构的三维异构集成射频结构。

本发明在第三方面提供了本发明在第一方面所述的腔体谐振抑制结构或本发明在第二方面所述的三维异构集成射频结构在毫米波相控阵中的应用。

本发明与现有技术相比至少具有如下有益效果：

（1）本发明提出的由低Q谐振环族组成的腔体谐振抑制结构，是硅转接板内嵌大尺寸多通道单片集成射频芯片结构实现高性能射频传输的关键，可支持毫米波相控阵三维异构集成射频结构的腔体谐振抑制。

（2）与现有技术相比，本发明提出的由低Q谐振环族组成的腔体谐振抑制结构，采用硅转接板空气腔底部沉积金属谐振环族覆盖腔体多模谐振频率，采用空气腔底部沉积电阻薄膜降低金属谐振环族的Q值，实现了硅转接板大尺寸空气腔谐振抑制，以及空气腔内嵌射频芯片的超宽带匹配和低插损传输。

（3）本发明的所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振时，使得100μm厚的射频芯片上的5μm厚的片上传输线在40GHz以下频段的反射系数（S11）小于-30dB，传输系数（S21）大于-1dB，并显著改善内嵌射频芯片幅相控制精度、带内幅度平坦度和带内相位线性度受腔体谐振的影响，与无腔体谐振抑制结构的腔体内嵌射频芯片射频特性相比，原幅度和相位抖动均已消除。

附图说明

本发明仅仅为说明目的提供，图中各部件的比例与数量不一定与实际产品一致。

图1是本发明的腔体谐振抑制结构应用在三维异构集成射频结构中的结构透视图。

图2是图1的A-A的截面图。

图3是图2的B部分的放大图。

图4是无腔体谐振抑制结构的腔体内嵌射频芯片的S11与S21幅度仿真结果。

图5是无腔体谐振抑制结构的腔体内嵌射频芯片的S21相位仿真结果。

图6是含本发明腔体谐振抑制结构的腔体内嵌射频芯片的S11与S21幅度仿真结果。

图7是含本发明腔体谐振抑制结构的腔体内嵌射频芯片的S21相位仿真结果。

图1至图3中：1：下层转接板；2：上层转接板；3：射频芯片；4：空气腔；5：片上传输线；6：电阻薄膜；7：谐振环族。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明在第一方面提供了一种腔体谐振抑制结构，图1是本发明的腔体谐振抑制结构应用在三维异构集成射频结构中的结构透视图；图2是图1的A-A的截面图；图3是图2的B部分的放大图。

在本发明中，所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振；例如，如图1至图3所示，所述三维异构集成射频结构包括内嵌有射频芯片3的下层转接板1、与所述下层转接板1对位键合的上层转接板2和设置在所述射频芯片3上的片上传输线5，所述片上传输线5用于传播毫米波信号；所述上层转接板2在与所述射频芯片3相对应（相对）的位置设置有空气腔4；所述腔体谐振抑制结构包括依次设置在所述上层转接板2的空气腔4底部的电阻薄膜6和谐振环族7，例如，如图3所示，所述电阻薄膜6设置在所述上层转接板2的空气腔4的底部，所述谐振环族7设置在所述电阻薄膜6上，所述电阻薄膜6相比所述谐振环族7更靠近所述上层转接板2。在本发明中，通过在所述上层转接板2的空气腔4底部沉积所述电阻薄膜6降低所述谐振环族7的Q值，所述电阻薄膜6和所述谐振环族7一起构成了低Q谐振环族，即本发明提出了一种由低Q谐振环族组成的腔体谐振抑制结构。

在本发明中，所述上层转接板2优选为上层硅转接板，所述下层转接板1优选为下层硅转接板，在本发明中，所述上层硅转接板和所述下层硅转接板构成了堆叠在一起的双层硅转接板。

众所周知，毫米波信号在内嵌的所述射频芯片的片上传输线中传播，泄露的毫米波信号能量在由双层硅转接板堆叠构成的腔体内谐振，在腔体多模谐振频率点产生能量累积，造成毫米波信号在射频芯片的片上传输线中传播时叠加了腔体谐振引入的幅度和相位抖动，毫米波信号质量显著恶化。本发明提出一种由低Q谐振环族组成的腔体谐振抑制结构，该结构用于抑制由刻蚀了空气腔的双层硅转接板堆叠并内嵌射频芯片构成的三维异构集成射频结构的腔体谐振，本发明中的腔体谐振抑制结构实现了硅转接板内嵌大尺寸多通道单片集成射频芯片结构的腔体谐振抑制，以及空气腔内嵌射频芯片的超宽带匹配和低插损传输，并显著改善内嵌射频芯片幅相控制精度、带内幅度平坦度和带内相位线性度受腔体谐振的影响，与无腔体谐振抑制结构的腔体内嵌射频芯片射频特性相比，原幅度和相位抖动均已消除。

根据一些优选的实施方式，所述谐振环族7由多个间隔均匀排布的谐振环（例如6~10个）组成，例如，如图1所示；所述谐振环的厚度小于10μm（例如1、2、3、4、5、6、7、8或9μm），和/或所述谐振环的宽度（环宽）为50~100μm（例如50、55、60、65、70、75、80、85、90、95或100μm）。在本发明中，优选为所述谐振环的厚度小于10μm，本发明发现所述谐振环的厚度在5μm左右即可实现功能，而谐振环厚度在10μm以下不影响功能，谐振环厚度大于10μm则会由于金属电镀均匀性波动较大，不利于加工的一致性，且电镀时间长、成本高，并且不会引入有益效果；在本发明中，并且优选为所述谐振环的宽度为50~100μm，本发明发现所述谐振环的宽度在70μm左右谐振环的耦合谐振特性即可满足需求，谐振环宽度小于50μm加工精度对整体谐振的偏离影响较大，而谐振环宽度超过100μm则占用面积过大。

根据一些优选的实施方式，每相邻两个所述谐振环的间距为50~100μm（例如50、55、60、65、70、75、80、85、90、95或100μm）。在本发明中，优选为每相邻两个所述谐振环的间距为50~100μm，本发明发现每相邻两个所述谐振环的间距在70μm左右谐振环的耦合谐振特性即可满足需求，每相邻两个所述谐振环的间距小于50μm加工精度对整体谐振的偏离影响较大，而每相邻两个所述谐振环的间距超过100μm则占用面积过大。

根据一些优选的实施方式，所述电阻薄膜6的厚度不大于0.5μm（例如0.05、0.1、0.15、0.2、0.25、0.3、0.35、0.4、0.45或0.5μm）；在本发明中，优选为所述电阻薄膜6的厚度不大于0.5μm，本发明发现，所述电阻薄膜的厚度与采用电阻薄膜的电导率有关，电导率大的材料采用小的厚度，以保持方阻不变，基于建议的电阻薄膜材料（例如镍镉合金、钛或氮化钽等半导体工艺中常用电阻材料）电导率和拟达到的50Ohm左右的方阻，电阻薄膜的厚度需不大于0.5μm。

根据一些优选的实施方式，所述电阻薄膜6的方阻为30~70Ohm（例如30、35、40、45、50、55、60、65或70Ohm）；在本发明中，优选为所述电阻薄膜6的方阻为30~70 Ohm，这是因为电阻薄膜的方阻在常规半导体工艺中多采用50Ohm为设计目标，而本发明发现正负偏离20Ohm的电阻薄膜不影响本发明降低谐振环Q值的效果，如果电阻薄膜的方阻偏离50Ohm过大则不但需单独开发电阻薄膜工艺，而且也并不会引入有益效果。在本发明中，所述方阻即指的是方块电阻。

根据一些优选的实施方式，所述谐振环族7的周长变化范围覆盖需要抑制的腔体谐振频率对应的波长，即在本发明中，所述谐振环族的周长变化范围覆盖需抑制的腔体多模谐振频率在双层硅转接板中的波长。在本发明中，构成所述谐振环族7的所述谐振环的形状可采用圆环、椭圆环、多边形环（例如矩形环、六边形环、八边形环）等常用谐振结构；在本发明中，优选为所述电阻薄膜6也呈环状，为环状电阻薄膜。

根据一些优选的实施方式，所述谐振环的形状为圆环、椭圆环或多边形环。

根据一些优选的实施方式，所述电阻薄膜6可采用镍镉合金、钛或氮化钽等半导体工艺中常用电阻材料，优选的是，所述电阻薄膜6由镍镉合金、钛、氮化钽中的一种或多种（两种及两种以上）制成；和/或所述谐振环族7和所述谐振环可采用铜、金等半导体工艺中常用的金属材料制成，优选的是，所述谐振环族7和所述谐振环由铜和/或金制成，在本发明中，优选为所述谐振环族7和所述谐振环由金属材料制成，当所述谐振环族7和所述谐振环由金属材料制成时，所述谐振环族7也记作金属谐振环族。

根据一些优选的实施方式，所述上层转接板2和/或所述下层转接板1的厚度为200~300μm（例如200、210、220、230、240、250、260、270、280、290或300μm），在本发明中，优选为所述上层转接板2和/或所述下层转接板1的厚度为200~300μm，如果所述上层转接板2和/或所述下层转接板1的厚度小于200μm，则在设置空气腔后，所述上层转接板2和/或所述下层转接板1容易破片，即在挖腔后晶圆容易破片，所述上层转接板2和/或所述下层转接板1的厚度一般优选为200μm，但如果所述下层转接板1需要内嵌厚度为200μm的射频芯片3，则需要采用厚度为300μm的下层转接板，超过300μm厚度的则会导致硅转接板硅通孔深度口径比过大，难以加工；所述下层转接板1中设置有用于内嵌所述射频芯片3的空气腔（图中未示出），所述下层转接板1的空气腔的深度与所述射频芯片3的厚度相同，在本发明中，所述射频芯片3的厚度例如可以为50~200μm（例如50、100、150或200μm），优选的是，所述射频芯片3的厚度为100μm；和/或所述上层转接板2的空气腔4的深度为50~150μm（例如50、60、70、80、90、100、110、120、130、140或150μm），在本发明中，优选为所述上层转接板2的空气腔4的深度为50~150μm，如果小于50μm，则会使得空气腔底部距离射频芯片表面过近，影响射频芯片正常工作，大于150μm则会增加了硅转接板的加工难度、时间和成本，且并不会引入有益效果。在本发明中，将设置在下层转接板中的空气腔也记作下层转接板空气腔，将设置在上层转接板中的空气腔也记作上层转接板空气腔。

根据一些优选的实施方式，所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振时，使得100μm厚的射频芯片上的5μm厚的片上传输线5在40GHz以下频段的反射系数小于-30dB，传输系数大于-1dB。

本发明在第二方面提供了包含本发明在第一方面所述的腔体谐振抑制结构的三维异构集成射频结构。在本发明中，所述三维异构集成射频结构包括内嵌有射频芯片3的下层转接板1、与所述下层转接板1对位键合的上层转接板2、设置在所述射频芯片3上的片上传输线5和用于抑制三维异构集成射频结构的腔体谐振的腔体谐振抑制结构；所述上层转接板2在与所述射频芯片3相对应的位置设置有空气腔4；所述腔体谐振抑制结构包括依次设置在所述上层转接板2的空气腔4底部的电阻薄膜6和谐振环族7。

本发明在第三方面提供了本发明在第一方面所述的腔体谐振抑制结构或本发明在第二方面所述的三维异构集成射频结构在毫米波相控阵中的应用。

下面结合实施例对本发明作进一步说明。这些实施例只是就本发明的优选实施方式进行举例说明，本发明的保护范围不应解释为仅限于这些实施例。

实施例

本实施例提出了一种腔体谐振抑制结构，所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振；所述腔体谐振抑制结构应用在三维异构集成射频结构中时，如图1至3所示。

所述三维异构集成射频结构包括对位键合在一起的上层硅转接板和下层硅转接板，所述下层硅转接版中刻蚀有空气腔（下层硅转接板空气腔），所述下层硅转接板空气腔内嵌有射频芯片，所述射频芯片上设置有用于传播毫米波信号的片上传输线，所述上层硅转接板在与所述射频芯片相对应的位置刻蚀有空气腔（上层硅转接板空气腔）。

所述腔体谐振抑制结构包括在上层硅转接板空气腔底部依次沉积的环族电阻薄膜和金属谐振环族，所述环状电阻薄膜和所述金属谐振环族构成了低Q谐振环族，金属谐振环族周长变化范围覆盖需抑制的腔体多模谐振频率在硅转接板中的波长。

在本实施例中，所述上层硅转接板和所述下层硅转接板的厚度为200μm，所述上层硅转接板空气腔的深度为100μm，所述下层硅转接板空气腔的深度与所述射频芯片的厚度相同，所述射频芯片的厚度为100μm；所述片上传输线的厚度为5μm；所述金属谐振环族由8个间隔均匀排布的圆环状谐振环组成，每个金属谐振环的厚度为5μm，每个金属谐振环的宽度为70μm，每相邻两个金属谐振环间隔为70μm排布；所述环状电阻薄膜的厚度为0.1μm，所述环状电阻薄膜的方阻为50 Ohm；所述金属谐振环族采用铜金属制成，所述环状电阻薄膜采用钛电阻材料制成。

在本实施例中，无腔体谐振抑制结构的腔体内嵌射频芯片的S11与S21幅度仿真结果如图4所示；无腔体谐振抑制结构的腔体内嵌射频芯片的S21相位仿真结果如图5所示；含有本实施例中的腔体谐振抑制结构的腔体内嵌射频芯片的S11与S21幅度仿真结果如图6所示；含有本实施例中的腔体谐振抑制结构的腔体内嵌射频芯片的S21相位仿真结果如图7所示。

在本实施例中，将所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振时，使得100μm厚的射频芯片上的5μm厚的片上传输线在40GHz以下频段的反射系数小于-30dB，传输系数大于-1dB，并显著改善内嵌射频芯片幅相控制精度、带内幅度平坦度和带内相位线性度受腔体谐振的影响，与无腔体谐振抑制结构的腔体内嵌射频芯片射频特性相比，原幅度和相位抖动均已消除。

综上所述，与现有技术相比，本发明提出的腔体谐振抑制结构，采用硅转接板空气腔底部沉积金属谐振环族覆盖腔体多模谐振频率，采用空气腔底部沉积电阻薄膜降低金属谐振环族的Q值，实现了硅转接板大尺寸空气腔谐振抑制，以及空气腔内嵌射频芯片的超宽带匹配和低插损传输，显著改善内嵌射频芯片幅相控制精度、带内幅度平坦度和带内相位线性度受腔体谐振的影响。

特别说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图1至图3所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的部件或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对发明的限制。

最后说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细说明，本领域普通技术人员应当理解：其依然可以对各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种腔体谐振抑制结构，其特征在于：

所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振；

所述三维异构集成射频结构包括内嵌有射频芯片的下层转接板、与所述下层转接板对位键合的上层转接板和设置在所述射频芯片上的片上传输线；所述上层转接板在与所述射频芯片相对应的位置设置有空气腔；

所述腔体谐振抑制结构包括依次设置在所述上层转接板的空气腔底部的电阻薄膜和谐振环族；所述电阻薄膜相比所述谐振环族更靠近所述上层转接板。

2.根据权利要求1所述的腔体谐振抑制结构，其特征在于：

所述谐振环族由多个间隔均匀排布的谐振环组成；

所述谐振环的厚度小于10μm，和/或所述谐振环的宽度为50~100μm。

3.根据权利要求2所述的腔体谐振抑制结构，其特征在于：

每相邻两个所述谐振环的间距为50~100μm。

4.根据权利要求1所述的腔体谐振抑制结构，其特征在于：

所述电阻薄膜的厚度不大于0.5μm，和/或所述电阻薄膜的方阻为30~70Ohm。

5.根据权利要求2或3所述的腔体谐振抑制结构，其特征在于：

所述谐振环族的周长变化范围覆盖需要抑制的腔体谐振频率对应的波长；和/或

所述谐振环的形状为圆环、椭圆环或多边形环。

6.根据权利要求1至4任一项所述的腔体谐振抑制结构，其特征在于：

所述电阻薄膜由镍镉合金、钛、氮化钽中的一种或多种制成；和/或

所述谐振环族由铜和/或金制成。

7.根据权利要求1至4任一项所述的腔体谐振抑制结构，其特征在于：

所述上层转接板和/或所述下层转接板的厚度为200~300μm；和/或

所述下层转接板中设置有用于内嵌所述射频芯片的空气腔，所述下层转接板的空气腔的深度与所述射频芯片的厚度相同；和/或

所述上层转接板的空气腔的深度为50~150μm。

8.根据权利要求1至4任一项所述的腔体谐振抑制结构，其特征在于：

所述腔体谐振抑制结构用于抑制三维异构集成射频结构的腔体谐振时，使得100μm厚的射频芯片上的5μm厚的片上传输线在40GHz以下频段的反射系数小于-30dB，传输系数大于-1dB。

9.包含权利要求1至8中任一项所述的腔体谐振抑制结构的三维异构集成射频结构。

Images