JP2014154585A - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP2014154585A
JP2014154585A JP2013020558A JP2013020558A JP2014154585A JP 2014154585 A JP2014154585 A JP 2014154585A JP 2013020558 A JP2013020558 A JP 2013020558A JP 2013020558 A JP2013020558 A JP 2013020558A JP 2014154585 A JP2014154585 A JP 2014154585A
Authority
JP
Japan
Prior art keywords
film
dielectric film
semiconductor device
upper electrode
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013020558A
Other languages
English (en)
Other versions
JP6079279B2 (ja
Inventor
Masahiro Totsuka
正裕 戸塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013020558A priority Critical patent/JP6079279B2/ja
Priority to US14/036,122 priority patent/US9035424B2/en
Priority to CN201410043288.0A priority patent/CN103972210A/zh
Priority to KR1020140011999A priority patent/KR101551631B1/ko
Publication of JP2014154585A publication Critical patent/JP2014154585A/ja
Application granted granted Critical
Publication of JP6079279B2 publication Critical patent/JP6079279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016Thin-film circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】本発明は、配線上又はMIMキャパシタ上に重ねて形成された上部MIMキャパシタの上部電極が誘電体膜から浮いたり剥がれたりすることを防止できる半導体装置、及びその半導体装置の製造方法を提供することを目的とする。
【解決手段】基板13と、該基板の上に部分的に形成された金属膜14と、該金属膜上の第1部分16aと、該基板の上に該第1部分とつながるように形成された第2部分16bとを有する第1誘電体膜16と、該第1部分の上に形成された下部電極18と、該下部電極上の第3部分20aと、該第1誘電体膜の上に該第3部分とつながるように形成された第4部分20bとを有する第2誘電体膜20と、該第2誘電体膜の上に部分的に形成された上部電極24と、該第2誘電体膜の上に、該上部電極の側面と接するように形成された補強膜22と、を備える。
【選択図】図1

Description

本発明は、複数のMIMキャパシタを有する半導体装置、及びその半導体装置の製造方法に関する。
特許文献1には、最上層配線、容量層、及びF/CPAD(フリップチップパッド)により形成されたMIMキャパシタを有する半導体装置が開示されている。
特開2007−250760号公報
複数のMIMキャパシタを有する半導体装置を小型化するためには、半導体装置内の配線上又はMIMキャパシタ上に重ねてMIMキャパシタ(上部MIMキャパシタと称する)を形成することが好ましい。上部MIMキャパシタの上部電極は、隣接する構造との絶縁確保のために、狭い幅で形成されることが好ましい。
しかしながら、上部MIMキャパシタの上部電極の幅を狭くすると、上部MIMキャパシタの上部電極とその下の誘電体との付着強度が不足し、当該上部電極が誘電体膜から浮いたり剥がれたりする問題があった。
上部MIMキャパシタの上部電極が誘電体膜から浮いたり剥がれたりすることを防止するために、当該上部電極の幅を広くすることも考えられる。しかし、上部MIMキャパシタの誘電体膜は、その下層の配線又はMIMキャパシタの厚みの影響を受けて段差を有していることが多い。従って、上部MIMキャパシタの上部電極の幅を広くすると、誘電体膜の段差の上に当該上部電極を形成しなければならず、段差上の上部電極が浮いたり剥がれたりする問題があった。
本発明は、上述のような課題を解決するためになされたもので、配線上又はMIMキャパシタ上に重ねて形成された上部MIMキャパシタの上部電極が誘電体膜から浮いたり剥がれたりすることを防止できる半導体装置、及びその半導体装置の製造方法を提供することを目的とする。
本願の発明に係る半導体装置は、基板と、該基板の上に部分的に形成された金属膜と、該金属膜上の第1部分と、該基板の上に該第1部分とつながるように形成された第2部分とを有する第1誘電体膜と、該第1部分の上に形成された下部電極と、該下部電極上の第3部分と、該第1誘電体膜の上に該第3部分とつながるように形成された第4部分とを有する第2誘電体膜と、該第2誘電体膜の上に部分的に形成された上部電極と、該第2誘電体膜の上に、該上部電極の側面と接するように形成された補強膜と、を備えたことを特徴とする。
本願の発明に係る半導体装置の製造方法は、基板の主面の一部に金属膜を形成する工程と、該金属膜上の第1部分と、該基板の上に該第1部分とつながるように形成された第2部分とを有する第1誘電体膜を形成する工程と、該第1部分の上に下部電極を形成する工程と、塗布法により、該下部電極上の第3部分と該第1誘電体膜上の第4部分を有する第2誘電体膜を一体的に形成することで、第3部分と第4部分の上面を平坦にする工程と、CVD法、スパッタ法、又は蒸着法により該第2誘電体膜の上に、該下部電極の直上を開口した補強膜を形成する工程と、該開口をうめる上部電極を形成する工程と、を備えたことを特徴とする。
本発明によれば、配線上又はMIMキャパシタ上に重ねて形成された上部MIMキャパシタの上部電極が誘電体膜から浮いたり剥がれたりすることを防止できる。
本発明の実施の形態1に係る半導体装置の一部の断面図である。 補強膜を全面に形成したことを示す断面図である。 補強膜に開口を形成したことを示す断面図である。 給電層を形成したことを示す断面図である。 レジストを形成したことを示す断面図である。 上部電極を形成したことを示す断面図である。 本発明の実施の形態2に係る半導体装置の一部の断面図である。 本発明の実施の形態3に係る半導体装置の一部の断面図である。 本発明の実施の形態4に係る半導体装置の一部の断面図である。
本発明の実施の形態に係る半導体装置と半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置の一部の断面図である。この半導体装置は半導体基板10を備えている。半導体基板10は例えばSi、GaAs、InP、GaN,又はSiCで形成されている。半導体基板10の上には絶縁膜12が形成されている。半導体基板10と絶縁膜12をまとめて基板13と称する。
基板13の上には部分的に金属膜14が形成されている。基板13と金属膜14の上には一体的に第1誘電体膜16が形成されている。第1誘電体膜16は、金属膜14上の第1部分16aと、基板13の上に第1部分16aとつながるように形成された第2部分16bとを有している。第1部分16aは第2部分16bよりも高い位置にある。
第1部分16aの上には下部電極18が形成されている。下部電極18の幅は例えば5μmである。下部電極18と第1誘電体膜16の上には第2誘電体膜20が形成されている。第2誘電体膜20は、下部電極18上の第3部分20aと、第1誘電体膜16の上に第3部分20aとつながるように形成された第4部分20bとを有している。第3部分20aは第4部分20bよりも高い位置にある。第4部分20bと第3部分20aを接続する部分には断面視で段差が形成されている。
第3部分20aと第4部分20bの上に一体的に補強膜22が形成されている。補強膜22は、下部電極18の直上に幅4μm程度の開口を有している。補強膜22は例えばBCB(benzocyclobutene)若しくはポリイミド等の有機樹脂、フッ素樹脂、PAE(Poly Arylene Ether)、HSQ(Hydrogen SilseQuioxane)、又はMSQ(Methyl SilseQuioxane)で形成されている。
補強膜22の開口を埋めるように、第3部分20aの上に上部電極24が形成されている。上部電極24は、補強膜22の開口を埋める根元部24aと、補強膜22の上に乗り上げた乗り上げ部24bとを有している。根元部24aと乗り上げ部24bは一体的に形成されている。上部電極24の根元部24aの側面と補強膜22が接している。
金属膜14、第1誘電体膜16、及び下部電極18は下部MIM(Metal Insulator Metal)キャパシタを形成し、下部電極18、第2誘電体膜20、及び上部電極24は上部MIMキャパシタを形成している。なお、本発明の実施の形態1に係る半導体装置は、下部MIMキャパシタと上部MIMキャパシタからなる構造(この構造を積層MIMキャパシタと称する)を多数有するMMIC(Microwave Monolithic IC)である。
本発明の実施の形態1に係る半導体装置の製造方法を説明する。まず、金属膜14、第1誘電体膜16、下部電極18、及び第2誘電体膜20の各層を周知の方法で形成する。具体的には、基板13の主面の一部に金属膜14を形成する。次いで、金属膜14上の第1部分16aと、基板13の上に第1部分16aとつながるように形成された第2部分16bとを有する第1誘電体膜16を形成する。次いで、第1部分16aの上に下部電極18を形成する。次いで、第3部分20aと第4部分20bを有する第2誘電体膜20を形成する。
次いで、第2誘電体膜20の上に補強膜22を形成する。図2は、補強膜を全面に形成したことを示す断面図である。補強膜22Aは感光性を有する材料で形成する。そのような材料として、例えば、BCB若しくはポリイミド等の有機樹脂、フッ素樹脂、PAE、HSQ、又はMSQがある。第2誘電体膜20の表面には断面視で段差があるが、補強膜22Aの表面は断面視で平坦となる。
次いで、補強膜22Aに開口を形成する。図3は、補強膜に開口22aを形成したことを示す断面図である。補強膜22Aに露光処理、現像処理、及びキュア処理を施すことにより開口22aを形成する。次いで、補強膜22の表面、及び開口22aにより露出した部分に給電層を形成する。図4は、給電層50を形成したことを示す断面図である。給電層50は、補強膜22の表面、開口22aにより露出した補強膜22の側面、及び開口22aにより露出した第3部分20aの表面に形成する。
次いで、給電層50の一部にレジストを形成する。図5は、レジスト52を形成したことを示す断面図である。レジスト52は、補強膜22の表面に形成された給電層50の上に形成する。次いで、めっき法により上部電極を形成する。図6は、上部電極24を形成したことを示す断面図である。その後レジスト52及びレジスト52直下の給電層50を除去する。なお、残った給電層50は上部電極24の一部となる。
金属膜14、下部電極18、及び上部電極24は例えば、チタン(Ti)、金(Au)、白金(Pt)、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、若しくはタングステン(W)を含有する導体、又はこの導体の積層構造で形成する。絶縁膜12、第1誘電体膜16、及び第2誘電体膜20は例えば、窒化シリコン(SiN)、窒酸化シリコン(SiON)、酸化シリコン(SiO)、酸化アルミニウム(AlO)、窒化アルミニウム(AlN)、酸化タンタル(TaO)、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO)、チタン酸ストロンチウム(STO)、チタン酸バリウムストロンチウム(BST)又はこれらの積層構造で形成する。
本発明の実施の形態1に係る半導体装置によれば、補強膜22が上部電極24の側面と接して上部電極24の位置を固定しているので、上部電極24が第2誘電体膜20から浮いたり剥がれたりすることを防止できる。これにより、上部電極24を形成した後に例えばスプレー洗浄を実施して上部電極24に力を及ぼしても、上部電極24が第2誘電体膜20から浮いたり剥がれたりすることを防止できる。
補強膜22の利用により上部電極24の浮き又は剥がれを防止できるので、上部電極24は狭い幅(例えば4μm)で形成することができる。上部電極24を狭い幅で形成すると隣接する構造との絶縁を確保しやすくなる。下部電極18についても5μmと幅を狭くしたので隣接する構造との絶縁を確保できる。なお、隣接する構造とは、例えば他の積層MIMキャパシタである。
一般に、複数のMIMキャパシタが形成される領域の面積はMMIC全体の面積の20−30%程度にも達することが多い。ところが、本発明の実施の形態1に係る半導体装置のように積層MIMキャパシタを形成することで、MIMキャパシタを積層させないで形成した場合と比較してMIMキャパシタが形成される領域の面積を半減させることができる。従って、半導体装置の小型化及び製造コストの低減が可能となる。
本発明の実施の形態1に係る半導体装置では、金属膜14は下部MIMキャパシタの下部電極として機能するものとしたが、金属膜14を配線として用いてもよい。この場合、配線(金属膜14)の上に下部電極18と上部電極24を有する上部MIMキャパシタを形成することになる。
下部電極18の幅は5μm、上部電極24の幅は4μmとしたが、特にこれらの幅に限定されない。以下の実施の形態でも同様である。なお、上部電極24を第3部分20aの上に形成するためには、下部電極18の幅よりも上部電極24の根元部24aの幅を狭くする必要がある。
実施の形態2.
本発明の実施の形態2に係る半導体装置と半導体装置の製造方法は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図7は、本発明の実施の形態2に係る半導体装置の一部の断面図である。第2誘電体膜100の表面は平坦になっている。つまり、第2誘電体膜100の第4部分100bは第3部分100aよりも厚く形成されることで、第3部分100aと第4部分100bの上面が同じ高さとなっている。
実施の形態2に係る半導体装置の製造方法を説明する。塗布法により、下部電極18上の第3部分100aと第1誘電体膜16上の第4部分100bとを有する第2誘電体膜100を一体的に形成する。これにより、第3部分100aと第4部分100bの上面を平坦にする。次いで、CVD法、スパッタ法、又は蒸着法により第2誘電体膜100の上に補強膜102を形成する。実施の形態1と同様に、補強膜102のうち下部電極18の直上部分に開口を形成する。次いで、この開口を埋める上部電極24を形成する。
実施の形態1に係る半導体装置の製造方法では第2誘電体膜20が段差を有している。従って、補強膜22の表面を平坦にするためには補強膜22は塗布法で形成することが好ましい。しかしながら、本発明の実施の形態2に係る半導体装置の製造方法では、第2誘電体膜100の表面が平坦になるように第2誘電体膜100を形成するので、補強膜102の形成方法は塗布法に限定されずCVD法、スパッタ法、又は蒸着法を使うことができる。
実施の形態3.
本発明の実施の形態3に係る半導体装置と半導体装置の製造方法は、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図8は、本発明の実施の形態3に係る半導体装置の一部の断面図である。第4部分20bと第3部分20aを接続する部分には断面視で段差が形成されている。上部電極200は、第3部分20aと第4部分20bの上に一体的に形成されることで下部電極18を第2誘電体膜20を介して覆っている。なお、上部電極200は根元部200aと乗り上げ部200bを備えている。
補強膜202は第4部分20bの上に形成されている。図8から分かるように、補強膜202は実施の形態1の場合と比較して幅の広い開口を有しているので、上部電極200の形成方法はめっき法に限定されず例えばスパッタ法又は蒸着法を用いることができる。
本発明の実施の形態3に係る半導体装置によれば、第2誘電体膜20の段差の上に上部電極200を形成するが、補強膜202が上部電極200を補強しているので上部電極200の浮き又は剥がれを防止できる。このように上部電極200の幅を広くすることで、上部MIMキャパシタの容量を高めることができる。
実施の形態4.
本発明の実施の形態4に係る半導体装置と半導体装置の製造方法は、実施の形態3との共通点が多いので実施の形態3との相違点を中心に説明する。図9は、本発明の実施の形態4に係る半導体装置の一部の断面図である。第2誘電体膜300の第3部分300aと第4部分300bは表面が同じ高さであり、第2誘電体膜300全体として平坦な表面を有している。補強膜302は第4部分300bの上に形成されている。上部電極304はめっき法、スパッタ法、又は蒸着法で形成されている。
上部電極304は幅が広いが、第2誘電体膜300の表面が平坦になっているので、上部電極304は段差上に形成する必要がない。上部電極304は、段差上に形成されていないことと、補強膜302によって補強されていることによって、浮き又は剥がれが発生しづらい。
なお、本発明の実施の形態1−4の半導体装置は、上部電極が第2誘電体膜の上に部分的に形成され、この上部電極を補強膜で補強するという点において共通している。
10 半導体基板、 12 絶縁膜、 13 基板、 14 金属膜、 16 第1誘電体膜、 16a 第1部分、 16b 第2部分、 18 下部電極、 20 第2誘電体膜、 20a 第3部分、 20b 第4部分、 22 補強膜、 22a 開口、 24 上部電極、 24a 根元部、 24b 乗り上げ部、 50 給電層、 52 レジスト、 100 第2誘電体膜、 100a 第3部分、 100b 第4部分、 102 補強膜、 200 上部電極、 200a 根元部、 200b 乗り上げ部、 202 補強膜、 300 第2誘電体膜、 300a 第1部分、 300b 第2部分、 302 補強膜、 304 上部電極

Claims (10)

  1. 基板と、
    前記基板の上に部分的に形成された金属膜と、
    前記金属膜上の第1部分と、前記基板の上に前記第1部分とつながるように形成された第2部分とを有する第1誘電体膜と、
    前記第1部分の上に形成された下部電極と、
    前記下部電極上の第3部分と、前記第1誘電体膜の上に前記第3部分とつながるように形成された第4部分とを有する第2誘電体膜と、
    前記第2誘電体膜の上に部分的に形成された上部電極と、
    前記第2誘電体膜の上に、前記上部電極の側面と接するように形成された補強膜と、を備えたことを特徴とする半導体装置。
  2. 前記金属膜、前記第1誘電体膜、及び前記下部電極は下部MIMキャパシタを形成し、
    前記下部電極、前記第2誘電体膜、及び前記上部電極は上部MIMキャパシタを形成していることを特徴とする請求項1に記載の半導体装置。
  3. 前記第4部分と前記第3部分を接続する部分には断面視で段差が形成され、
    前記上部電極は前記第3部分の上に形成され、
    前記補強膜は前記第3部分と前記第4部分の上に一体的に形成されたことを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記第4部分と前記第3部分を接続する部分には断面視で段差が形成され、
    前記上部電極は、前記第3部分と前記第4部分の上に一体的に形成されることで前記下部電極を前記第2誘電体膜を介して覆い、
    前記補強膜は前記第4部分の上に形成されたことを特徴とする請求項1又は2に記載の半導体装置。
  5. 前記上部電極は、前記補強膜の上に乗り上げた乗り上げ部を有することを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
  6. 前記下部電極の幅は5μm以下であることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
  7. 前記第4部分は前記第3部分よりも厚く形成されることで、前記第3部分と第4部分の上面が同じ高さであることを特徴とする請求項1又は2に記載の半導体装置。
  8. 前記補強膜は、BCB(benzocyclobutene)、ポリイミド、フッ素樹脂、PAE(Poly Arylene Ether)、HSQ(Hydrogen SilseQuioxane)、又はMSQ(Methyl SilseQuioxane)で形成されたことを特徴とする請求項1乃至7のいずれか1項に記載の半導体装置。
  9. 基板の主面の一部に金属膜を形成する工程と、
    前記金属膜上の第1部分と、前記基板の上に前記第1部分とつながるように形成された第2部分とを有する第1誘電体膜を形成する工程と、
    前記第1部分の上に下部電極を形成する工程と、
    塗布法により、前記下部電極上の第3部分と前記第1誘電体膜上の第4部分を有する第2誘電体膜を一体的に形成することで、第3部分と第4部分の上面を平坦にする工程と、
    CVD法、スパッタ法、又は蒸着法により前記第2誘電体膜の上に、前記下部電極の直上を開口した補強膜を形成する工程と、
    前記開口をうめる上部電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
  10. 前記補強膜は前記第4部分の上に形成され、
    前記上部電極はめっき法、スパッタ法、又は蒸着法で形成されたことを特徴とする請求項9に記載の半導体装置の製造方法。
JP2013020558A 2013-02-05 2013-02-05 半導体装置、半導体装置の製造方法 Active JP6079279B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013020558A JP6079279B2 (ja) 2013-02-05 2013-02-05 半導体装置、半導体装置の製造方法
US14/036,122 US9035424B2 (en) 2013-02-05 2013-09-25 Semiconductor device
CN201410043288.0A CN103972210A (zh) 2013-02-05 2014-01-29 半导体装置、半导体装置的制造方法
KR1020140011999A KR101551631B1 (ko) 2013-02-05 2014-02-03 반도체장치 및 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013020558A JP6079279B2 (ja) 2013-02-05 2013-02-05 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014154585A true JP2014154585A (ja) 2014-08-25
JP6079279B2 JP6079279B2 (ja) 2017-02-15

Family

ID=51241539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013020558A Active JP6079279B2 (ja) 2013-02-05 2013-02-05 半導体装置、半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9035424B2 (ja)
JP (1) JP6079279B2 (ja)
KR (1) KR101551631B1 (ja)
CN (1) CN103972210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130620A (ja) * 2016-01-22 2017-07-27 株式会社デンソー 半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021100007A (ja) * 2019-12-19 2021-07-01 Tdk株式会社 電子部品及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111313A (ja) * 1993-10-12 1995-04-25 Rohm Co Ltd 半導体容量素子
JPH11501159A (ja) * 1995-03-03 1999-01-26 ノーザン・テレコム・リミテッド 集積回路用コンデンサ構造およびその製造方法
JP2003218228A (ja) * 2001-12-05 2003-07-31 Samsung Electronics Co Ltd 半導体装置及びその形成方法
JP2007250760A (ja) * 2006-03-15 2007-09-27 Nec Electronics Corp 半導体装置
JP2007300002A (ja) * 2006-05-01 2007-11-15 Tdk Corp 電子部品
JP2011055015A (ja) * 2010-12-16 2011-03-17 Renesas Electronics Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226582A (ja) * 1992-02-12 1993-09-03 Hitachi Ltd 化合物半導体装置
JPH06252357A (ja) * 1993-02-23 1994-09-09 Hitachi Ltd 半導体素子
JPH07321289A (ja) * 1994-05-24 1995-12-08 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
JPH11274428A (ja) 1998-03-19 1999-10-08 Kawasaki Steel Corp 半導体装置及びその製造方法
US20030197215A1 (en) 2002-02-05 2003-10-23 International Business Machines Corporation A dual stacked metal-insulator-metal capacitor and method for making same
KR100720445B1 (ko) 2002-08-23 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자의 콘택 배선 및 그 형성방법
US7223654B2 (en) * 2005-04-15 2007-05-29 International Business Machines Corporation MIM capacitor and method of fabricating same
JP2009009984A (ja) * 2007-06-26 2009-01-15 Sharp Corp 半導体装置及びその製造方法
US8039924B2 (en) * 2007-07-09 2011-10-18 Renesas Electronics Corporation Semiconductor device including capacitor element provided above wiring layer that includes wiring with an upper surface having protruding portion
JP2009135216A (ja) * 2007-11-29 2009-06-18 Nec Electronics Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111313A (ja) * 1993-10-12 1995-04-25 Rohm Co Ltd 半導体容量素子
JPH11501159A (ja) * 1995-03-03 1999-01-26 ノーザン・テレコム・リミテッド 集積回路用コンデンサ構造およびその製造方法
JP2003218228A (ja) * 2001-12-05 2003-07-31 Samsung Electronics Co Ltd 半導体装置及びその形成方法
JP2007250760A (ja) * 2006-03-15 2007-09-27 Nec Electronics Corp 半導体装置
JP2007300002A (ja) * 2006-05-01 2007-11-15 Tdk Corp 電子部品
JP2011055015A (ja) * 2010-12-16 2011-03-17 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130620A (ja) * 2016-01-22 2017-07-27 株式会社デンソー 半導体装置の製造方法
WO2017126207A1 (ja) * 2016-01-22 2017-07-27 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
US20140217548A1 (en) 2014-08-07
CN103972210A (zh) 2014-08-06
US9035424B2 (en) 2015-05-19
JP6079279B2 (ja) 2017-02-15
KR20140100423A (ko) 2014-08-14
KR101551631B1 (ko) 2015-09-09

Similar Documents

Publication Publication Date Title
US8072073B2 (en) Semiconductor device and method of manufacturing same
US9929120B2 (en) Semiconductor device and its manufacturing method
JP6725109B2 (ja) 半導体装置
JP2020115587A (ja) キャパシタ
JP6579502B2 (ja) キャパシタ
TW202013752A (zh) 半導體結構及其製造方法
US11476055B2 (en) Thin film capacitor and method of manufacturing the same
JP6079279B2 (ja) 半導体装置、半導体装置の製造方法
CN108336052B (zh) 金属再布线结构、芯片封装器件及芯片封装器件制作工艺
WO2019026771A1 (ja) キャパシタ
JP6137454B2 (ja) 半導体装置および半導体装置の製造方法
US20220059646A1 (en) Capacitor
US9786592B2 (en) Integrated circuit structure and method of forming the same
US10566283B2 (en) Semiconductor device and a corresponding method of manufacturing semiconductor devices
US10593625B2 (en) Semiconductor device and a corresponding method of manufacturing semiconductor devices
KR20100015855A (ko) 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조
JP5013131B2 (ja) 半導体装置の製造方法
JP6458718B2 (ja) Mimキャパシタ及びその製造方法
JP6717520B2 (ja) コンデンサの製造方法
JP6068326B2 (ja) 多層配線用パッド構造の製造方法
JP2016119321A (ja) 半導体装置
JP2006318943A (ja) 半導体装置およびその製造方法
JP2014003336A (ja) 半導体装置の製造方法
JP2008283038A (ja) 半導体装置及びその製造方法
JPWO2018088265A1 (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170102

R150 Certificate of patent or registration of utility model

Ref document number: 6079279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250