JP6458718B2 - Mimキャパシタ及びその製造方法 - Google Patents

Mimキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP6458718B2
JP6458718B2 JP2015231981A JP2015231981A JP6458718B2 JP 6458718 B2 JP6458718 B2 JP 6458718B2 JP 2015231981 A JP2015231981 A JP 2015231981A JP 2015231981 A JP2015231981 A JP 2015231981A JP 6458718 B2 JP6458718 B2 JP 6458718B2
Authority
JP
Japan
Prior art keywords
conductive film
film
mim capacitor
semi
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015231981A
Other languages
English (en)
Other versions
JP2017098499A (ja
Inventor
正裕 戸塚
正裕 戸塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015231981A priority Critical patent/JP6458718B2/ja
Publication of JP2017098499A publication Critical patent/JP2017098499A/ja
Application granted granted Critical
Publication of JP6458718B2 publication Critical patent/JP6458718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、占有面積を削減することができるMIMキャパシタ及びその製造方法に関する。
MMIC(Microwave Monolithic IC)などの半導体装置の構成素子の1つとしてMIM(Metal Insulator Metal)キャパシタが用いられている(例えば、特許文献1参照)。
特開2003−303896号公報
MIMキャパシタは半導体装置内で通常20〜30%を占め、占有面積が大きい。このため、半導体装置の面積縮小に対してMIMキャパシタが阻害要因となっている。半導体装置の面積縮小は製造コスト削減に大きく寄与するため、半導体装置におけるMIMキャパシタの占有面積を削減することが重要である。
本発明は、上述のような課題を解決するためになされたもので、その目的は占有面積を削減することができるMIMキャパシタ及びその製造方法を得るものである。
本発明に係るMIMキャパシタは、基板と、前記基板上に形成された第1の導電膜と、前記第1の導電膜上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成され、前記第1の導電膜に接続され、開口を有する第2の導電膜と、前記第1の絶縁膜内に形成され、前記開口に繋がり、前記開口よりも幅が広い掘り込み構造と、前記掘り込み構造の床、側壁及び天井を含む内壁に順に形成された第1の誘電膜及び第3の導電膜とを備えることを特徴とする。
本発明では、掘り込み構造の内壁に形成された第1の誘電膜及び第3の導電膜とその周囲の第1及び第2の導電膜によりMIMキャパシタが構成される。このように掘り込み構造の内壁の面積を有効利用することでMIMキャパシタの表面積が拡大される。これにより、半導体装置内におけるMIMキャパシタの占有面積を削減することができる。
本発明の実施の形態1に係るMIMキャパシタを示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態2に係るMIMキャパシタを示す断面図である。 本発明の実施の形態3に係るMIMキャパシタを示す断面図である。 本発明の実施の形態4に係るMIMキャパシタを示す断面図である。 本発明の実施の形態5に係るMIMキャパシタを示す断面図である。 本発明の実施の形態5に係るMIMキャパシタの製造方法を示す断面図である。 本発明の実施の形態5に係るMIMキャパシタの製造方法を示す断面図である。
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係るMIMキャパシタを示す断面図である。半絶縁性基板1上に導電膜2が形成されている。導電膜2上に絶縁膜3が形成されている。絶縁膜3上に導電膜4が形成されている。導電膜4は導電膜2に接続され、開口5を有する。
絶縁膜3内に掘り込み構造6が形成されている。掘り込み構造6は開口5に繋がり、開口5よりも幅が広い。掘り込み構造6の床、側壁及び天井を含む内壁に誘電膜7及び導電膜8が順に形成されている。誘電膜7及び導電膜8は導電膜4上にも形成されている。これらを覆うように誘電膜9が形成されている。下部電極10が導電膜2,4に接続され、上部電極11が導電膜8に接続されている。
続いて、本実施の形態に係るMIMキャパシタの製造方法を説明する。図2から図11は、本発明の実施の形態1に係るMIMキャパシタの製造方法を示す断面図である。まず、図2に示すように、半絶縁性基板1上に導電膜2を蒸着法又はスパッタ法により形成し、リフトオフ法によりパターニングする。
次に、図3に示すように、導電膜2上に絶縁膜3をCVD(Chemical Vapor Deposition)法又はスパッタ法により形成する。次に、図4に示すように、絶縁膜3にコンタクトホール12をドライエッチャ等により形成する。
次に、図5に示すように、絶縁膜3上及びコンタクトホール12内に導電膜4を蒸着法又はスパッタ法により形成する。導電膜4はコンタクトホール12を介して導電膜2に接続される。導電膜4をリフト法によりパターニングして開口5を形成する。
次に、図6に示すように、開口5周辺以外をレジスト13で覆う。そして、フッ酸又はバッファードフッ酸等の薬液を用いたウェットエッチングにより、開口5から絶縁膜3をサイドエッチングして、開口5よりも幅が広い掘り込み構造6を形成する。その後、レジスト13を除去する。なお、図6ではサイドエッチングを途中で止めているが、絶縁膜3を完全にエッチングしてもよい。
次に、図7に示すように、掘り込み構造6の床、側壁及び天井を含む内壁、開口5の側壁及び導電膜4上に、誘電膜7及び導電膜8を順に原子層堆積(ALD: Atomic Layer Deposition)法により形成する。次に、図8に示すように、導電膜4上の誘電膜7及び導電膜8をドライエッチャ等によりパターニングする。
次に、図9に示すように、掘り込み構造6内を含む全面に誘電膜9をALD法により形成する。この誘電膜9は掘り込み構造6内部の保護膜としても用いる。なお、掘り込み構造6内部の保護が不要であれば、誘電膜9をCVD法又はスパッタ法で形成してもよい。次に、図10に示すように、誘電膜9にコンタクトホール14をドライエッチャ等により形成する。
次に、図1に示すように、導電膜を蒸着法又はスパッタ法により形成し、リフトオフ法によりパターニングすることで、基板上面側に引き出された下部電極10及び上部電極11を形成する。以上の工程により本実施の形態に係るMIMキャパシタが製造される。
以上説明したように、本実施の形態では、掘り込み構造6の内壁に形成された誘電膜7及び導電膜8とその周囲の導電膜2,4によりMIMキャパシタが構成される。このように掘り込み構造6の内壁の面積を有効利用することでMIMキャパシタの表面積が拡大される。これにより、半導体装置内におけるMIMキャパシタの占有面積を削減することができる。
また、誘電膜7及び導電膜8は導電膜4上にも形成されている。これらの導電膜4、誘電膜7及び導電膜8によりMIMキャパシタが構成される。このように掘り込み構造6以外の領域も利用することでMIMキャパシタの表面積が更に拡大される。
また、掘り込み構造6に繋がる開口5は狭いため、一般的なスパッタ法、CVD法、及び蒸着法では掘り込み構造6の内壁に薄膜を殆ど成膜できない。特に、導電膜4の膜厚はMIM容量値に直接影響するため致命的である。そこで、極めてカバレッジの良い成膜法であるALD法を用いることで、掘り込み構造6の内壁に誘電膜7及び導電膜8を形成することができる。
実施の形態2.
図11は、本発明の実施の形態2に係るMIMキャパシタを示す断面図である。実施の形態1の構成に加えて、導電膜4の上方において導電膜8、誘電膜9及び下部電極10が積層されている。これらの層によりMIMキャパシタが構成される。これにより、MIMキャパシタの表面積が実施の形態1よりも更に拡大される。
実施の形態3.
図12は、本発明の実施の形態3に係るMIMキャパシタを示す断面図である。実施の形態1,2では半絶縁性基板1を用いていたが、本実施の形態では半導体基板15を用いる。半導体基板15と導電膜2の間に絶縁膜16がCVD又はスパッタにより形成されている。絶縁膜16により半導体基板15との絶縁性が高まるため、基板経由のリーク電流を抑制することができる。
実施の形態4.
図13は、本発明の実施の形態4に係るMIMキャパシタを示す断面図である。本実施の形態では、掘り込み構造6が2個形成されている。その他の構成は実施の形態1と同様である。これに限らず、実施の形態1〜3の構造において掘り込み構造6を複数形成すればよい。これにより、個々の掘り込み構造6のサイドエッチング量を小さくできるため、掘り込み構造6の天井側の導電膜8のたわみの影響を小さくできる。
実施の形態5.
図14は、本発明の実施の形態5に係るMIMキャパシタを示す断面図である。半絶縁性基板17内に掘り込み構造18が形成されている。掘り込み構造18は、半絶縁性基板17の上面に開口を有し、半絶縁性基板17の内部において開口よりも幅が広くなっている。導電膜19、誘電膜20及び導電膜21が掘り込み構造18の内壁に順に形成されている。
導電膜19、誘電膜20及び導電膜21は半絶縁性基板17の上面にも形成されている。これらを覆うように半導体基板15の上面に絶縁膜22が形成されている。上部電極23が絶縁膜22上に形成され、絶縁膜22を貫通して導電膜21に接続されている。下部電極24が半導体基板15の下面に形成されている。掘り込み構造18は半絶縁性基板17を貫通している。導電膜19は下部電極24に接続されている。
続いて、本実施の形態に係るMIMキャパシタの製造方法を説明する。図15及び図16は、本発明の実施の形態5に係るMIMキャパシタの製造方法を示す断面図である。
まず、図15に示すように、半絶縁性基板17の下面に下部電極24を形成する。そして、半絶縁性基板17の上面にレジスト25を塗布し、フォトリソグラフィ等によりレジスト25に開口26を形成する。そして、ドライエッチング又はウェットエッチングによりレジスト25の開口26から半絶縁性基板17をサイドエッチングして、半絶縁性基板17の内部において半絶縁性基板17の上面の開口よりも幅が広い掘り込み構造18を形成する。ウェットエッチングする薬液は、酒石酸:過酸化水素水混合液、リン酸:過酸化水素水混合液、クエン酸:過酸化水素水混合液、硫酸:過酸化水素水混合液、フッ硝酸などである。ドライエッチングには、RIE(Reactive Ion Etching)、ICP−RIE(Inductive Coupled Plasma-RIE)法などを用いる。
次に、図16に示すように、掘り込み構造18の内壁に導電膜19、誘電膜20及び導電膜21を順にALD法により形成する。その後、半絶縁性基板17の上面に絶縁膜22をCVD又はスパッタにより形成する。絶縁膜22上に上部電極23を形成する。以上の工程により本実施の形態に係るMIMキャパシタが製造される。
本実施の形態のように掘り込み構造18が半絶縁性基板17内に形成されている場合でも、実施の形態1と同様に半導体装置内におけるMIMキャパシタの占有面積を削減することができる。
また、半絶縁性基板17の上面に形成された導電膜19、誘電膜20及び導電膜21によりMIMキャパシタが構成される。このように掘り込み構造18以外の領域も利用することでMIMキャパシタの表面積が更に拡大される。
また、下部電極24を半導体基板15の下面に形成するため、放熱性が向上する。また、下部電極24を裏面アースへ直結できるためインダクタ成分が少ないという電気回路上の利点がある。
なお、実施の形態1〜5において、半絶縁性基板1,17及び半導体基板15の材料は、シリコン(Si)、ガリウム砒素(GaAs)、インジウム燐(InP)、窒化ガリウム(GaN)、炭化シリコン(SiC)などである。
また、導電膜2,4,8,19,21、下部電極10,24及び上部電極11,23は、チタン(Ti)、金(Au)、白金(Pt)、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、タングステン(W)、ルテニウム(Ru)、コバルト(Co)などを含有する導体又はこれらの積層構造である。
また、絶縁膜3,16,22及び誘電膜7,9,20は、窒化シリコン(SiN)、窒酸化シリコン(SiON)、酸化シリコン(SiO)、酸化アルミニウム(AlO)、窒化アルミニウム(AlN)、酸化タンタル(TaO)、酸化ジルコニウム(ZrO)、酸化ハフニウム(HfO)、チタン酸ストロンチウム(STO)、チタン酸バリウムストロンチウム(BST)など又はこれらの積層構造である。
1,17 半絶縁性基板、2,4,8,19,21 導電膜、3,16,22 絶縁膜、
5,26 開口、6,18 掘り込み構造、7,9,20 誘電膜、10,24 下部電極、11,23 上部電極、15 半導体基板、25 レジスト

Claims (10)

  1. 基板と、
    前記基板上に形成された第1の導電膜と、
    前記第1の導電膜上に形成された第1の絶縁膜と、
    前記第1の絶縁膜上に形成され、前記第1の導電膜に接続され、開口を有する第2の導電膜と、
    前記第1の絶縁膜内に形成され、前記開口に繋がり、前記開口よりも幅が広い掘り込み構造と、
    前記掘り込み構造の床、側壁及び天井を含む内壁に順に形成された第1の誘電膜及び第3の導電膜とを備えることを特徴とするMIMキャパシタ。
  2. 前記第1の誘電膜及び前記第3の導電膜は前記第2の導電膜上にも形成されていることを特徴とする請求項1に記載のMIMキャパシタ。
  3. 前記第3の導電膜上に形成された第3の誘電膜と、
    前記第2の導電膜の上方において前記第3の誘電膜上に形成され、前記第1及び第2の導電膜に接続された第4の導電膜とを更に備えることを特徴とする請求項2に記載のMIMキャパシタ。
  4. 前記基板と前記第1の導電膜の間に形成された第2の絶縁膜を更に備え、
    前記基板は半導体基板であることを特徴とする請求項1〜3の何れか1項に記載のMIMキャパシタ。
  5. 前記掘り込み構造が複数形成されていることを特徴とする請求項1〜4の何れか1項に記載のMIMキャパシタ。
  6. 半絶縁性基板と、
    前記半絶縁性基板内に形成され、前記半絶縁性基板の上面に開口を有し、前記半絶縁性基板の内部において前記開口よりも幅が広い掘り込み構造と、
    前記掘り込み構造の内壁に形成された第1の導電膜と、
    前記第1の導電膜上に順に形成された誘電膜及び第2の導電膜とを備えることを特徴とするMIMキャパシタ。
  7. 前記第1の導電膜、前記誘電膜及び前記第2の導電膜は前記半絶縁性基板の前記上面にも形成されていることを特徴とする請求項6に記載のMIMキャパシタ。
  8. 前記半絶縁性基板の下面に形成された下部電極を更に備え、
    前記掘り込み構造は前記半絶縁性基板を貫通し、
    前記第1の導電膜は前記下部電極に接続されていることを特徴とする請求項6又は7に記載のMIMキャパシタ。
  9. 基板上に第1の導電膜を形成する工程と、
    前記第1の導電膜上に絶縁膜を形成する工程と、
    前記絶縁膜上に前記第1の導電膜に接続された第2の導電膜を形成し、前記第2の導電膜に開口を形成する工程と、
    前記開口から前記絶縁膜をサイドエッチングして、前記開口よりも幅が広い掘り込み構造を形成する工程と、
    前記掘り込み構造の床、側壁及び天井を含む内壁に誘電膜及び第3の導電膜を順に原子層堆積法により形成する工程とを備えることを特徴とするMIMキャパシタの製造方法。
  10. 半絶縁性基板の上面にレジストを塗布し、レジストに開口を形成する工程と、
    前記レジストの前記開口から前記半絶縁性基板をサイドエッチングして、前記半絶縁性基板の内部において前記半絶縁性基板の上面の開口よりも幅が広い掘り込み構造を形成する工程と、
    前記掘り込み構造の内壁に第1の導電膜、誘電膜及び第2の導電膜を順に原子層堆積法により形成する工程とを備えることを特徴とするMIMキャパシタの製造方法。
JP2015231981A 2015-11-27 2015-11-27 Mimキャパシタ及びその製造方法 Active JP6458718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015231981A JP6458718B2 (ja) 2015-11-27 2015-11-27 Mimキャパシタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015231981A JP6458718B2 (ja) 2015-11-27 2015-11-27 Mimキャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017098499A JP2017098499A (ja) 2017-06-01
JP6458718B2 true JP6458718B2 (ja) 2019-01-30

Family

ID=58803809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015231981A Active JP6458718B2 (ja) 2015-11-27 2015-11-27 Mimキャパシタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6458718B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113544847A (zh) * 2019-03-13 2021-10-22 松下知识产权经营株式会社 电容器及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066851A (ja) * 1983-09-22 1985-04-17 Oki Electric Ind Co Ltd 集積回路用コンデンサ及びその製造方法
JPS63208263A (ja) * 1987-02-25 1988-08-29 Toshiba Corp 半導体装置
JP2705237B2 (ja) * 1989-09-12 1998-01-28 三菱電機株式会社 Mimキャパシタを具備した半導体装置
JPH0461266A (ja) * 1990-06-29 1992-02-27 Nippon Telegr & Teleph Corp <Ntt> キャパシタンス素子及びその形成法
JPH0476947A (ja) * 1990-07-18 1992-03-11 Nec Corp 半導体装置の製造方法
JPH05251658A (ja) * 1992-03-05 1993-09-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06302780A (ja) * 1993-04-13 1994-10-28 Fujitsu Ltd Icメモリ及びその製造方法
JPH07161936A (ja) * 1993-12-07 1995-06-23 Toshiba Corp 半導体記憶装置とその製造方法
JPH08236698A (ja) * 1995-02-27 1996-09-13 Nec Eng Ltd 半導体装置
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법

Also Published As

Publication number Publication date
JP2017098499A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI709256B (zh) 金屬-絕緣體-金屬電容器、包含有金屬-絕緣體-金屬電容器之半導體結構及其製作方法
JP6725109B2 (ja) 半導体装置
KR102352524B1 (ko) 캐패시터를 포함하는 전자 디바이스
US20190122820A1 (en) Capacitor
US11587738B2 (en) Capacitor
JPWO2019142317A1 (ja) 薄層キャパシタおよび薄層キャパシタの製造方法
US11563079B2 (en) Metal insulator metal (MIM) structure and manufacturing method thereof
JP4837943B2 (ja) 半導体装置およびその製造方法
US20240088206A1 (en) Semiconductor structure
JP6458718B2 (ja) Mimキャパシタ及びその製造方法
JP6788847B2 (ja) キャパシタ
TW201721882A (zh) Mim電容之結構及其製造方法
US7977184B2 (en) Method for fabricating MIM structure capacitor
JP6451601B2 (ja) 半導体装置
JP6669359B2 (ja) キャパシタの製造方法
CN108123040B (zh) Mim电容器及其制作方法
JP5780026B2 (ja) Mimキャパシタ、半導体装置
US20140217548A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2018125332A (ja) モノリシックマイクロ波集積回路およびその製造方法
JP7076576B2 (ja) 半導体素子構造
JP2014056887A (ja) キャパシタの製造方法
CN108123038B (zh) Mim电容器及其制作方法
JP2017017272A (ja) キャパシタ、半導体装置、キャパシタの製造方法及び半導体装置の製造方法
JP2008118045A (ja) 半導体装置および半導体装置の製造方法
CN112151494A (zh) 一种半导体器件及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6458718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250