JPS6066851A - 集積回路用コンデンサ及びその製造方法 - Google Patents
集積回路用コンデンサ及びその製造方法Info
- Publication number
- JPS6066851A JPS6066851A JP17588383A JP17588383A JPS6066851A JP S6066851 A JPS6066851 A JP S6066851A JP 17588383 A JP17588383 A JP 17588383A JP 17588383 A JP17588383 A JP 17588383A JP S6066851 A JPS6066851 A JP S6066851A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode layer
- layer
- grooves
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 2
- 101100129922 Caenorhabditis elegans pig-1 gene Proteins 0.000 claims 1
- 101100520057 Drosophila melanogaster Pig1 gene Proteins 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 26
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 6
- 239000002344 surface layer Substances 0.000 abstract 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 241000282326 Felis catus Species 0.000 description 1
- 241000269851 Sarda sarda Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- KWLSQQRRSAWBOQ-UHFFFAOYSA-N dipotassioarsanylpotassium Chemical compound [K][As]([K])[K] KWLSQQRRSAWBOQ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 210000003899 penis Anatomy 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分！！？）
本発明は集積回路用のコンデンサ及びその製造方法覧こ
閣する。
閣する。
（従来技術の説１！ｌｊ ）
シリコンパイボーラトランシスタやＧａＡｓ’市界効果
トランジスタＣＧａＡｓＦＥＴと称する）を高周波でｎ
３作させようとすると、回路素ｆとしてコンデンづが必
要となる。従来は、通Ｘす＼イブリントｌＩＩ Ｍ名と
いって、ｔｌｉ体のシリコントランジスタ」二た（１、
ＧａＡｓＦＥＴを使用し、セラミ・ンクノ、（板」二に
インダクタンスをパターン形成し、コンデンサとしてグ
ーノフ。
トランジスタＣＧａＡｓＦＥＴと称する）を高周波でｎ
３作させようとすると、回路素ｆとしてコンデンづが必
要となる。従来は、通Ｘす＼イブリントｌＩＩ Ｍ名と
いって、ｔｌｉ体のシリコントランジスタ」二た（１、
ＧａＡｓＦＥＴを使用し、セラミ・ンクノ、（板」二に
インダクタンスをパターン形成し、コンデンサとしてグ
ーノフ。
コンデンサを？ｌ′Ｉ１１伺けして回路を形成していた
。
。
しかし、口のようなハイブリ、ド構成の高周波回路（Ｍ
ｌ（１：）は製造に当り組立工数が多く、また、組）／
られた回路に特性のバラツキが多い等の理由て、］ Ｃ
１（ｚ帯伺近以」−では出来るだけモノリシンク８１Ｃ
化する傾向にある。このモノリンツクＭＩＧ化とは、ノ
リコン基板またはＧａＡｓ基根上にトランジスタだけで
なく、抵抗、コンデン９、インタフタンス等を組込み構
成する方法である。ＭＩＣ化により、従来のような組立
が不要となると共に、浮ｄｉｔ容ｊ、１、インタフタン
スが少なくなるので、特性の良い回路を実現出来るとい
う利点がある。
ｌ（１：）は製造に当り組立工数が多く、また、組）／
られた回路に特性のバラツキが多い等の理由て、］ Ｃ
１（ｚ帯伺近以」−では出来るだけモノリシンク８１Ｃ
化する傾向にある。このモノリンツクＭＩＧ化とは、ノ
リコン基板またはＧａＡｓ基根上にトランジスタだけで
なく、抵抗、コンデン９、インタフタンス等を組込み構
成する方法である。ＭＩＣ化により、従来のような組立
が不要となると共に、浮ｄｉｔ容ｊ、１、インタフタン
スが少なくなるので、特性の良い回路を実現出来るとい
う利点がある。
しかしながら、コンデンサの８鼠は、使用誘電体落石か
決まると、材料の厚さ及び面積で決まる。（１，４１１
性の点で、材ネ゛Ｉの１１便４を決めると、コンデンサ
の容量は面積だ（１で一義的に決まってしまう。例えば
、語′心体として、二酸化シリコンを使用するとする。
決まると、材料の厚さ及び面積で決まる。（１，４１１
性の点で、材ネ゛Ｉの１１便４を決めると、コンデンサ
の容量は面積だ（１で一義的に決まってしまう。例えば
、語′心体として、二酸化シリコンを使用するとする。
この比誘電率が約６であるので、１’］ｈを１５００人
とすると、１ｍｍ口の面積ではコンテン１ノの容：１１
は約３８０ｐＦとなる。
とすると、１ｍｍ口の面積ではコンテン１ノの容：１１
は約３８０ｐＦとなる。
ところで、１Ｇ）Ｉ’ｚの周波数では、この３ＢＯｐＦ
というキャパシタンスは約０．５Ωに相当しており、
バイパスコンデンサの大きさとしてはこの程度の値が欲
しい。一方、小信弓の増幅器の場合には、シリコントラ
ンジスタや、ＧａＡｓＦＥＴの能動領域の大きさは高々
Ｏ，Ｉａｍ口程度あれば充分である。それに対し、バイ
パスコンデンサをｍ個モノリン。
というキャパシタンスは約０．５Ωに相当しており、
バイパスコンデンサの大きさとしてはこの程度の値が欲
しい。一方、小信弓の増幅器の場合には、シリコントラ
ンジスタや、ＧａＡｓＦＥＴの能動領域の大きさは高々
Ｏ，Ｉａｍ口程度あれば充分である。それに対し、バイ
パスコンデンサをｍ個モノリン。
りＭＩＣ（ＭにＩＣ）中に搭載しようとすると、それだ
（Ｊで１ｍ＋ｎ口の面積が必要となり、従って、コンデ
ンサの基板上での平面的に見た占イノ＋ｊｊ精か能動領
域に比べて極めて大きくなってチ・ンプ面４ｒの人゛１
′がコンデンサということになってしまう。これかため
、このＭＩＣ化をバイパスコンデンサを除いてマＩって
、後からハイプリント的にＭＭＩＣ化された。もｒにこ
のコンデンサを追加して取り伺ける方法を取らなければ
ならなかった。
（Ｊで１ｍ＋ｎ口の面積が必要となり、従って、コンデ
ンサの基板上での平面的に見た占イノ＋ｊｊ精か能動領
域に比べて極めて大きくなってチ・ンプ面４ｒの人゛１
′がコンデンサということになってしまう。これかため
、このＭＩＣ化をバイパスコンデンサを除いてマＩって
、後からハイプリント的にＭＭＩＣ化された。もｒにこ
のコンデンサを追加して取り伺ける方法を取らなければ
ならなかった。
（発明の目的〕
本発明の目的は高周波１すｊ路（ＭＩＣ）をモノリシン
ク８１Ｃ化するための＃８Ｍ１回路用コンデンザ及びそ
の製造方法を提供するにある。
ク８１Ｃ化するための＃８Ｍ１回路用コンデンザ及びそ
の製造方法を提供するにある。
（発明の構成）
ごの［ｊ的の達成を１司るため、本発明の集積回路用コ
ンデンサは、集１ｈ回路用基板と、この基板の）、（根
表面の、コンデンサ形成領域に形成された複８２個の溝
と、このコンデンサ形成領域の基板表面及び猫の表面１
−に、ごれら表１ｍに沿って、形成されたド側電極層と
、このＦ側電極層上に、この下側−り極層に沿って形成
された誘電体層と、この誘電体層−」、に設けられた」
二側゛電極とを具えることを＃１徴とする。
ンデンサは、集１ｈ回路用基板と、この基板の）、（根
表面の、コンデンサ形成領域に形成された複８２個の溝
と、このコンデンサ形成領域の基板表面及び猫の表面１
−に、ごれら表１ｍに沿って、形成されたド側電極層と
、このＦ側電極層上に、この下側−り極層に沿って形成
された誘電体層と、この誘電体層−」、に設けられた」
二側゛電極とを具えることを＃１徴とする。
、ざらに、本発明の集積回路用コンテンザの製造カン）
、れば、集積回路用基板の基板表面の、コンデノリ形成
領域に、この基＆表面に対し垂１ｂな方向にエンチング
を行って複数個の溝を形成する工程と ・−のコンデン
サ形成領域の基板表面上及び溝の表１ｒｌｉ ｌ：に、
これら表面に沿って、ド側電極層を被イ゛１形成する１
−程と、この「側電極層りに誘電体層を波箔形成する１
′、程と、この話゛屯体層上に上側・し極を被着形成す
るし程とから成ることを特徴と−４−ビ、へ （実施例の説明） 以下、第１図〜第３図に従って１本発明の実施例につき
説明する。尚、これら図は本発明の構成が理解出来る程
度に各構成部分を概略的に示しであるにすぎない。
、れば、集積回路用基板の基板表面の、コンデノリ形成
領域に、この基＆表面に対し垂１ｂな方向にエンチング
を行って複数個の溝を形成する工程と ・−のコンデン
サ形成領域の基板表面上及び溝の表１ｒｌｉ ｌ：に、
これら表面に沿って、ド側電極層を被イ゛１形成する１
−程と、この「側電極層りに誘電体層を波箔形成する１
′、程と、この話゛屯体層上に上側・し極を被着形成す
るし程とから成ることを特徴と−４−ビ、へ （実施例の説明） 以下、第１図〜第３図に従って１本発明の実施例につき
説明する。尚、これら図は本発明の構成が理解出来る程
度に各構成部分を概略的に示しであるにすぎない。
第１図は本発明のコンデンサの構造を説明するだめの拡
大断面図である。ｌはシリコン、砒化カリウム或いはそ
の他の半導体旧制からなるＩ Ｃ）、（板、２はこのＩ
Ｃ基板１の、コンデンサが形成されるべき領域の基板表
面１ａに形成された溝であって、この溝の表面は側壁部
分２ａの表面と底部分２ｂの表面とからなる。図示例で
は、側壁部分２ａの表＋／＋ｉは基板表面］ａに夕Ｊし
てほぼ垂１αとなし、また、底部分２ｂの表面は基板表
面１ａとｑｔ行とし、゛この）１号２は、そのピンチを
、例えば、Ｉθμ、ｍとし、幅を５弘加とし、深さを１
０ｐｍとしてあって、ノ１（＆表面１ａを平面的に見て
、縞状に形成されている。３はこの溝２の表面２ａ、２
ｂ及び基板表面１ａに、これらの表面に沿って、一定の
厚さで被着形成された下側電極層である。４はこのド側
電極層３Ｌに、この１に極層３に沿って、一定の厚さで
被着形成された、例えば、−醇化シリコンとが、窒化シ
リコンとかの薄膜からなる誘電体層である。モして５は
この１誘電体層４」−に）、鰹２に対応する部分の凹所
を理込むようにして、没けられた上側゛電極層である。
大断面図である。ｌはシリコン、砒化カリウム或いはそ
の他の半導体旧制からなるＩ Ｃ）、（板、２はこのＩ
Ｃ基板１の、コンデンサが形成されるべき領域の基板表
面１ａに形成された溝であって、この溝の表面は側壁部
分２ａの表面と底部分２ｂの表面とからなる。図示例で
は、側壁部分２ａの表＋／＋ｉは基板表面］ａに夕Ｊし
てほぼ垂１αとなし、また、底部分２ｂの表面は基板表
面１ａとｑｔ行とし、゛この）１号２は、そのピンチを
、例えば、Ｉθμ、ｍとし、幅を５弘加とし、深さを１
０ｐｍとしてあって、ノ１（＆表面１ａを平面的に見て
、縞状に形成されている。３はこの溝２の表面２ａ、２
ｂ及び基板表面１ａに、これらの表面に沿って、一定の
厚さで被着形成された下側電極層である。４はこのド側
電極層３Ｌに、この１に極層３に沿って、一定の厚さで
被着形成された、例えば、−醇化シリコンとが、窒化シ
リコンとかの薄膜からなる誘電体層である。モして５は
この１誘電体層４」−に）、鰹２に対応する部分の凹所
を理込むようにして、没けられた上側゛電極層である。
このような構成によれば、コンアンサは下側電極層３と
、］側１Ｌ極層５との間に形成され、この場合には、コ
ンアンサを構成する部分は基板表面１ａｃ７）部分、Ｊ
、Ｖｊ ２ （７）側壁部分２ａ及び溝２の底部分２ｂ
に幻紀、する両市極層３及び５間の部分である。
、］側１Ｌ極層５との間に形成され、この場合には、コ
ンアンサを構成する部分は基板表面１ａｃ７）部分、Ｊ
、Ｖｊ ２ （７）側壁部分２ａ及び溝２の底部分２ｂ
に幻紀、する両市極層３及び５間の部分である。
次に、このコンアンサの容量に寄す−する実効面Ｊ」１
を試ｑする。今、図示例の形状の、縞状の溝２かノ１（
板ｌの表面１ａから掘られて理想的に形成されていると
する。ス（板１の表面１ａ−１）で１ｍｍ口の面積の領
域にコンアンサが形成されているとすると、深さ１０”
＋ｎｍ、長さｌｌｌ１ｍの溝２か１００個形成されて
いることとなるので、実効面積は、基板ｌを平面的に見
たとき、基板ｌの表面１ａに平行な溝２の底部分２ｂ及
び２（板表面部分に対応する合＋ｉＬ ＋ｆｉｉ Ｊ／
ｊ （１ｍ１１０）と、溝２の、互いに対向している二
゛っの側壁部分２ａに対応する面積ＩＸ （１０’ Ｘ
２Ｘ１００ ）ｍｍ口とからなる。従って、コンアンサ
は合３ｉ ３ ＋ｎｍ口の実効面積を有することになる
。すなわち、本発明の構造によれば、基板表面１ａｌ−
Ｈに８・Ｖ面的に見て１ｍｎ＋口の面積を有するコンデ
ンジの実効面ｊｔ２を３ｍｍ口に成し得るという効果が
ある。また、溝２の徐さを５ｐ、ｍまでに半減しても実
効面積が２ｍｍ口となる効果を有する。このような状態
を第２図に示す。第２図（Ａ）は所定の容量のコンアン
サが基板上で占有する領域（面積）を７１＼しており、
第２１多（Ｂ）及び（Ｃ）は同一容量のコンアンサを本
発明の構造で基板」二に構成したときの占有＋ｆｉｉ
Ｊｋを夫々示している。このように、本発明の構造によ
れば、同一容量のコンアンサが、・１１面的に見て、ノ
、（板」ニで占イｊする面積を著しく低減出来る。
を試ｑする。今、図示例の形状の、縞状の溝２かノ１（
板ｌの表面１ａから掘られて理想的に形成されていると
する。ス（板１の表面１ａ−１）で１ｍｍ口の面積の領
域にコンアンサが形成されているとすると、深さ１０”
＋ｎｍ、長さｌｌｌ１ｍの溝２か１００個形成されて
いることとなるので、実効面積は、基板ｌを平面的に見
たとき、基板ｌの表面１ａに平行な溝２の底部分２ｂ及
び２（板表面部分に対応する合＋ｉＬ ＋ｆｉｉ Ｊ／
ｊ （１ｍ１１０）と、溝２の、互いに対向している二
゛っの側壁部分２ａに対応する面積ＩＸ （１０’ Ｘ
２Ｘ１００ ）ｍｍ口とからなる。従って、コンアンサ
は合３ｉ ３ ＋ｎｍ口の実効面積を有することになる
。すなわち、本発明の構造によれば、基板表面１ａｌ−
Ｈに８・Ｖ面的に見て１ｍｎ＋口の面積を有するコンデ
ンジの実効面ｊｔ２を３ｍｍ口に成し得るという効果が
ある。また、溝２の徐さを５ｐ、ｍまでに半減しても実
効面積が２ｍｍ口となる効果を有する。このような状態
を第２図に示す。第２図（Ａ）は所定の容量のコンアン
サが基板上で占有する領域（面積）を７１＼しており、
第２１多（Ｂ）及び（Ｃ）は同一容量のコンアンサを本
発明の構造で基板」二に構成したときの占有＋ｆｉｉ
Ｊｋを夫々示している。このように、本発明の構造によ
れば、同一容量のコンアンサが、・１１面的に見て、ノ
、（板」ニで占イｊする面積を著しく低減出来る。
本発明のコンデンサの容量は、渦の長さ、深さ或いは個
数等に応じて、変えることか出来、任＋＜１に設定出来
るが、ＭＭＩＣ化には数１０ｐＦ−数１００ｐＦが適当
であると思われる。
数等に応じて、変えることか出来、任＋＜１に設定出来
るが、ＭＭＩＣ化には数１０ｐＦ−数１００ｐＦが適当
であると思われる。
次に、本発明のコンデンサの製造方法につき第３図に従
って説明する。
って説明する。
先ず、第３図（Ａ）に示すように、集積回路用基板１を
川、＆：する。次に、第３図（Ｂ）に示すように、コン
デンサを形成すべき領域内の基板表面１ａを１例えば、
イオンミリング法によって、基板表面に夕Ｊして垂直方
向にエツチングして溝２を形成する。この場合、キャパ
シタンスを形成する面積は、渦の側壁部分２ａが垂直と
なるようにエツチングすると、増大し効果的である。次
いで、第３図（Ｃ）に小すように、この構２の表面２ａ
、２ｂに治っで、ト側電極層３を通常のＩ［極形成技術
で被着形成する。次に、第３図（０）に示すように、こ
の下側′１Ｌ極層３Ｌに、高周波スパッタ或いは減圧気
相成長法によって、一定の厚さの誘電体層４、例えは、
−耐化シリコノ或いは窒化シリコンを被着する。
川、＆：する。次に、第３図（Ｂ）に示すように、コン
デンサを形成すべき領域内の基板表面１ａを１例えば、
イオンミリング法によって、基板表面に夕Ｊして垂直方
向にエツチングして溝２を形成する。この場合、キャパ
シタンスを形成する面積は、渦の側壁部分２ａが垂直と
なるようにエツチングすると、増大し効果的である。次
いで、第３図（Ｃ）に小すように、この構２の表面２ａ
、２ｂに治っで、ト側電極層３を通常のＩ［極形成技術
で被着形成する。次に、第３図（０）に示すように、こ
の下側′１Ｌ極層３Ｌに、高周波スパッタ或いは減圧気
相成長法によって、一定の厚さの誘電体層４、例えは、
−耐化シリコノ或いは窒化シリコンを被着する。
続いて、第３図（Ｅ）に示すように、この誘゛ル体層４
１に、バ通の方法で１．側電極層５を被着して設ける。
１に、バ通の方法で１．側電極層５を被着して設ける。
この場合、この電極層５で溝２に対応する凹所を埋込ん
で表面電極層を１・−世にしても良いし、また、誘電体
層４に治って設けて電極層表面に凹凸のあるコンデンサ
の形状となしても良い。
で表面電極層を１・−世にしても良いし、また、誘電体
層４に治って設けて電極層表面に凹凸のあるコンデンサ
の形状となしても良い。
このように、本発明の製造方法によれば、集積回路用の
基板に溝を形成し、その後は被着工程によって所要の層
を形成してコンアンサを容易かつ簡単に集積回路用基板
に組込むこよが出来る。
基板に溝を形成し、その後は被着工程によって所要の層
を形成してコンアンサを容易かつ簡単に集積回路用基板
に組込むこよが出来る。
（発明の効果）
上述した説明からも明らかなように、本発明の集積回路
用コンデンサによれば、集積回路基板に設けた溝にコン
デンサを組込んだ構造となして、コンアンサの容量に寄
与する実効面積を高めることが出来、従って、基板を平
面的に見た場合のコンデンサの占有面積を、回−容量−
の従来のコンデ〉′すと比べて、著しく縮小することが
出来る。
用コンデンサによれば、集積回路基板に設けた溝にコン
デンサを組込んだ構造となして、コンアンサの容量に寄
与する実効面積を高めることが出来、従って、基板を平
面的に見た場合のコンデンサの占有面積を、回−容量−
の従来のコンデ〉′すと比べて、著しく縮小することが
出来る。
また、本発明の製造方法によれば、集積回路基板」−に
溝を形成し、この溝の表面に沿ってコンアンサを基板に
組込み形成するので、従来のようなコンデンサの半田付
は工程や、追加数リイ・］けτ・の組立工程を必要とせ
ず、従って、簡単かつ容易に製造することか出来る。
溝を形成し、この溝の表面に沿ってコンアンサを基板に
組込み形成するので、従来のようなコンデンサの半田付
は工程や、追加数リイ・］けτ・の組立工程を必要とせ
ず、従って、簡単かつ容易に製造することか出来る。
尚、本発明は上述した実施例にのみ限定されるものでは
ないこと明らかである。すなわち１例えば、溝は基板上
に縞状に形成しなくても良く、平面的に見た溝の形状は
四角、丸、三角、その他の１「、Ｑ、の形状としてもよ
い。また、溝の側壁も基板表面に対して傾斜させても良
い。また、ｈＶｊの基板表面１６での配列パターンも任
意に選定することが出来るし、溝の深さや長さ等も形成
すべき容埴に応して選定出来る。
ないこと明らかである。すなわち１例えば、溝は基板上
に縞状に形成しなくても良く、平面的に見た溝の形状は
四角、丸、三角、その他の１「、Ｑ、の形状としてもよ
い。また、溝の側壁も基板表面に対して傾斜させても良
い。また、ｈＶｊの基板表面１６での配列パターンも任
意に選定することが出来るし、溝の深さや長さ等も形成
すべき容埴に応して選定出来る。
本発明によれば、集積回路基板−Ｌ−にコンデンサを小
型構造で組込むことが出来るので１本発明をセ、ノリン
ンクＭＩＣに適用して好適である。
型構造で組込むことが出来るので１本発明をセ、ノリン
ンクＭＩＣに適用して好適である。
第１図は本発明の集積回路用コンデンサの構造？説明す
るための略図的拡大断面図。 第２図（Ａ）〜（Ｃ）は本発明の詳細な説明するための
線ＩＡ、 第：３１Ｎ（Ａ）〜（Ｅ）は本発明のコンデンサの製造
、ＩＪ法を説明するための製造ｆ二程図である。 １・・・集積回路用基板、１ａ・・・基板表面２・・・
溝、 ２ａ・・・溝の側壁部分２ｂ・・・溝の底部分、
３・・・−ト側′市極層４・・・誘電体層、 ５・・
・上側電極層。 特、！１出願人 沖’ｌｔＥ気］゛業株式会ン１第２図 （Ａ、） （Ｉ３） （Ｃ１ 第３図
るための略図的拡大断面図。 第２図（Ａ）〜（Ｃ）は本発明の詳細な説明するための
線ＩＡ、 第：３１Ｎ（Ａ）〜（Ｅ）は本発明のコンデンサの製造
、ＩＪ法を説明するための製造ｆ二程図である。 １・・・集積回路用基板、１ａ・・・基板表面２・・・
溝、 ２ａ・・・溝の側壁部分２ｂ・・・溝の底部分、
３・・・−ト側′市極層４・・・誘電体層、 ５・・
・上側電極層。 特、！１出願人 沖’ｌｔＥ気］゛業株式会ン１第２図 （Ａ、） （Ｉ３） （Ｃ１ 第３図
Claims (1)
- 【特許請求の範囲】 】。集積回路用人（板と 該）、（板の基板表面の、コンデンサ形成領域に）［多
数された複数個の溝と、 該コンデンサ形成領域の基板表面及び数構の表面−Ｌに
、これら表面に沿って、形成された下１則′電極層 と
、 該ト°側’、＆： Ｔｈ層］−０に、この下側電極層に
治ってＪｌ、二数された誘′１Ｌ体層と１ ９．亥１．＾電体層上に設けられた上側電極とを旦える
ことを４□ν徴とする集積回路用コンデンサ。 ２、集積回路用基板の基板表面の、コンデンサ形成領域
に、１ｒＡ）、に；板表面に対し垂直な方向に、工、チ
ングを？ｉって複数個の１−１を形成する−１．程ど、 表１ンチン廿韻鴎Ｃ１Ｉ仙爾ル島−ガ＋Ｍ： Ｉ紡１メ
Ｍ＆ｉ碧の表面上に、これら表面に沿って、ド（Ｉｌｌ
ｉＴｉ極層を被着形成する工程と。 該Ｆ側電極層上に誘電体層を被着形成する！。 程と、 該誘電体層上に上側電極を被着形成する」、程と から成ることを特徴とする集積回路用コンテンサの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17588383A JPS6066851A (ja) | 1983-09-22 | 1983-09-22 | 集積回路用コンデンサ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17588383A JPS6066851A (ja) | 1983-09-22 | 1983-09-22 | 集積回路用コンデンサ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066851A true JPS6066851A (ja) | 1985-04-17 |
Family
ID=16003876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17588383A Pending JPS6066851A (ja) | 1983-09-22 | 1983-09-22 | 集積回路用コンデンサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066851A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387761A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | ガリウム砒素集積回路のｍｉｍ容量 |
| KR100414737B1 (ko) * | 2001-12-31 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| JP2017098499A (ja) * | 2015-11-27 | 2017-06-01 | 三菱電機株式会社 | Ｍｉｍキャパシタ及びその製造方法 |
-
1983
- 1983-09-22 JP JP17588383A patent/JPS6066851A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387761A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | ガリウム砒素集積回路のｍｉｍ容量 |
| JPH0573273B2 (ja) * | 1986-09-30 | 1993-10-14 | Nippon Electric Co | |
| KR100414737B1 (ko) * | 2001-12-31 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| JP2017098499A (ja) * | 2015-11-27 | 2017-06-01 | 三菱電機株式会社 | Ｍｉｍキャパシタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6066851A (ja) | 集積回路用コンデンサ及びその製造方法 | |
| JPH0183331U (ja) | ||
| JPH0714876A (ja) | 集積回路装置及びその製造方法 | |
| JPH03203212A (ja) | 複合チップ部品及びその製造方法 | |
| JPS5810365Y2 (ja) | 半導体装置 | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JP3176730B2 (ja) | キャパシタの製法 | |
| JPH0247862A (ja) | 半導体集積回路装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH07312415A (ja) | 半導体集積回路 | |
| JPS5834757Y2 (ja) | マイクロ波集積回路装置 | |
| JPH0265267A (ja) | 混成集積回路装置 | |
| JPS62165971A (ja) | ダイナミツク型半導体記憶素子 | |
| US3626584A (en) | Method of making miniature hybrid integrated circuits | |
| JPS58225662A (ja) | 半導体装置 | |
| JPS6170746A (ja) | 半導体装置 | |
| JPH01184943A (ja) | 集積回路内蔵用積層コンデンサの製法 | |
| JPH01253950A (ja) | ポリシリコン抵抗を有する集積回路装置 | |
| JPH03257856A (ja) | 半導体装置 | |
| JPS5930509Y2 (ja) | ビ−ムリ−ド型ｍｉｍキヤパシタ | |
| JPS61279166A (ja) | 混成集積回路用基板 | |
| JPH03120848A (ja) | 半導体集積回路 | |
| JPS63120481A (ja) | 薄膜ハイブリツドｉｃ | |
| JPH02165612A (ja) | 分布ｃｒ回路素子 | |
| JPH03248457A (ja) | 半導体装置 |