JPH0265267A - 混成集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は混成集積回路装置に関し、特に高周波帯で用い
られる混成集積回路装置に関する。

〔従来の技術〕

従来、混成集積回路装置において、第２図に示すような
エミッタ抵抗帰還型ｌ・ランジスタ増幅回路を構成する
場合、トランジスタのエミッタ電極部に直列に配置され
た抵抗と、互いに並列接続されたインダクタンスとコン
デンサとの共振回路とを直列に配置する構造として、２
つの構造が提案されている。第１の構造としては、イン
ダクタンスパターンと並列に積層セラミックコンデンサ
等を配置できるようにするものである。また、第２の構
造としては、インダクタンスパターンの裏面にメタライ
ズパターンを配置するものである。

〔発明が解決しようとする課題〕

しかしながら、前記第１の構造はインダクタンスパター
ンと積層セラミックコンデンザが並列に配置される構造
であるため、物理的にある一定の距離を必要とし、した
がってパターンのリードインダクタンス分によりコンデ
ンサと直列にインダクタンスが形成され、共振回路の共
振点がずれ°ζ所望の共振特性が得にくいという問題が
ある。

第２の構造は、インダクタンスパターンに対面する部分
にしか容量を形成することができないため、小面積で数
ｐＦ程度の小容量しか得られず、所望の共振回路が得に
くいという問題がある。

本発明は大きな容量を得るとともに、所望の共振特性を
得ることができる混成集積回路を提供することを目的と
する。

〔課題を解決するための手段〕

本発明の混成集積回路は、エミッタ抵抗帰還型トランジ
スタ増幅回路を構成する１〜ランジスタのエミッタ電極
に近接した絶縁基板」二にインダクタンスパターンを形
成し、このインダクタンスパターンの一端とエミッタ電
極との間にエミッタ抵抗膜を接続する一方、インダクタ
ンスパターン上に誘電体膜を形成し、かつこの上にイン
ダクタンスパターンの他端と共に一端が接地電極パター
ンに接続される上部電極を形成してＬＣ並列共振回路を
構成している。

〔作用］ 上述した構成では、インダクタンスパターン。

誘電体膜、及び上部電極でインダクタンスと並列のコン
デンサを構成し、そのり−ＩＳインダクタンスを低減す
る一方で、大面積のコンデンサを構成して容量の増大を
可能とする。

〔実施例］ 次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例における表面パターンを示し
、第２図は第１図の等価回路である。

これらの図において、１はエミッタ抵抗帰還型トランジ
スタ増幅器を構成するトランジスタであり、そのコレク
タ、ベース、エミッタは絶縁基板上に形成したコレクタ
電極ＩＣ，ベース電極ＩＢ。

エミッタ電極ＩＥに接続される。前記エミッタ電極ＩＥ
に近接してインダクタンスパターン３が形成され、この
エミッタ電極ＩＥとインダクタンスパターン３の一端と
の間にエミッタ膜抵抗体２が接続される。また、前記イ
ンダクタンスパターン３の他端は接地電極パターン６に
接続される。そして、インダクタンスパターン３の上に
所要の面積、厚さ及び誘電率の誘電体膜５を形成し、こ
の誘電体膜５の上側でかつ前記接地電極パターン６の一
部とコンタク）４ａで接続される上部電極４を形成して
いる。この上部電極４は、前記誘電体膜５とインダクタ
ンスパターン３とで厚膜コンデンサを構成している。

この構成により、第２図の等価回路のように、トランジ
スタ１のエミッタにエミッタ抵抗２を接続し、更にこれ
と直列にインダクタンス３とコンデンサ４（５）からな
るＬＣ並列共振回路を接続した回路が構成されることに
なる。

したがって、この構成では、インダクタンスパターン３
．誘電体膜５及び上部電極４で構成される厚膜コンデン
サは、インダクタンスパターン３のパターン上に形成さ
れるため、そのリードインダクタンス分を小さくでき、
共振特性の設計の安定化を図ることができる。また、上
部電極４によりコンデンサの電極面積を大型化でき、容
量を大きなものにできる。

ここで、インダクタンスパターン３と誘電体膜５及び上
部電極４の上下関係は逆でも機能的には同様であること
は言うまでもない。

〔発明の効果〕

以上説明したように本発明は、エミッタ抵抗帰還型トラ
ンジスタ増幅回路を構成するトランジスタのエミッタ電
極に接続されるインダクタンスパターン上に誘電体膜を
形成し、更にこの上に上部電極を形成してＬＣ並列共振
回路を構成しているので、インダクタンスパターン、誘
電体膜、及び上部電極で構成されるコンデンサのリード
インダクタンスを低減し、共振特性の設計の安定化を図
ることができる。また、コンデンサ部の電極面積の大型
化により、容量を増大することができる。

更に、コンデンサを厚膜構成としているため、外部に積
層セラミックコンデンサ等の部品を取付ける必要もなく
、資材費や工数を削減することもできる。

【図面の簡単な説明】

第１図は本発明の一実施例の表面パターン図、第２図は
その等価回路図である。 １・・・トランジスタ、ＩＣ・・・コレクタ電極、ＩＢ
・・・ベース電極、ＩＥ・・・エミッタ電極、２・・・
エミッタ抵抗、３・・・インダクタンスパターン、４・
・・上部電極、 ５・・・誘電体膜、 ６・・・接地電極パターン。

Claims (1)

【特許請求の範囲】
1. １．エミッタ抵抗帰還型トランジスタ増幅回路を構成す
   るトランジスタのエミッタ電極に近接した絶縁基板上に
   インダクタンスパターンを形成し、このインダクタンス
   パターンの一端と前記エミッタ電極との間にエミッタ抵
   抗膜を接続する一方、前記インダクタンスパターン上に
   誘電体膜を形成し、更にこの上にインダクタンスパター
   ンの他端と共にその一端が接地電極パターンに接続され
   る上部電極を形成してＬＣ並列共振回路を構成したこと
   を特徴とする混成集積回路装置。