JP2926729B2 - 発振回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振回路に関し、特に発振周波数の安定化及
び高域化を可能にした発振回路に関する。

〔従来の技術〕

従来、トランジスタを用いた発振回路として、第２図
に示すハートレー発振回路がある。図において、Trは発
振用トランジスタ、C1,C2,C3はトランジスタ結合コンデ
ンサとしてのキャパシタンス,C4はキャパシタンス、L1,
L2はインダクタンスである。

第３図はこのハートレー発振回路の具体的な構成を示
す平面図である。図示のように、誘電体基板１上にトラ
ンジスタTrの接続用導体パターン２を形成し、この周囲
にインダクタンスL1,L2を構成する導体パターン３を枠
状に形成している。そして、接続用導体パターン２にト
ランジスタTrを接続し、かつ接続用導体パターン２と導
体パターン３の間，及び導体パターン３間に夫々キャパ
シタンスC1〜C4を構成するチップコンデサ４〜７を搭載
接続している。

〔発明が解決しようとする課題〕

上述した従来の発振回路では、チップコンデンサC1〜
C4を外付けしているため、取付けの精度，半田付けの不
正確さ，容量の精度等により希望する周波数に対して実
際の発振周波数がずれ、安定性が低下されるという問題
がある。また、この構成では、インダクタンスL1,L2を
構成する導体パターン３を始めとする各部の縮小化には
限度があるため、発振の高域化が難しいという問題もあ
る。

本発明は発振周波数の安定化を図るとともに、周波数
の高域化を可能にした発振回路を提供することを目的と
する。

〔課題を解決するための手段〕

本発明の発振回路は、発振用素子と、それぞれ複数の
インダクタンス及びキャパシタンスとからなる発振回路
において、誘電体基板の一方の面に導体パターンを形成
して前記発振用素子を搭載し、他方の面に前記導体パタ
ーンに対向する導体パターンを設け、この他方の面の導
体パターンをその延長方向の途中の複数箇所において前
記一方の面の導体パターンに対向される枠状に形成する
とともに、前記途中の複数箇所において区分される複数
の領域のそれぞれで前記複数のインダクタンスを構成
し、両面の各導体パターンの対向領域において前記誘電
体基板を誘電体とする複数のキャパシタンスを構成し、
前記表面の発振用素子と裏面のインダクタンス及び両面
間のキャパシタンスとで発振回路を構成している。

〔作用〕

上述した構成では、発振周波数を決定するキャパシタ
ンスにチップコンデンサを用いる必要がなく、発振周波
数の安定化を実現する。また、インダクタンスとしての
導体パターンを発振用素子の反対面に設けることで、小
型化を可能にして発振周波数の高域化を実現する。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図は本発明の一実施例を示しており、同図（ａ）
は平面図、同図（ｂ）はそのＡ−Ａ線に沿う縦断面図で
ある。

この実施例は、第２図に示したハートレー発振回路を
示しており、誘電体基板１の表面には、発振用トランジ
スタTrのベース，コレクタ，エミッタに夫々対応する３
つの導体パターン２を形成し、これらに該発振用トラン
ジスタTrを半田付け等により搭載している。一方、前記
誘電体基板１の裏面には、前記導体パターン２に夫々一
部が重なるように枠状をした導体パターン３を形成して
いる。そして、この導体パターン３と前記導体パターン
２とが重なる領域（同図（ａ）に斜線で示す領域）で、
誘電体基板１を誘電体とするキャパシタンスC1〜C3、即
ちトランジスタ結合コンデンサを構成している。

なお、これらキャパシタンスC1〜C3の容量Ｃは、誘電
体基板１の比誘電率をε_s,真空中の誘電率をε_o,導体パ
ターン2,3の重なり面積をS,誘電体基板１の厚さをｄと
すると、 Ｃ＝Ｓ・ε_ｓ・ε_o/d で与えられる。

この容量Ｃは、誘電率が均一であると見做せば、パタ
ーン形成精度のみに影響を受けることが判る。

また、導体パターン３の両端間には、誘電体基板１の
裏面側においてチップコンデンサ７を搭載接続してキャ
パシタンスC4を構成している。

この構成によれば、キャパシタンスC1〜C3の各容量Ｃ
は、導体パターン2,3の作成精度にのみ依存するため、
チップコンデンサを使用する際のような取付け位置ずれ
や取付け不完全等が回避でき、従来に比較して高精度に
キャパシタンスの容量を設定できる。これにより、発振
周波数の安定性を改善できる。

また、この構成ではインダクタンスを構成する導体パ
ターン３を発振用トランジスタTrと反対側の面に形成し
ているので、発振周波数を決定するインダクタンスL1,L
2のパターン寸法を、原理的にはトランジスタTrの大き
さまで小さくすることができ、発振周波数の高域化を容
易に実現できる。

ここで、前記実施例ではハートレー発振回路に本発明
を適用した例を示しているが、コルピッツ発振回路のよ
うに他の発振回路においても同様に適用することができ
る。また、前記実施例ではトランジスタ結合コンデンサ
としてのキャパシタンスを導体パターン2,3で構成して
いるが、他のキャパシタンスに置き換えることも勿論可
能である。

〔発明の効果〕

以上説明したように本発明は、誘電体基板の両面に形
成した導体パターンでキャパシタンスを構成しているの
で、発振周波数を決定するキャパシタンスにチップコン
デンサを用いる必要がなく、発振周波数の安定化を実現
する。また、発振用素子と反対側の面にインダクタンス
としての導体パターンを形成しているので、このインダ
クタンスの小型化を可能にし、発振周波数の高域化を実
現できる効果がある。

さらに、本発明では、誘電体基板の他方の面の導体パ
ターンを枠状に形成し、その途中の複数の箇所において
一方の面の導体パターンが対向されているため、複数の
対向箇所において区分される複数の領域で複数のインダ
クタンスを構成し、かつ複数の対向箇所においてそれぞ
れキャパシタンスを構成しているので、複数のインダク
タンスとキャパシタンスを備える発振回路を簡易なパタ
ーンにより構成することも可能である。

【図面の簡単な説明】 第１図は本発明の一実施例を示し、同図（ａ）は平面
図、同図（ｂ）はそのＡ−Ａ線に沿う縦断面図、第２図
は発振回路の回路図、第３図は従来の発振回路の平面図
である。 １……誘電体基板、2,3……導体パターン、４〜７……
チップコンデンサ、Tr……発振用トランジスタ、C1〜C3
……トランジスタ結合用コンデンサ（キャパシタン
ス）、C4……キャパシタンス、L1,L2……インダクタン
ス。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】発振用素子と、それぞれ複数のインダクタ
   ンス及びキャパシタンスとからなる発振回路において、
   誘電体基板の一方の面に導体パターンを形成して前記発
   振用素子を搭載し、他方の面に前記導体パターンに対向
   する導体パターンを設け、この他方の面の導体パターン
   をその延長方向の途中の複数箇所において前記一方の面
   の導体パターンに対向される枠状に形成するとともに、
   前記途中の複数箇所において区分される複数の領域のそ
   れぞれで前記複数のインダクタンスを構成し、両面の各
   導体パターンの対向領域において前記誘電体基板を誘導
   体とする複数のキャパシタンスを構成し、前記表面の発
   振用素子と裏面のインダクタンス及び両面間のキャパシ
   タンスとで発振回路を構成したことを特徴とする発振回
   路。