JPWO2018088265A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JPWO2018088265A1
JPWO2018088265A1 JP2018550149A JP2018550149A JPWO2018088265A1 JP WO2018088265 A1 JPWO2018088265 A1 JP WO2018088265A1 JP 2018550149 A JP2018550149 A JP 2018550149A JP 2018550149 A JP2018550149 A JP 2018550149A JP WO2018088265 A1 JPWO2018088265 A1 JP WO2018088265A1
Authority
JP
Japan
Prior art keywords
electrode
capacitor
insulating film
film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018550149A
Other languages
English (en)
Other versions
JP6819894B2 (ja
Inventor
林 泰伸
泰伸 林
宣博 石田
宣博 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018088265A1 publication Critical patent/JPWO2018088265A1/ja
Application granted granted Critical
Publication of JP6819894B2 publication Critical patent/JP6819894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/10Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

第1主面及び第2主面を有する基板と、基板の第1主面上に設けられた素子と、素子に電気的に接続された第1コンタクト電極と、第1主面の平面視において第1コンタクト電極と重なる位置に第1開口が設けられた絶縁膜と、第1開口の周囲の少なくとも一部を含む領域において、絶縁膜を覆うように設けられた保護膜と、第1コンタクト電極から保護膜に亘って設けられた第1外部電極とを備えた電子部品。

Description

本発明は、電子部品に関する。
従来のコンデンサ部品として、特開平5−47586号公報(特許文献1)に記載されたものがある。上記従来のコンデンサ部品は、絶縁層とその上に設けられた2つの電極端子とを備え、はんだを用いて回路ボードに実装される。
特開平5−47586号公報
上記従来のコンデンサ部品では、例えば、基板曲げ評価等によって応力が加わると、絶縁層や電極端子にクラックが生じるという問題が生じていた。
本発明はこのような事情に鑑みてなされたものであり、クラックの発生が少ない電子部品を提供することを目的とする。
本発明の一側面に係る電子部品は、第1主面及び第2主面を有する基板と、基板の第1主面上に設けられた素子と、素子に電気的に接続された第1コンタクト電極と、第1主面の平面視において第1コンタクト電極と重なる位置に第1開口が設けられた絶縁膜と、第1開口の周囲の少なくとも一部を含む領域において、絶縁膜を覆うように設けられた保護膜と、第1コンタクト電極から保護膜に亘って設けられた第1外部電極とを備える。
本発明によれば、クラックの発生が少ない電子部品を提供することが可能となる。
キャパシタ100の第1実施形態を示す図である。 キャパシタ100の第1実施形態を示す図である。 キャパシタ100を回路基板200に実装した状態を示す図である。 キャパシタ100の製造方法の一例を示す模式図である。 キャパシタ100の製造方法の一例を示す模式図である。 キャパシタ100の製造方法の一例を示す模式図である。 キャパシタ100の製造方法の一例を示す模式図である。 キャパシタ100の製造方法の一例を示す模式図である。 キャパシタ100の製造方法の一例を示す模式図である。 キャパシタ100の製造方法の一例を示す模式図である。 キャパシタ100の第2実施形態を示す図である。 キャパシタ100の第2実施形態を示す図である。 キャパシタ100の第3実施形態を示す図である。 キャパシタ100の第3実施形態を示す図である。
図1は、本発明の第1実施形態に係るキャパシタ100の構造を概略的に示す平面図である。また、図2は、図1のAA´断面を示す図である。なお、図1及び図2においては、キャパシタ100の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ100が不図示の構成を備えることを妨げるものではない。
キャパシタ100(電子部品の一例である。)は、基板10と、絶縁膜12と、下部電極20と、誘電膜30と、上部電極40とを備えて構成される。本実施形態において、下部電極20、誘電膜30及び上部電極40が、容量素子(素子の一例である。)を構成する。また、キャパシタ100は、下部電極20に電気的に接続されたビア電極42(コンタクト電極の一例である。)と、ビア電極42に電気的に接続された端子電極70と、上部電極40に電気的に接続された端子電極60と、保護膜80とを備える。なお、本実施形態において、容量素子を構成する上部電極40も、コンタクト電極の一例となり得る。なお、本発明の素子はキャパシタに限らず、抵抗、コイルまたはダイオードであってもよい。
基板10は、下部電極20が設けられた側の面である表面(第1主面の一例である。)と、基板10における当該表面と反対側の裏面(第2主面の一例である。)とを有する。基板10は、基板10の表面の平面視(すなわち、下部電極20から基板10に向かう方向に基板10を見た平面視(図1)。以下、単に「平面視」ともいう。)において、矩形形状を有する。基板10は、例えばシリコンなどの半導体基板である。基板10の長辺の長さは、例えば、200μm以上600μm以下、短辺の長さは100μm以上300μm以下である。
絶縁膜12は、例えば酸化シリコンなどにより形成される。また、絶縁膜12は、絶縁膜12の下に形成される基板10及び絶縁膜12の上に形成される下部電極20と密着する材料により形成される。絶縁膜12は、異なる材料から形成された複数の層からなる膜であってもよい。絶縁膜12は、基板10と下部電極20を電気的に絶縁できればよく、その膜厚は、例えば、0.5μm以上3μm以下程度である。また、基板10は、例えばアルミナなどの絶縁材料により形成されてもよい。この場合、絶縁膜12は、基板10上に形成されなくともよい。
下部電極20は、基板10の上層において、平面視で基板10の周縁の内側の領域に形成される。下部電極20の平面視における形状については後述する。下部電極20の膜厚は、下部電極20の膜厚は、0.3μm以上10μm以下でよく、また、0.5μm以上5μm以下であってもよい。このように、下部電極20が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。
下部電極20は、例えば、銅、銀、金、アルミニウム、ニッケル、クロム、チタン等からなる金属又はこれらの金属を含む導電体である。また、下部電極20は、異なる材料から形成された複数の層を有するように形成されてもよい。
誘電膜30は、下部電極20の表面を覆うように形成される。具体的には、誘電膜30は、下部電極20の上面(すなわち、上部電極40と対向する面)及び端面を覆うように形成されるとともに、ビア電極42が形成される位置において、下部電極20が露出した開口を有する。誘電膜30は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム等の酸化物、窒化物などの誘電性ないし絶縁性を有する材料により形成される。また、誘電膜30は、異なる誘電体材料からなる複数層の膜であってもよい。誘電膜30の膜厚は、例えば、0.02μm以上2μm以下である。
上部電極40は、誘電膜30上において、平面視で下部電極20の内側に位置する。すなわち、上部電極40は、基板10の表面の平面視において、その全てが下部電極20の少なくとも一部と重なるように、誘電膜30上に位置する。下部電極20の平面視における形状については後述する。上部電極40の膜厚は、例えば、0.3μm以上10μm以下でよく、0.5μm以上5μm以下であってもよい。このように、上部電極40が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。
ビア電極42は、下部電極20に対して電気的に接続された電極である。ビア電極42は、平面視において、下部電極20の上面における、上部電極40が形成される一部の領域以外の領域に位置する。また、ビア電極42は、誘電膜30に形成された開口を充填するように形成される。すなわち、ビア電極42は、当該開口の内部において、下部電極20と接触するように形成される。また、ビア電極42は、当該開口の内部から当該開口の周囲における誘電膜30上に亘って形成されてもよい。
本実施形態において、上部電極40及びビア電極42は、同一の材料で形成される。上部電極40及びビア電極42は、例えば、銅、銀、金、アルミニウム、ニッケル、クロム、チタン等からなる金属又はこれらの金属を含む導電体である。
絶縁膜50は、上部電極40及びビア電極42を覆うように形成される。また、絶縁膜50は、端子電極60及び70が形成される位置において、それぞれ、上部電極40及びビア電極42が露出した開口を有する。また、絶縁膜50は、平面視において、下部電極20の外側の領域において、誘電膜30及び絶縁膜12を覆うように形成され、かつ、基板10の周縁の内側の領域に形成されている。絶縁膜50は、例えば、ポリイミド樹脂や酸化シリコンなどの絶縁材料により形成される。また、絶縁膜50の膜厚は、例えば、1μm以上20μm以下である。
端子電極60は、上部電極40及び絶縁膜50上に形成され、上部電極40と外部とを電気的に接続する端子である。本実施形態において、端子電極60は、上部電極40と直接接続されるように形成されているが、端子電極60と上部電極との間に、他の導電膜が形成されてもよい。
端子電極70は、絶縁膜50及びビア電極42上に形成され、下部電極20と外部とを電気的に接続する端子である。端子電極60及び端子電極70は、下部電極20及び上部電極40の材料よりも、例えば、はんだぬれ性が良い等、はんだ接合に適した材料であってよく、例えば、銅、ニッケル、銀等からなる金属である。これにより抵抗を下げることが可能となる。また、端子電極70は、その表面にさらに、金、パラジウム、スズ、はんだなどの金属膜を有してもよい。端子電極60及び端子電極70は、その表面が防錆処理されていてもよい。また、端子電極60及び端子電極70の膜厚は、例えば、1μm以上10μm以下である。
保護膜80は、平面視において、絶縁膜50の一部を覆うように設けられる。本実施形態において、絶縁膜50には、矩形形状を有する開口52及び54(第1開口、第2開口の一例である。)が設けられており、保護膜80は、絶縁膜50のうち、開口52と開口54との間の領域を覆うように設けられる。すなわち、保護膜80は、開口52の周囲において、開口52を構成する4辺のうち、少なくとも、開口54と対向する辺の近傍の領域を覆うように設けられている。同様に、保護膜80は、開口54の周囲において、開口54を構成する4辺のうち、少なくとも、開口52と対向する辺の近傍の領域を覆うように設けられている。
保護膜80は、図1におけるAA´断面において、絶縁膜50から厚さ方向に突出して形成される。そして、端子電極60は、上部電極40から保護膜80に亘って形成されており、また、端子電極70は、ビア電極42から保護膜80に亘って形成されている。また、保護膜80は、端子電極60及び70が形成される領域の少なくとも一部において、その断面が円弧状となるように形成される。また、保護膜80は絶縁膜50と接する面に対向する対向面を有しており、端子電極60および70の一方側端部は対向面を含む位置にわたって形成されていることが好ましい。当該対向面は、例えば、保護膜80は絶縁膜50と接する面と略平行な面である。これにより、例えば端子電極60及び70が、上部電極40及びビア電極42との接点を中心に回転するような応力が発生した場合、端子電極60および70の一方側端部が回転しようとする応力が保護膜80によって吸収されるため、対応力性を高くすることができる。なお、保護膜80の断面は円弧状に限らず矩形状や三角形状であってもよい。
保護膜80は、ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、有機パッシベーション材料等の樹脂材料により形成される。また、保護膜80は、絶縁膜50よりも厚さが厚く形成される。保護膜80の厚さは、例えば、20μm以上である。また、保護膜80は、絶縁膜50よりも弾性率ないしヤング率が低い材料により形成される。弾性率は、例えば、10ギガパスカル未満である。
図3は、本実施形態のキャパシタ100を、回路基板200に実装した状態における、図1のAA´断面を示す。図3において、キャパシタ100は、はんだ240及び250によって、回路基板200に実装されている。具体的には、端子電極60及び70が、それぞれ、回路基板200の配線220及び240に、はんだ240及び250によって接合され、これにより、キャパシタ100が回路基板200に実装される。
本実施形態では、キャパシタ100が保護膜80を有するので、キャパシタ100に厚さ方向に加わる応力を分散させることができる。これにより、容量素子や基板10に加わる応力を低減させることができる。また、保護膜80が十分な厚さを有するので、仮にキャパシタ100に比較的大きな応力が加わったとしても、キャパシタ100に発生するクラックを保護膜80に止め、容量素子や基板10に到達することを抑制することができる。
また、本実施形態では、キャパシタ100が保護膜80を有するので、端子電極60及び70の表面積を大きくすることができる。これにより、キャパシタ100の回路基板200に対する固着強度を上げることができる。なお、保護膜80を形成しない場合における固着強度が0.8ニュートンであったのに対して、本実施形態における固着強度は1.0ニュートンであった。当該固着強度は、キャパシタ100を回路基板200に実装して基板曲げ試験を行い、キャパシタ100が故障したときにキャパシタ100ないし回路基板200に加わっていた応力である。
また、本実施形態では、キャパシタ100が保護膜80を有するので、端子電極60及び70に凹凸(段差)が形成される。これにより、端子電極60及び70のうち、保護膜80上に形成された部分以外の部分において、はんだ留まることができる。ひいては、キャパシタ100の実装時に、回路基板200に対するキャパシタ100の実装傾きを低減させることができる。なお、保護膜80を形成しない場合における実装傾きが約13度であったのに対して、本実施形態における実装傾きは約3度であった。
図4A〜Gは、本実施形態に係るキャパシタ100の製造方法の一例を示す模式図である。以下、図4A〜Gを用いて、キャパシタ100の製造方法について説明する。なお、図4A〜Gでは、1つのキャパシタ100について説明するが、同一の基板10に複数のキャパシタ100を同時に形成することができる。
図4Aに示すように、まず、基板10を用意し、基板10上に絶縁膜12を形成する。例えば、基板10はシリコン基板であり、絶縁膜12はシリコン基板の表面を酸化した酸化シリコン膜である。基板10の厚さは、例えば、100μm以上300μm以下である。基板10の厚さを100μm以上300μm以下とすると、基板10の機械的強度を保ちつつ、キャパシタ100を実装時にハンドリングし易い形状に保つことができる。なお、基板10は、ガリウムヒ素等の他の半導体基板や、ガラスやアルミナ等の絶縁性基板であってもよい。また、絶縁膜12の膜厚は、例えば、0.1μm以上3μm以下程度である。もっとも、絶縁膜12は、基板10と下部電極20との間の絶縁が保てる厚さであればよい。絶縁膜12は、窒化シリコン、酸化アルミニウム等の絶縁材料により形成されてもよい。
次に、図4Bに示すように、絶縁膜12上に、下部電極20を構成する金属材料からなる金属膜を形成し、当該金属膜をフォトレジストでパターニングし、当該フォトレジストをマスクとして当該金属膜をエッチングすることにより、下部電極20を形成する。金属材料は、例えば、銅、銀、金、アルミニウム等である。また、下部電極20の膜厚は、例えば、0.5μm以上10μm以下であり、また、2μm以上6μm以下であってもよい。下部電極20の膜厚を0.5μm以上10μm以下とすると、下部電極20の抵抗値を、キャパシタ100の高周波特性に影響を与えない程度の値にすることができ、また、下部電極20により発生する応力をキャパシタ100が歪まない程度に抑えることができる。
次に、図4Cに示すように、誘電膜30を形成する。まず、誘電膜30を形成する誘電体材料を、下部電極20の上面及び端面、並びに、絶縁膜12上に堆積させる。誘電体材料は、例えば、シリコン窒化膜で、その膜厚は、例えば、0.1μm以上1.5μm以下である。そして、パターニングされたフォトレジストをマスクとして、下部電極20の上面の一部が露出するように、誘電体材料の一部を除去して、開口32を形成し、誘電膜30を形成する。誘電膜30は、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム等の他の酸化物や窒化物からなる誘電体材料により形成されてもよい。また、誘電膜30は、異なる誘電体材料からなる複数層の膜であってもよい。
次に、図4Dに示すように、上部電極40及びビア電極42を形成する。まず、上部電極40及びビア電極42を形成する金属材料を、誘電膜30、絶縁膜12、及び、誘電膜30の開口32(図4C参照)内に堆積させる。上部電極40及びビア電極42の厚さは、例えば、0.5μm以上10μm以下であり、また、2μm以上6μm以下であってもよい。このように、上部電極40が比較的厚い膜厚を有することにより、直列抵抗を下げることができる。また、金属材料は、例えば、銅、銀、金、アルミニウム等である。そして、パターニングされたフォトレジストをマスクとして、堆積された金属材料をエッチングして、下部電極20の一部の領域に上部電極40を形成するとともに、誘電膜30の開口32にビア電極42を形成する。
なお、本実施形態において、下部電極20は、上部電極40よりも、膜厚が厚く形成される。これにより、平面視において上部電極40が下部電極20よりも内側に形成されたとしても、等価直列抵抗を低く抑えることができる。
次に、図4Eに示すように、絶縁膜50を形成する。まず、絶縁膜50を形成する絶縁材料を、上部電極40、ビア電極42、誘電膜30、及び絶縁膜12上に堆積させる。絶縁膜50は、ポリイミド樹脂や酸化シリコンなどの絶縁材料により形成される。絶縁膜50の膜厚は、例えば、1μm以上20μm以下である。これにより、絶縁膜50を挟んで下部電極20と端子電極60との間に形成される容量を、誘電膜30を挟んで下部電極20と上部電極40との間に形成される容量よりも大きくすることができる。また、絶縁膜50を形成する材料として、高粘度の材料を必ずしも用いる必要がないため、絶縁膜50の厚さを比較的容易に制御することができる。ひいては、キャパシタ100の容量のばらつきを低減させることができる。
そして、パターニングされたフォトレジストをマスクとして、当該絶縁材料をエッチングして、それぞれ、上部電極40の一部及びビア電極42の一部が露出するように、開口52及び54を形成する。なお、本実施形態において、絶縁膜50は、下部電極20の側壁部分(側面)を覆うように形成される。これにより、仮に誘電膜30が下部電極20の側壁部分に十分に形成されなかったとしても、下部電極20が露出することを防ぐことができる。ひいては、キャパシタ100の実装時に、下部電極20の側壁部分においてはんだと下部電極20が短絡することを防ぐことができる。
次に、図4Fに示すように、保護膜80を形成する。まず、保護膜80を形成する樹脂材料(ポリイミド、ベンゾシクロブテン、ポリベンゾオキサゾール、有機パッシベーション材料等)を、絶縁膜50、上部電極40及びビア電極42上に塗布し、平面視において所定のパターンとなるように露光及び現像する。そして、当該樹脂材料をキュアして硬化させることにより、保護膜80を形成する。
次に、図4Gに示すように、端子電極60及び70を形成する。まず、金属材料を、上部電極40、ビア電極42、絶縁膜50及び保護膜80上に堆積させて、シード層を形成する。シード層は、例えば、銅とチタンの積層である。そして、シード層上にレジストを塗布し、端子電極60及び70を形成する領域においてシード層が露出するようにレジストをパターニングする。そして、シード層を電極として、シード層のうち露出した部分に、電解めっきにより金属材料を堆積させる。本実施形態では、金属材料として、銅が4μm、ニッケルが4μm、金が0.2μm堆積される。そして、レジストを除去するとともに、シード層をエッチングして、端子電極60及び70が形成される。以上の工程により、本実施形態に係るキャパシタ100を得ることができる。
図5は、本発明の第2実施形態に係るキャパシタ100の構造を概略的に示す平面図である。また、図6は、図5のAA´断面を示す図である。なお、図5及び図6においては、キャパシタ100の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ100が不図示の構成を備えることを妨げるものではない。また、第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
本実施形態におけるキャパシタ100は、平面視において、保護膜80が、開口52及び54のうちの3辺の周囲において、絶縁膜50を覆うように設けられている。すなわち、開口52及び54は4辺を有する矩形形状を有しており、保護膜80は、開口52及び54の周囲のうち、それぞれ、開口54又は52と対向する辺及び当該辺に隣接する2辺の周囲において、絶縁膜50を覆うように設けられている。
本実施形態では、端子電極60及び70において凹凸(段差)が形成される領域がさらに増えるため、キャパシタ100に加わる応力をさらに分散させることができる。また、はんだ240及び250により接合される面積がさらに増えるため、固着強度をさらに向上させることができる。なお、第1実施形態における固着強度が1.0ニュートンであったのに対して、本実施形態における固着強度は1.5ニュートンであった。
図7は、本発明の第2実施形態に係るキャパシタ100の構造を概略的に示す平面図である。また、図8は、図5のAA´断面を示す図である。なお、図7及び図8においては、キャパシタ100の構造における特徴の少なくとも一部を説明するのに必要な構成を抽出して記載しているが、キャパシタ100が不図示の構成を備えることを妨げるものではない。
本実施形態におけるキャパシタ100は、端子電極60及び70が2層構造を有する。具体的には、端子電極60は、上部電極40から絶縁膜50の一部に亘って形成された第1層60−1と、第1層60−1から保護膜80に亘って形成された第2層60−2とを有する。同様に、端子電極70は、ビア電極42から絶縁膜50の一部に亘って形成された第1層70−1と、第1層70−1から保護膜80に亘って形成された第2層70−2とを有する。なお、保護膜80は、第1層60−1及び70−1が形成された後に、絶縁膜50及び第1層60−1及び70−1上に形成される。
以上、本発明の例示的な実施形態について説明した。
本発明の一実施形態に係るキャパシタ100は、表面及び裏面を有する基板10と、基板10の表面上に設けられた素子と、素子に電気的に接続された上部電極40及び/又はビア電極42と、基板10の表面の平面視において上部電極40及び/又はビア電極42と重なる位置に開口52及び/又は54が設けられた絶縁膜50と、開口52及び/又は54の周囲の少なくとも一部を含む領域において、絶縁膜50を覆うように設けられた保護膜80と、上部電極40及び/又はビア電極42から保護膜80に亘って設けられた端子電極60及び/又は70とを備える。
これにより、キャパシタ100に厚さ方向に加わる応力を、保護膜80において分散させることができるので、容量素子や基板10に加わる応力を低減させることができる。また、保護膜80が十分な厚さを有するので、仮にキャパシタ100に比較的大きな応力が加わったとしても、キャパシタ100に発生するクラックを保護膜80に止め、容量素子や基板10に到達することを抑制することができる。また、キャパシタ100が保護膜80を有するので、端子電極60及び70の表面積を大きくすることができる。これにより、キャパシタ100の回路基板200に対する固着強度を上げることができる。さらに、キャパシタ100が保護膜80を有するので、端子電極60及び70に凹凸(段差)が形成される。これにより、端子電極60及び70のうち、保護膜80上に形成された部分以外の部分において、はんだ留まることができる。ひいては、キャパシタ100の実装時に、回路基板200に対するキャパシタ100の実装傾きを低減させることができる。
また、開口52及び/又は54は、平面視において、4辺を含む矩形形状を有しており、保護膜80は、開口52及び/又は54の4辺のうちの3辺の周囲において、絶縁膜50を覆うように設けられてもよい。これにより、端子電極60及び70において凹凸(段差)が形成される領域がさらに増えるため、キャパシタ100に加わる応力をさらに分散させることができる。また、はんだ240及び250により接合される面積がさらに増えるため、固着強度をさらに向上させることができる。
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
10…基板、12…絶縁膜、20…下部電極、30…誘電膜、40…上部電極、42…ビア電極、50…絶縁膜、52…開口、54…開口、60…端子電極、70…端子電極、80…保護膜、100…キャパシタ、200…回路基板

Claims (4)

  1. 第1主面及び第2主面を有する基板と、
    前記基板の前記第1主面上に設けられた素子と、
    前記素子に電気的に接続された第1コンタクト電極と、
    前記第1主面の平面視において前記第1コンタクト電極と重なる位置に第1開口が設けられた絶縁膜と、
    前記第1開口の周囲の少なくとも一部を含む領域において、前記絶縁膜を覆うように設けられた保護膜と、
    前記第1コンタクト電極から前記保護膜に亘って設けられた第1外部電極と
    を備えた電子部品。
  2. 前記第1開口は、前記第1主面の平面視において、4辺を含む矩形形状を有しており、
    前記保護膜は、前記第1開口の前記4辺のうちの3辺の周囲において、絶縁膜を覆うように設けられている、請求項1に記載の電子部品。
  3. 前記素子に電気的に接続された第2コンタクト電極をさらに備え、
    前記絶縁膜において、前記第2コンタクト電極と重なる位置に第2開口が設けられており、
    前記保護膜は、前記第1開口と前記第2開口との間の領域から、前記第1開口の周囲の少なくとも一部を含む領域及び第2開口の周囲の少なくとも一部を含む領域に亘って、前記絶縁膜を覆うように設けられており、
    前記電子部品は、前記第2コンタクト電極から前記保護膜に亘って設けられた第2外部電極をさらに備えた、請求項1に記載の電子部品。
  4. 前記保護膜は、前記絶縁膜と接触する接触面と、前記接触面に対向する対向面とを有し、
    前記第1外部電極は、前記第1コンタクト電極から前記対向面に亘って設けられる、請求項1に記載の電子部品。
JP2018550149A 2016-11-08 2017-10-30 電子部品 Active JP6819894B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016218406 2016-11-08
JP2016218406 2016-11-08
PCT/JP2017/039170 WO2018088265A1 (ja) 2016-11-08 2017-10-30 電子部品

Publications (2)

Publication Number Publication Date
JPWO2018088265A1 true JPWO2018088265A1 (ja) 2019-07-18
JP6819894B2 JP6819894B2 (ja) 2021-01-27

Family

ID=62109546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550149A Active JP6819894B2 (ja) 2016-11-08 2017-10-30 電子部品

Country Status (4)

Country Link
US (1) US10847317B2 (ja)
JP (1) JP6819894B2 (ja)
CN (1) CN109791840B (ja)
WO (1) WO2018088265A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547586A (ja) * 1991-08-16 1993-02-26 Toshiba Corp コンデンサ部品
JP2003338401A (ja) * 2002-05-21 2003-11-28 Tateyama Kagaku Kogyo Kk 厚膜型チップ抵抗器及びその製造方法
JP2005217443A (ja) * 1996-12-04 2005-08-11 Seiko Epson Corp 半導体装置及びその製造方法
JP2015195337A (ja) * 2014-03-28 2015-11-05 ローム株式会社 ディスクリートキャパシタおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55166947A (en) * 1979-06-14 1980-12-26 Hitachi Ltd Thin film capacitor integrated circuit
JP3076507B2 (ja) * 1995-06-13 2000-08-14 松下電子工業株式会社 半導体装置、半導体集積回路装置及びその製造方法
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JP3418090B2 (ja) 1997-06-02 2003-06-16 太陽誘電株式会社 チップ部品の製造方法
TW557569B (en) * 2000-01-24 2003-10-11 Sony Corp Semiconductor device and manufacturing method thereof
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
JP2005116756A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置及びその製造方法
JP2006310744A (ja) * 2005-03-28 2006-11-09 Fujitsu Ltd 薄膜キャパシタ及び半導体装置
WO2007063573A1 (ja) * 2005-11-29 2007-06-07 Fujitsu Limited 半導体装置とその製造方法
JP5625405B2 (ja) 2010-03-12 2014-11-19 Tdk株式会社 表面実装型電子部品
JP5503034B2 (ja) 2013-01-23 2014-05-28 太陽社電気株式会社 チップ抵抗器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547586A (ja) * 1991-08-16 1993-02-26 Toshiba Corp コンデンサ部品
JP2005217443A (ja) * 1996-12-04 2005-08-11 Seiko Epson Corp 半導体装置及びその製造方法
JP2003338401A (ja) * 2002-05-21 2003-11-28 Tateyama Kagaku Kogyo Kk 厚膜型チップ抵抗器及びその製造方法
JP2015195337A (ja) * 2014-03-28 2015-11-05 ローム株式会社 ディスクリートキャパシタおよびその製造方法

Also Published As

Publication number Publication date
US20190206627A1 (en) 2019-07-04
US10847317B2 (en) 2020-11-24
WO2018088265A1 (ja) 2018-05-17
CN109791840A (zh) 2019-05-21
CN109791840B (zh) 2021-12-10
JP6819894B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
JP5093327B2 (ja) 薄膜キャパシタ
JP4572759B2 (ja) 半導体装置及び電子機器
CN105814687B (zh) 半导体封装及其安装结构
CN106206505B (zh) 半导体装置以及半导体装置的制造方法
JP2020115587A (ja) キャパシタ
JP5924461B1 (ja) 複合電子部品
JP6372640B2 (ja) キャパシタ
JP2017195321A (ja) チップコンデンサ
JP6788847B2 (ja) キャパシタ
US10278290B2 (en) Electronic component embedded substrate
JP2018133363A (ja) 電子部品内蔵基板及び基板実装構造体
JP2007005357A (ja) 半導体装置の製造方法
JP2018093129A (ja) 半導体装置
JP7178187B2 (ja) トレンチキャパシタ
JP4574383B2 (ja) 薄膜コンデンサおよび配線基板
JP6819894B2 (ja) 電子部品
WO2019004266A1 (ja) 電子部品モジュール
TWI659515B (zh) 封裝結構及其製造方法
JP4654790B2 (ja) 半導体装置及びその製造方法
JP4784142B2 (ja) 半導体装置およびその製造方法
WO2022239717A1 (ja) 半導体装置
JP5119058B2 (ja) 薄膜キャパシタ
JP6904085B2 (ja) 電子部品内蔵基板
US9698092B2 (en) Electronic device
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201215

R150 Certificate of patent or registration of utility model

Ref document number: 6819894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150