KR20050010252A - 반도체소자의 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 형성방법에 관한 것으로, 콘택 공정시 콘택플러그와 게이트전극과의 공정 마진을 확보할 수 있도록 하기 위하여, 게이트전극의 상측의 도전층 중앙부가 돌출된 형태로 형성하여 후속 공정으로 형성되는 콘택플러그와의 거리 마진을 충분히 확보함으로써 콘택 페일의 유발을 방지할 수 있고 그에 다른 반도체소자의 수율 및 생산성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 형성방법{A method for forming a contact plug of a semiconductor device}

본 발명은 반도체소자의 형성방법에 관한 것으로, 반도체소자의 고집적화에 의하여 게이트전극과 콘택플러그의 정렬마진이 감소하게 되어 이들의 절연특성이 저하되고, 후속 공정인 저장전극 콘택 공정시 콘택면적 감소에 의해 tWR ( writerecovery time ) 특성이 열화되는 현상을 방지할 수 있도록 콘택플러그와 게이트전극의 거리를 확보하여 콘택 공정의 수율을 증가시키고 그에 따른 소자의 특성을 향상시킬 수 있도록 하는 기술에 관한 것이다.

일반적으로, 반도체 메모리 소자인 디램은 하나의 트랜지스터와 캐패시터로 형성되고 이들을 구동하기 위하여 비트라인이나 금속배선 등을 필요로 하게 된다.

상기 트렌지스터의 소오스/드레인 접합영역에 접속되는 캐패시터를 형성할 수 있도록 콘택플러그를 형성하고 후속 공정으로 이에 접속되는 캐패시터를 형성하였다.

도 1 은 종래기술에 형성된 반도체소자를 도시한 단면도이다.

먼저, 반도체기판(11) 상부에 활성영역을 정의하는 소자분리막(도시안됨)을 형성한다.

상기 활성영역 상에 소오스/드레인 접합영역 및 게이트전극(13)으로 형성되는 트랜지스터를 형성한다.

상기 소오스/드레인 접합영역에 접속되는 콘택플러그(17)가 구비되는 하부절연층(15)을 형성한다. 이때, 상기 콘택플러그(17)는 반도체기판(11) 상에 형성된 하부절연층(15)을 식각하여 콘택홀을 형성하고 이를 매립하는 도전층으로 형성한 것이다.

그러나, 반도체소자가 고집적화됨에 따라 반도체기판 상에 구비되는 소자 간의 간격이 좁아지게 되어 상기 게이트전극(13)과 콘택플러그(17) 간의 거리가 점점 가까워지게 되었다.

따라서, 경우에 따라서 ⓐ 와 같이 브릿지 등의 현상으로 인한 콘택 페일 ( contact fail ) 을 발생시킴으로써 반도체소자의 수율 및 생산성을 저하시키는 문제점이 있다.

본 발명은 이러한 종래기술의 문제점을 해결하기 위하여, 게이트전극과 콘택플러그 간의 거리를 확보하여 콘택 페일의 유발을 방지함으로써 반도체소자의 수율 및 생산성을 향상시킬 수 있도록 하는 반도체소자의 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 형성방법을 도시한 단면도.

도 2a 내지 도 2g 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도.

<도면의 주요부분에 대한 부호 설명>

11,21 : 반도체기판 13 : 게이트전극

23 : 게이트산화막 15,31 : 하부절연층

17,35 : 콘택플러그

25 : 폴리실리콘층 27 : 텅스텐 실리사이드층

29 : 하드마스크층 33 : 질화막

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 형성방법은,

반도체기판 상에 게이트산화막, 폴리실리콘층, 텅스텐 실리사이드층 및 하드마스크층의 적층구조로 게이트전극을 형성하는 공정과,

상기 게이트전극을 노출시키는 평탄화된 하부절연층을 형성하는 공정과,

게이트전극 마스크를 이용하여 상기 게이트전극을 노출시키는 감광막패턴을 형성하는 공정과,

상기 감광막패턴을 마스크로 하여 상기 하드마스크층의 소정두께를 제1이방성식각하고 연속적으로 상기 하부절연층을 등방성식각하는 공정과,

상기 하드마스크층의 남은 부분을 제2이방성식각하고 이로 인하여 노출된 텅스텐 실리사이드층을 등방성식각하여 상기 텅스텐 실리사이드층의 모서리 부분을 식각하는 공정과,

상기 감광막패턴을 제거하고 상기 하부절연층과 같은 높이로 상기 텅스텐 실리사이드층을 도포하는 질화막을 형성하는 공정과,

상기 반도체기판에 접속되는 콘택플러그를 형성하는 공정을 포함하는 것과,

상기 텅스텐 실리사이드층은 1000 ∼ 1500 Å 두께로 형성하고, 상기 하드마스크층은 500 ∼ 1000 Å 두께의 질화막으로 형성하며, 상기 하부절연층은 3500 ∼ 4500 Å 두께의 산화막으로 형성하는 것과,

상기 하드마스크층의 제1이방성식각공정은 상기 하드마스크층의 400 ∼ 900 Å 두께만큼 식각하는 것과,

상기 하부절연층의 등방성 식각공정은 2000 ∼ 2500 Å 두께만큼 식각하는 것과,

상기 텅스텐 실리사이드층의 등방성 식각공정은 1000 ∼ 1300 Å 두께만큼 식각하는 것과,

상기 질화막은 1500 ∼ 2000 Å 두께만큼 증착하는 것과,

상기 질화막은 상기 텅스텐 실리사이드층 상부로 10 ∼ 100 Å 두께만큼 형성하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.

도 2a 내지 도 2g 는 본 발명의 실시예에 따른 반도체소자의 형성방법을 도시한 단면도이다.

도 2a 를 참조하면, 반도체기판(21) 상부에 게이트산화막(23)을 형성한다. 이때, 상기 게이트산화막(23)은 800 ∼ 900 ℃ 온도에서 습식산화방법을 이용하여50 ∼80 Å 의 두께로 형성한다.

도 2b를 참조하면, 상기 게이트산화막(23) 상부에 800 ∼ 1200 Å 두께의 폴리실리콘층(25), 1000 ∼ 1500 Å 두께의 텅스텐 실리사이드층(27) 및 질화막으로 이루어진 하드마스크층(29)의 적층구조를 형성한다.

도 2c를 참조하면, 게이트전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 적층구조를 식각하여 게이트전극을 형성한다.

상기 게이트전극 표면에 50 ∼ 80 Å 두께의 산화막(도시안됨)을 건식방법으로 형성한다. 이때, 상기 건식 산화 공정은 800 ∼ 900 ℃ 의 온도에서 실시한다.

전체표면상부에 하부절연층(31)을 형성하고 평탄화식각공정으로 상기 게이트전극과 평탄한 구조로 하부절연층(31)을 형성한다. 이때, 상기 하부절연층(31)은 유동성이 우수한 산화막으로 3500 ∼ 4500 Å 두께로 형성한다.

그 다음, 게이트전극 마스크를 이용하여 상기 게이트전극을 노출시키는 감광막패턴(도시안됨)을 형성한다.

상기 감광막패턴을 마스크로 하여 상기 게이트전극의 상부층인 하드마스크층(29)을 400 ∼ 900 Å 두께만큼 이방성식각한다.

도 2d를 참조하면, 연속적으로 상기 하부절연층(31)을 2000 ∼ 2500 Å 의 깊이만큼 등방성 식각하여 상기 게이트전극을 돌출시킨다.

도 2e를 참조하면, 상기 감광막패턴을 마스크로 하여 상기 게이트전극 상측에 구비되는 남은 하드마스크층(29)을 이방성식각하여 제거하고, 상기 텅스텐 실리사이드층(27)을 1000 ∼ 1300 Å 두께만큼 등방성식각한다. 이때, 상기 텅스텐 실리사이드층(27)은 패터닝된 부분의 모서리 부분만 식각된다.

그 다음, 상기 감광막패턴을 제거하고, 전체표면상부에 1500 ∼ 2000 Å 두께의 질화막(33)을 증착한다.

도 2f를 참조하면, 상기 하부절연층(31)을 노출시키는 평탄화식각공정을 질화막(33)을 식각하여 상기 하부절연층(31) 사이의 상기 텅스텐 실리사이드층(27) 상측 및 측면을 매립한다.

이때, 상기 질화막(33)은 상기 텅스텐 실리사이드층(27) 상측으로 10 ∼ 100 Å 정도의 두께로 형성된다.

후속 공정으로, 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층(31)을 식각하여 상기 반도체기판(21)을 노출시키는 콘택플러그(35)를 형성한다.

이때, 상기 콘택플러그(35)는 상기 게이트전극의 상측에 형성되는 상기 텅스텐 실리사이드층(27)와 충분한 거리 마진을 확보할 수 있으며, 상기 텅스텐 실리사이드층(27)과 콘택플러그(35) 사이는 질화막(33)이 구비된다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 형성방법은, 콘택 공정시 정렬마진을 확보할 수 있어 콘택 페일을 방지할 수 있으며 그에 따른 소자의 수율 및 생산성을 향상시킬 수 있는 효과를 제공한다.

Claims (7)

1. 반도체기판 상에 게이트산화막, 폴리실리콘층, 텅스텐 실리사이드층 및 하드마스크층의 적층구조로 게이트전극을 형성하는 공정과,

   상기 게이트전극의 상부를 노출시키는 평탄화된 하부절연층을 형성하는 공정과,

   상기 게이트전극을 노출시키는 감광막패턴을 형성하는 공정과,

   상기 감광막패턴을 마스크로 하여 상기 하드마스크층의 소정두께를 제1이방성식각하고 연속적으로 상기 하부절연층을 등방성식각하는 공정과,

   상기 하드마스크층의 남은 부분을 제2이방성식각하고 이로 인하여 노출된 텅스텐 실리사이드층을 등방성식각하여 상기 텅스텐 실리사이드층의 모서리 부분을 식각하는 공정과,

   상기 감광막패턴을 제거하고 상기 하부절연층과 같은 높이로 평탄화되어 상기 텅스텐 실리사이드층을 도포하는 질화막을 형성하는 공정을 포함하는 반도체소자의 형성방법.
2. 제 1 항에 있어서,

   상기 텅스텐 실리사이드층은 1000 ∼ 1500 Å 두께로 형성하고, 상기 하드마스크층은 500 ∼ 1000 Å 두께의 질화막으로 형성하며, 상기 하부절연층은 3500 ∼ 4500 Å 두께의 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
3. 제 1 항에 있어서,

   상기 하드마스크층의 제1이방성식각공정은 상기 하드마스크층의 400 ∼ 900 Å 두께만큼 식각하는 것을 특징으로 하는 반도체소자의 형성방법.
4. 제 1 항에 있어서,

   상기 하부절연층의 등방성 식각공정은 2000 ∼ 2500 Å 두께만큼 식각하는 것을 특징으로 하는 반도체소자의 형성방법.
5. 제 1 항에 있어서,

   상기 텅스텐 실리사이드층의 등방성 식각공정은 1000 ∼ 1300 Å 두께만큼 식각하는 것을 특징으로 하는 반도체소자의 형성방법.
6. 제 1 항에 있어서,

   상기 질화막은 1500 ∼ 2000 Å 두께만큼 증착하는 것을 특징으로 하는 반도체소자의 형성방법.
7. 제 1 항에 있어서,

   상기 질화막은 상기 텅스텐 실리사이드층 상부로 10 ∼ 100 Å 두께만큼 형성하는 것을 특징으로 하는 반도체소자의 형성방법.