KR100866707B1 - 반도체소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택홀이 구비되는 층간절연막 및 식각방지막의 적층구조를 형성하되, 상기 층간절연막을 저장전극 콘택플러그의 두께보다 두껍게 형성한 다음, 전체표면 상부에 도전층을 형성한 후 상기 도전층을 상기 식각방지막과의 식각선택비 차이를 이용하여 전면식각하여 저장전극 콘택플러그를 형성하되, 상기 반도체기판 상의 비트라인의 높이까지 식각한 후 전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 트렌치가 구비되는 코아절연막을 형성한 후 상기 저장전극 콘택홀 및 트렌치의 표면에 저장전극을 형성함으로써 저장전극의 높이를 높이지 않고도 저장전극의 표면적을 증가시킬 수 있는 기술이다.

Description

반도체소자의 저장전극 형성방법{Forming method for storage node of semiconductor device}

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.

도 2 는 종래기술에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 반도체소자의 사진.

도 3a 및 도 3b 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.

도 4 는 본 발명에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 반도체소자의 사진.

< 도면의 주요부분에 대한 부호의 설명 >

11, 41 : 반도체기판 13, 43 : 소자분리절연막

15, 45 : 게이트전극 17, 47 : 소오스/드레인영역

19, 49 : 랜딩플러그 21, 51 : 제1층간절연막

23, 53 : 제2층간절연막 25, 55 : 비트라인

27, 57 : 제3층간절연막 29, 59 : 식각방지막

31, 61 : 저장전극 콘택 플러그 33, 63 : 저장전극

35, 65 : 반구형 실리콘

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 보다 상세하게 저장전극의 높이의 변화 없이 저장전극의 표면적을 증가시키는 반도체소자의 저장전극 형성방법에 관한 것이다.

최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.

이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.

따라서, C=(ε0 ×εr ×A) / T (여기서, ε0 은 진공 유전율(permitivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.

도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도이다.

먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리절연막(13)을 형성한다.

다음, 상기 반도체기판 상부에 게이트절연막을 형성하고, 게이트전극(15) 및 소오스/드레인영역(17)으로 이루어지는 트랜지스터를 형성한다.

그 다음, 전체표면 상부에 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택홀이 구비되는 제1층간절연막(21)을 형성한다.

다음, 전체표면 상부에 도전층을 증착한 후 평탄화식각하여 상기 콘택홀을 매립하는 랜딩플러그(19)를 형성한다.

그 다음, 전체표면 상부에 제2층간절연막(23)을 형성한다.

다음, 비트라인 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(23)을 식각하여 비트라인 콘택홀(도시안됨)을 형성한다.

그 다음, 전체표면 상부에 비트라인용 도전층(도시안됨)을 형성한 후 비트라인 마스크를 이용한 사진식각공정으로 상기 비트라인용 도전층을 식각하여 상기 비트라인 콘택홀을 통하여 상기 랜딩플러그(19)에 접속되는 비트라인(25)을 형성한다.

다음, 전체표면 상부에 제3층간절연막(27) 및 식각방지막(29)을 형성한다.

그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 식각방지막(29), 제3층간절연막(27) 및 제2층간절연막(23)을 식각하여 상기 랜딩플러그(19)를 노출시키는 저장전극 콘택홀(도시안됨)을 형성한다.

다음, 전체표면 상부에 도전층(도시안됨)을 형성한다. 이때, 상기 도전층은 다결정실리콘층으로 형성된 것이다.

그 다음, 상기 도전층을 전면식각 또는 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정과 같은 평탄화식각공정으로 제거하여 저장전극 콘택플러그(31)를 형성한다. 상기 평탄화식각공정 시 상기 식각방지막(29)이 식각장벽으로 사용된다. (도 1a 참조)

다음, 전체표면 상부에 코아절연막(도시안됨) 및 하드마스크용 박막(도시안됨)을 형성한다. 이때, 상기 코아절연막은 산화막계열의 박막으로 형성되고, 상기 하드마스크용 박막은 다결정실리콘층으로 형성된다.

그 다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크용 박막 및 코아절연막을 식각하여 상기 저장전극 콘택플러그(31)를 노출시킨다. 이때, 상기 식각공정 시 상기 코아절연막을 식각하는 동안에 상기 하드마스크용 박막이 식각마스크로 사용된다.

그 다음, 상기 하드마스크용 박막을 제거한다.

다음, 전체표면 상부에 저장전극용 도전층 및 반구형 실리콘(35)을 형성한 후 희생절연막을 형성하여 평탄화시킨 다음, 평탄화식각공정을 실시하여 저장전극(33)을 형성한다.

그 후, 상기 희생절연막을 제거한다. (도 1b 참조)

그 다음, 유전체막(도시안됨) 및 플레이트전극(도시안됨)을 형성하여 캐패시터를 완성한다.

상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자가 고집적화되어 감에 따라 저장전극의 표면적을 증가시키기 위하여 저장전극의 높이를 높게 형성하였다. 이를 위해 두꺼운 두께의 코아절연막을 식각하여야 하지만, 상기 코아절연막이 경사식각되어 도 2 에 도시된 바와 같이 후속공정으로 형성되는 저장전극과 저장전극 콘택플러그 간의 접촉면적이 작아져 콘택 저항이 증가한다. 또한, 하드마스크용 박막의 제거공정을 진행해야 하는 등 공정이 복잡해지고, 그에 따른 공정 수율을 저하시키는 문제점이 있다.

본 명은 상기한 종래기술의 문제점을 해결하기 위하여, 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택홀이 구비되는 층간절연막 및 식각방지막을 형성하되, 상기 층간절연막의 두께를 두껍게 형성하고, 전체표면 상부에 도전층을 증착한 다음, 상기 도전층과 식각방지막과의 식각선택비 차이를 이용하여 상기 저장전극 콘택홀 저부만 저장전극 콘택플러그를 형성하여 후속공정으로 형성되는 저장전극을 상기 저장전극 콘택홀까지 형성함으로써 저장전극의 표면적을 증가시킬 수 있는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저장전극 형성방법은,

워드라인 및 비트라인 등의 하부구조물이 구비되는 반도체기판 상부에 층간절연막과 식각방지막의 적층구조를 형성하는 공정과,

저장전극 콘택마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 저장전극 콘택홀을 형성하는 공정과,

전체표면 상부에 도전층을 형성하는 공정과,

상기 도전층을 전면식각하여 저장전극 콘택플러그를 형성하되, 상기 도전층과 식각방지막 간의 식각선택비 차이를 이용하여 상기 저장전극 콘택홀의 저부에만 형성하는 공정과,

전체표면 상부에 상기 저장전극 콘택플러그 및 저장전극 콘택홀을 노출시키는 트렌치가 구비되는 층간절연막을 형성하는 공정과,

상기 저장전극 콘택홀 및 트렌치 표면에 상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 공정과,

상기 층간절연막은 상기 비트라인으로부터 2000 ∼ 3000Å 의 두께로 형성되는 것과,

상기 층간절연막은 HDP 산화막, BPSG막, TEOS막 또는 저유전물질로 형성되는 것과,

상기 도전층은 다결정실리콘층으로 형성되는 것과,

상기 도전층은 건식식각방법 또는 습식식각방법으로 제거되는 것과,

상기 도전층은 Cl₂를 주식각가스로 사용하고, O₂, N₂, HBr 및 이들의 조합으로 이루어진 군에서 선택된 한가지를 첨가가스로 포함하는 혼합가스를 이용하여 식각되는 것과,

상기 도전층은 30 ∼ 100mTorr의 압력과 0 ∼ 100W의 바이어스 파워를 사용하고, 디커플드 플라즈마(decoupled plasma)를 이용하는 조건으로 식각되는 것과,

상기 저장전극은 다결정실리콘층과 반구형 실리콘의 적층구조인 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체소자의 저장전극 형성방법을 설명한다.

도 3a 및 도 3b 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도이다.

먼저, 반도체기판(41)에 활성영역을 정의하는 소자분리절연막(43)을 형성한다.

다음, 상기 반도체기판 상부에 게이트절연막을 형성하고, 게이트전극(45) 및 소오스/드레인영역(47)으로 이루어지는 트랜지스터를 형성한다.

그 다음, 전체표면 상부에 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택홀이 구비되는 제1층간절연막(51)을 형성한다.

다음, 전체표면 상부에 도전층을 증착한 후 평탄화식각하여 상기 콘택홀을 매립하는 랜딩플러그(49)를 형성한다.

그 다음, 전체표면 상부에 제2층간절연막(53)을 형성한다.

다음, 비트라인 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(53)을 식각하여 비트라인 콘택홀(도시안됨)을 형성한다.

그 다음, 전체표면 상부에 비트라인용 도전층(도시안됨)을 형성한 후 비트라인 마스크를 이용한 사진식각공정으로 상기 비트라인용 도전층을 식각하여 상기 비트라인 콘택홀을 통하여 상기 랜딩플러그(49)에 접속되는 비트라인(55)을 형성한다.

다음, 전체표면 상부에 제3층간절연막(57) 및 식각방지막(59)을 형성한다. 이때, 상기 제3층간절연막(57)은 HDP 산화막, BPSG막, TEOS막 또는 저유전물질을 사용하여 형성하되, 상기 비트라인(55)보다 2000 ∼ 3000Å 두껍게 형성한다.

그 다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 식각방지막(59), 제3층간절연막(57) 및 제2층간절연막(53)을 식각하여 상기 랜딩플러그(49)를 노출시키는 저장전극 콘택홀(도시안됨)을 형성한다.

다음, 전체표면 상부에 도전층(도시안됨)을 형성한다. 이때, 상기 도전층은 다결정실리콘층으로 형성된 것이다.

그 다음, 상기 도전층을 전면식각공정으로 제거하여 저장전극 콘택플러그(61)를 형성하되, 상기 저장전극 콘택홀 저부에만 형성되도록 한다. 이때, 상기 저장전극 콘택플러그(61)는 상기 비트라인(55)의 높이로 형성된다.

여기서, 상기 도전층은 다결정실리콘층으로 형성되며, 상기 전면식각공정은 상기 식각방지막(59)과의 식각선택비 차이를 이용하여 실시된다.

상기 전면식각공정은 건식식각방법 또는 습식식각방법으로 실시될 수 있으며, 상기 건식식각방법을 이용하는 경우 Cl₂를 주식각가스로 사용하고, O₂, N₂, HBr 및 이들의 조합으로 이루어진 군에서 선택된 한가지가 첨가가스로 사용되는 혼합가스를 식각가스로 사용하여 실시된다.

상기 전면식각공정은 30 ∼ 100mTorr의 압력과 0 ∼ 100W의 바이어스 파워를 사용하고, 디커플드 플라즈마(decoupled plasma)를 이용하는 조건으로 실시된다. 이때, 상기 디커플드 플라즈마를 이용하는 것은 이온 에너지 조절을 용이하게 하기 위함이다. (도 3a 참조)

다음, 전체표면 상부에 코아절연막(도시안됨) 및 하드마스크용 박막(도시안됨)을 형성한다. 이때, 상기 코아절연막은 산화막계열의 박막으로 형성되고, 상기 하드마스크용 박막은 다결정실리콘층으로 형성된다.

그 다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 하드마스크용 박막 및 코아절연막을 식각하여 상기 저장전극 콘택플러그(61)를 노출시키는 트렌치를 형성한다. 이때, 상기 식각공정 시 상기 코아절연막을 식각하는 동안에 상기 하드마스크용 박막이 식각마스크로 사용된다.

다음, 상기 하드마스크용 박막을 제거한다.

그 다음, 전체표면 상부에 저장전극용 도전층(도시안됨) 및 반구형 실리콘(65)을 형성한 후 희생절연막을 형성하여 평탄화시킨 다음, 평탄화식각공정을 실시하여 저장전극(63)을 형성한다. 이때, 상기 저장전극(63)은 상기 저장전극 콘택홀 및 트렌치의 표면에 걸쳐 형성된다.

그 후, 상기 희생절연막을 제거한다. (도 3b 참조)

그 다음, 유전체막(도시안됨) 및 플레이트전극(도시안됨)을 형성하여 캐패시터를 완성한다.

도 4 는 상기 공정으로 형성된 반도체소자의 사진으로서, 저장전극과 저장전극 콘택플러그 간의 접촉면적이 증가된 것을 알 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택홀이 구비되는 층간절연막 및 식각방지막의 적층구조를 형성하되, 상기 층간절연막을 저장전극 콘택플러그의 두께보다 두껍게 형성한 다음, 전체표면 상부에 도전층을 형성한 후 상기 도전층을 상기 식각방지막과의 식각선택비 차이를 이용하여 전면식각하여 저장전극 콘택플러그를 형성하되, 상기 반도체기판 상의 비트라인의 높이까지 식각한 후 전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 트렌치가 구비되는 코아절연막을 형성한 후 상기 저장전극 콘택홀 및 트렌치의 표면에 저장전극을 형성함으로써 저장전극의 높이를 높이지 않고도 저장전극의 표면적을 증가시킬 수 있는 이점이 있다.

Claims (8)

1. 워드라인 및 비트라인 등의 하부구조물이 구비되는 반도체기판 상부에 층간절연막과 식각방지막의 적층구조를 형성하는 공정과,

   저장전극 콘택마스크를 이용한 사진식각공정으로 상기 적층구조를 식각하여 저장전극 콘택홀을 형성하는 공정과,

   전체표면 상부에 도전층인 다결정실리콘층을 형성하는 공정과,

   상기 도전층을 전면식각하여 저장전극 콘택플러그를 형성하되, 상기 도전층과 식각방지막 간의 식각선택비 차이를 이용하여 상기 저장전극 콘택홀의 저부에만 형성하는 공정과,

   전체표면 상부에 상기 저장전극 콘택플러그 및 저장전극 콘택홀을 노출시키는 트렌치가 구비되는 층간절연막을 형성하는 공정과,

   상기 저장전극 콘택홀 및 트렌치 표면에 상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 층간절연막은 상기 비트라인으로부터 2000 ∼ 3000Å 의 두께로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
3. 제 1 항에 있어서,

   상기 층간절연막은 HDP 산화막, BPSG막, TEOS막 또는 저유전물질로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
4. 삭제
5. 제 1 항에 있어서,

   상기 도전층은 건식식각방법 또는 습식식각방법으로 제거되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
6. 제 1 항에 있어서,

   상기 도전층은 Cl₂를 주식각가스로 사용하고, O₂, N₂, HBr 및 이들의 조합으로 이루어진 군에서 선택된 한가지를 첨가가스로 포함하는 혼합가스를 이용하여 식각되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
7. 제 1 항에 있어서,

   상기 도전층은 30 ∼ 100mTorr의 압력과 0 ∼ 100W의 바이어스 파워를 사용하고, 디커플드 플라즈마(decoupled plasma)를 이용하는 조건으로 식각되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
8. 제 1 항에 있어서,

   상기 저장전극은 다결정실리콘층과 반구형 실리콘의 적층구조인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.

Images