KR20000045458A - 반도체소자의 저장전극 형성방법 - Google Patents

반도체소자의 저장전극 형성방법 Download PDF

Info

Publication number
KR20000045458A
KR20000045458A KR1019980062016A KR19980062016A KR20000045458A KR 20000045458 A KR20000045458 A KR 20000045458A KR 1019980062016 A KR1019980062016 A KR 1019980062016A KR 19980062016 A KR19980062016 A KR 19980062016A KR 20000045458 A KR20000045458 A KR 20000045458A
Authority
KR
South Korea
Prior art keywords
storage electrode
interlayer insulating
conductive layer
forming
layer
Prior art date
Application number
KR1019980062016A
Other languages
English (en)
Inventor
전배근
유의구
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980062016A priority Critical patent/KR20000045458A/ko
Publication of KR20000045458A publication Critical patent/KR20000045458A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 저장전극용 제1도전층, 제1층간절연막, 제2도전층 및 제2층간절연막의 적층구조를 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 식각마스크로 식각하되, 상기 제2층간절연막의 식각공정시 상기 감광막 패턴의 측벽에 폴리머를 형성시킨 후 상기 감광막 패턴과 폴리머의 식각선택비를 사용하여 상기 제2도전층을 식각할때 상기 감광막 패턴도 동시에 식각되도록하고, 상기 폴리머를 식각마스크로 상기 제1층간절연막 및 제1도전층을 식각하는 동안 상기 제2층간절연막과 소정 두께의 제2도전층을 식각한 다음, 상기 폴리머 및 제1층간절연막을 제거하여 상하 이중구조의 저장전극을 형성함으로써 간단한 공정으로 저장전극의 표면적을 증가시켜 정전용량을 증대시키고 그에 따른 소자의 특성 및 신뢰성을 향상시키는 기술이다.

Description

반도체소자의 저장전극 형성방법
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로서, 특히 저장전극으로 예정되는 부분을 보호하는 감광막 패턴과 폴리머의 식각선택비를 이용하여 표면적이 증가된 저장전극을 형성하여 정전용량을 증가시키고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 방법에 관한 것이다.
최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.
이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체막으로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.
따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vaccum), εr 은 유전체막의 유전상수(dielectric constant), A 는 저장전극의 표면적, T 는 유전체막의 두께) 로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법이 있다.
상기와 같이 저장전극의 표면적을 증가시키기 위하여 실린더형, 핀형, 적층형 등의 저장전극 구조를 사용한다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 실린더형 저장전극 형성방법에 대하여 살펴보기로 한다.
도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 소자분리 절연막(12)과 게이트 절연막(13)을 형성하고, 마스크 절연막(15)이 적층되고, 측벽에 절연막 스페이서(17)을 구비하는 게이트 전극(14)과 소오스/드레인전극(16)으로 구성되는 모스 전계효과 트랜지스터를 형성한 다음, 전체표면 상부에 평탄화막(18)을 형성하여 평탄화시킨다.
그 다음, 상기 소오스/드레인영역(16)에서 저장전극 콘택으로 예정되는 부분을 노출시키는 저장전극 콘택마스크를 식각마스크로 상기 평탄화막(18)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.
다음, 상기 평탄화막(18) 상부에 상기 저장전극 콘택홀이 매립되도록 도전층(도시안됨)을 형성한 후, 상기 도전층 상부에 산화질화막(도시안됨)을 형성한다.
그 다음, 상기 산화질화막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴(도시안됨)을 형성한 후, 상기 감광막 패턴을 식각마스크로 사용하여 사기 산화질화막을 식각한다. 상기 산화질화막의 식각공정시 상기 감광막 패턴의 측벽에 폴리머(도시안됨)가 적층되도록 한다.
다음, 상기 감광막 패턴과 폴리머를 식각마스크로 사용하여 상기 도전층을 식각한다. 이때, 상기 감광막 패턴은 상기 폴리머보다 식각선택비가 작기 때문에 상기 도전층이 모두 식각되기 전에 상기 감광막 패턴 하부의 산화질화막 및 소정 두께의 도전층이 식각되어 실린더형 저장전극(19)이 형성된다.
그 후, 유전체막(20) 및 상부전극(21)을 형성하여 실린더형 저장전극이 구비된 캐패시터를 형성한다.
상기와 같은 종래기술에 따른 반도체소자의 저장전극 형성방법은, 원하는 크기의 정전용량을 확보하기 위해서는 저장전극을 형성하기 위해 도전층을 두껍게 형성해야하고, 저장전극 마스크로 사용되는 감광막과 폴리머의 식각선택비차이가 한계가 있으므로 저장전극의 높이 'H'에 비하여 형성되는 홈의 두께 'D'가 낮기 때문에 동일 높이와 구조를 갖는 저장전극보다 유효면적이 작아지고, 상기 저장전극이 형성되는 셀영역의 단차가 높아지기 때문에 후속 공정을 실시하기 어려워 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 감광막과 폴리머와의 식각선택비를 이용하여 표면적이 증가된 상하 이중구조의 저장전극을 형성함으로써 저장전극의 정전용량을 증가시켜 소자의 특성 및 신뢰성을 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
도 3 은 본 발명의 제2실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11, 31, 51 : 반도체기판 12, 32, 52 : 소자분리 절연막
13, 33, 53 : 게이트 절연막 14, 34, 54 : 게이트 전극
15, 35, 55 :마스크절연막 16, 36, 56 : 소오스/드레인영역
17, 37, 57 : 절연막 스페이서 18, 38, 58 : 평탄화막
19 : 저장전극 20, 47, 61 : 유전체막
21, 48, 62 : 상부전극 39, 59 : 제1도전층
40 : 제1층간절연막 41 : 제1감광막 패턴
42 : 저장전극 콘택홀 43, 60 : 제2도전층
44 : 제2층간절연막 45 : 제2감광막 패턴
46 : 폴리머 63 : 식각방지막
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 평탄화막을 형성한 다음, 상기 평탄화막 상부에 제1도전층과 제1층간절연막의 적층구조를 형성하는 공정과,
저장전극 콘택마스크를 식각마스크로 상기 적층구조와 평탄화막을 식각하여 저장전극 콘택홀을 형성하는 공정과,
상기 구조 전표면에 상기 저장전극 콘택홀이 매립되도록 제2도전층을 형성한 다음, 상기 제2도전층 상부에 제2층간절연막을 형성하는 공정과,
상기 제2층간절연막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 식각마스크로 사용하여 상기 제2층간절연막을 식각하되, 상기 감광막 패턴의 측벽에 폴리머가 증착되도록 하는 공정과,
상기 감광막 패턴과 폴리머를 식각마스크로 사용하여 상기 제2도전층을 식각하되, 상기 식각공정후 상기 상기 폴리머보다 식각선택비가 큰 감광막 패턴이 제거되도록 하는 공정과,
상기 폴리머를 식각마스크로 사용하여 상기 제1층간절연막, 제1도전층, 제2층간절연막 및 소정 두께의 제2도전층을 식각하여 저장전극을 형성하는 공정과,
상기 폴리머를 제거한 다음, 상기 제1층간절연막을 습식식각하여 제거하는 공정과,
상기 구조 상부에 유전체막 및 상부전극을 형성하는 공정을 포함하는 것을 제1특징으로 한다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 평탄화막을 형성한 다음, 상기 평탄화막 상부에 식각방지막, 제1층간절연막, 제1도전층 및 제2층간절연막의 적층구조를 형성하는 공정과,
저장전극 콘택마스크를 식각마스크로 상기 적층구조와 평탄화막을 식각하여 저장전극 콘택홀을 형성하는 공정과,
상기 구조 전표면에 상기 저장전극 콘택홀이 매립되도록 제2도전층을 형성한 다음, 상기 제2도전층 상부에 제3층간절연막을 형성하는 공정과,
상기 제3층간절연막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 식각마스크로 사용하여 상기 제3층간절연막을 식각하되, 상기 감광막 패턴의 측벽에 폴리머가 증착되도록 하는 공정과,
상기 감광막 패턴과 폴리머를 식각마스크로 사용하여 상기 제2도전층을 식각하되, 상기 식각공정후 상기 상기 폴리머보다 식각선택비가 큰 감광막 패턴이 제거되도록 하는 공정과,
상기 폴리머를 식각마스크로 사용하여 상기 제3층간절연막, 제1도전층, 제2층간절연막, 제1층간절연막 및 소정 두께의 제2도전층을 식각하여 저장전극을 형성하는 공정과,
상기 폴리머를 제거한 다음, 상기 제2층간절연막과 1층간절연막을 습식식각공정으로 제거하여 상기 제1도전층 하부에 언더컷을 형성하는 공정과,
상기 구조 상부에 유전체막 및 상부전극을 형성하는 공정을 포함하는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명의 제1실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
먼저, 반도체기판(21) 상부에 소자분리 절연막(32)과 게이트 절연막(33)을 형성하고, 마스크 절연막(35)이 적층되고, 측벽에 절연막 스페이서(36)가 구비된 게이트 전극(34)과 소오스/드레인전극(37)으로 구성되는 모스 전계효과 트랜지스터를 형성한 다음, 전체표면 상부에 평탄화막(38)을 형성한다.
다음, 상기 평탄화막(38) 상부에 제1도전층(39)과 제1층간절연막(40)을 순차적으로 형성하고, 상기 제1층간절연막(40) 상부에 상기 소오스/드레인영역(37)에서 저장전극 콘택으로 예정되는 부분을 노출시키는 제1감광막 패턴(41)을 형성한다. 상기 제1층간절연막(40)은 산화질화막으로 형성하고, 상기 제1도전층(39)은 다결정실리콘층으로 형성한다.
그 다음, 상기 제1감광막 패턴(41)을 식각마스크로 사용하여 상기 제1층간절연막(40), 제1도전층(39) 및 평탄화막(38)을 식각하여 저장전극 콘택홀(42)을 형성한다. (도 2a참조)
다음, 상기 제1감광막 패턴(41)을 제거하고, 상기 구조 전표면에 상기 저장전극 콘택홀(42)이 매립되도록 제2도전층(43)을 형성한 후, 상기 제2도전층(43) 상부에 제2층간절연막(44)을 형성한다. 상기 제2층간절연막(44)은 산화질화막으로 형성하고, 상기 제2도전층(43)은 다결정실리콘층으로 형성하되, 상기 제1도전층(39)보다 두껍게 형성한다.
그 다음, 상기 제2층간절연막(44) 상부에 저장전극으로 예정되는 부분을 보호하는 제2감광막 패턴(45)을 형성한다.
다음, 상기 제2감광막 패턴(45)을 식각마스크로 사용하여 상기 제2층간절연막(44)을 식각한다. 이때, 상기 제2감광막 패턴(45)의 측벽에 폴리머(46)가 적층된다. (도 2b참조)
그 다음, 상기 제2감광막 패턴(45)과 폴리머(46)를 식각마스크로 사용하여 상기 제2도전층(43)을 식각한다. 상기 제2감광막 패턴(45)은 상기 폴리머(46)보다 식각선택비가 크기 때문에 상기 도전층이 모두 식각되기 전에 제거된다. (도 2c참조)
다음, 상기 폴리머(46)를 식각마스크로 사용하여 상기 제1층간절연막(40)과 제1도전층(39) 및 제2층간절연막(44)과 소정 두께의 제2도전층(39)을 식각하여 홈을 형성한다. 이때, 상기 홈의 깊이(D)는 상기 제1도전층(39)의 두께 'D′' 와 같다.
그 다음, 상기 폴리머(46) 및 식각잔류물(도시안됨)을 제거하는 세정공정을 실시한 후, 습식식각공정으로 상기 제1도전층(39) 상부의 제1층간절연막(40)을 제거한다.
그 후, 유전체막(47) 및 상부전극(48)을 형성한다.
상기 유전체막(47)은 고유전물질인 Ta2O5또는 BST((Ba1-xSrx)TiO3)막이나 강유전물질인 PZT(Pb(ZrTi1-x)O3)막으로 형성하고, 상기 상부전극(48)은 다결정실리콘층, 폴리사이드막 또는 텅스텐 등의 금속층으로 형성한다. (도 2d참조)
또한, 본 발명의 제2실시예에 대하여 살펴보면 다음과 같다.
도 3 은 본 발명의 제2실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도로서, 소정의 하부구조물이 형성되어 있는 반도체기판(51) 상부에 평탄화막(58)을 형성한 다음, 식각방지막(63), 제1층간절연막(도시안됨), 제1도전층(59) 및 제2층간절연막(도시안됨)의 적층구조를 형성하고, 저장전극 콘택마스크를 식각마스크로 상기 적층구조 및 평탄화막(58)을 식각하여 저장전극 콘택홀을 형성한다. 상기 식각방지막(63)은 질화막으로 형성한다.
다음, 상기 구조 상부에 상기 저장전극 콘택홀을 매립하는 제2도전층(60)을 형성하고, 상기 제2도전층(60) 상부에 제3층간절연막(도시안됨)을 형성한다.
그 다음, 상기 제3층간절연막 상부에 저장전극으로 예정되는 감광막 패턴을 형성한다.
그 후, 본 발명의 제1실시예와 같은 공정으로 저장전극을 형성하되, 상기 제1도전층(59)의 하부가 언더컷되도록 하여 상기 제1실시예에서 형성된 저장전극보다 표면적을 넓게 형성할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극용 제1도전층, 제1층간절연막, 제2도전층 및 제2층간절연막의 적층구조를 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 식각마스크로 식각하되, 상기 제2층간절연막의 식각공정시 상기 감광막 패턴의 측벽에 폴리머를 형성시킨 후 상기 감광막 패턴과 폴리머의 식각선택비를 사용하여 상기 제2도전층을 식각할때, 상기 감광막 패턴도 동시에 식각되도록하고 상기 폴리머를 식각마스크로 상기 제1층간절연막 및 제1도전층을 식각하는 동안에 상기 제2층간절연막과 소정 두께의 제2도전층을 식각한 다음, 상기 폴리머 및 제1층간절연막을 제거하여 상하 이중구조의 저장전극을 형성함으로써 종래기술에 따른 저장전극의 높이(H)와 본 발명에 따른 저장전극의 높이(H′)가 같은 경우 표면적이 증가된 저장전극을 형성하여 정전용량을 증대시킬 수 있으며, 상기 제1도전층의 두께에 비례하여 상기 제2도전층의 홈의 깊이를 조절할 수 있고, 그에 따른 소자의 특성 및 신뢰성을 향상시키는 이점이 있다.

Claims (6)

  1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 평탄화막을 형성한 다음, 상기 평탄화막 상부에 제1도전층과 제1층간절연막의 적층구조를 형성하는 공정과,
    저장전극 콘택마스크를 식각마스크로 상기 적층구조와 평탄화막을 식각하여 저장전극 콘택홀을 형성하는 공정과,
    상기 구조 전표면에 상기 저장전극 콘택홀이 매립되도록 제2도전층을 형성한 다음, 상기 제2도전층 상부에 제2층간절연막을 형성하는 공정과,
    상기 제2층간절연막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴을 식각마스크로 사용하여 상기 제2층간절연막을 식각하되, 상기 감광막 패턴의 측벽에 폴리머가 증착되도록 하는 공정과,
    상기 감광막 패턴과 폴리머를 식각마스크로 사용하여 상기 제2도전층을 식각하되, 상기 식각공정후 상기 상기 폴리머보다 식각선택비가 큰 감광막 패턴이 제거되도록 하는 공정과,
    상기 폴리머를 식각마스크로 사용하여 상기 제1층간절연막, 제1도전층, 제2층간절연막 및 소정 두께의 제2도전층을 식각하여 저장전극을 형성하는 공정과,
    상기 폴리머를 제거한 다음, 상기 제1층간절연막을 습식식각하여 제거하는 공정과,
    상기 구조 상부에 유전체막 및 상부전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 제1층간절연막과 제2층간절연막은 산화질화막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  3. 제 1 항에 있어서,
    상기 유전체막은 Ta2O5, BST((Ba1-xSrx)TiO3)막 또는 PZT(Pb(ZrTi1-x)O3)로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  4. 제 1 항에 있어서,
    상기 상부전극은 다결정실리콘층, 폴리사이드막 또는 금속층으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  5. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 평탄화막을 형성한 다음, 상기 평탄화막 상부에 식각방지막, 제1층간절연막, 제1도전층 및 제2층간절연막의 적층구조를 형성하는 공정과,
    저장전극 콘택마스크를 식각마스크로 상기 적층구조와 평탄화막을 식각하여 저장전극 콘택홀을 형성하는 공정과,
    상기 구조 전표면에 상기 저장전극 콘택홀이 매립되도록 제2도전층을 형성한 다음, 상기 제2도전층 상부에 제3층간절연막을 형성하는 공정과,
    상기 제3층간절연막 상부에 저장전극으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,
    상기 감광막 패턴을 식각마스크로 사용하여 상기 제3층간절연막을 식각하되, 상기 감광막 패턴의 측벽에 폴리머가 증착되도록 하는 공정과,
    상기 감광막 패턴과 폴리머를 식각마스크로 사용하여 상기 제2도전층을 식각하되, 상기 식각공정후 상기 상기 폴리머보다 식각선택비가 큰 감광막 패턴이 제거되도록 하는 공정과,
    상기 폴리머를 식각마스크로 사용하여 상기 제3층간절연막, 제1도전층, 제2층간절연막, 제1층간절연막 및 소정 두께의 제2도전층을 식각하여 저장전극을 형성하는 공정과,
    상기 폴리머를 제거한 다음, 상기 제2층간절연막과 1층간절연막을 습식식각공정으로 제거하여 상기 제1도전층 하부에 언더컷을 형성하는 공정과,
    상기 구조 상부에 유전체막 및 상부전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  6. 제 5 항에 있어서,
    상기 식각방지막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
KR1019980062016A 1998-12-30 1998-12-30 반도체소자의 저장전극 형성방법 KR20000045458A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062016A KR20000045458A (ko) 1998-12-30 1998-12-30 반도체소자의 저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062016A KR20000045458A (ko) 1998-12-30 1998-12-30 반도체소자의 저장전극 형성방법

Publications (1)

Publication Number Publication Date
KR20000045458A true KR20000045458A (ko) 2000-07-15

Family

ID=19568712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062016A KR20000045458A (ko) 1998-12-30 1998-12-30 반도체소자의 저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR20000045458A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886702B1 (ko) * 2002-10-25 2009-03-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886702B1 (ko) * 2002-10-25 2009-03-04 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Similar Documents

Publication Publication Date Title
JP3640763B2 (ja) 半導体メモリ素子のキャパシタの製造方法
KR20040078828A (ko) 반도체소자의 캐패시터 형성방법
JPH09232542A (ja) 半導体装置およびその製造方法
KR20000045458A (ko) 반도체소자의 저장전극 형성방법
KR100764336B1 (ko) 반도체소자의 저장전극 및 그 제조방법
KR100305024B1 (ko) 반도체소자의 제조방법
KR100400327B1 (ko) 반도체소자의 캐패시터 형성방법
KR100546162B1 (ko) 반도체소자의 제조방법
KR100337926B1 (ko) 반도체소자의저장전극형성방법
KR100866707B1 (ko) 반도체소자의 저장전극 형성방법
KR0164080B1 (ko) 반도체 소자의 저장전극 형성방법
KR100238248B1 (ko) 반도체장치의 커패시터 제조방법
KR20010059014A (ko) 반도체소자의 제조방법
KR0135692B1 (ko) 반도체소자의 캐패시터 제조방법
KR100546112B1 (ko) 반도체소자의 제조방법
KR20000042489A (ko) 반도체소자의 저장전극 형성방법
KR0154155B1 (ko) 반도체소자의 캐패시터 제조방법
KR100703832B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR0154160B1 (ko) 반도체소자의 전하보존전극 제조방법
KR20010061085A (ko) 반도체소자의 캐패시터 형성방법
KR100609558B1 (ko) 반도체소자의 캐패시터 제조방법
KR0132654B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100266020B1 (ko) 캐패시터및그의형성방법
KR19990004603A (ko) 반도체 소자의 캐패시터 형성방법
KR20020002005A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid