KR20010005235A - 반도체소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 저장전극 간에 절연막 스페이서를 형성한 다음, 저장전극의 표면에 MPS(meta-stable polysilicon)막을 형성하여 소자간에 브리지가 발생하는 것을 방지하는 동시에 저장전극의 표면적을 증가시켜 반도체소자의 고집적화를 가능하게 하고, 별도의 평탄화공정없이 셀영역과 주변회로영역 간의 단차를 감소시키고 일정한 높이의 저장전극을 형성하여 토폴로지(topology)를 향상시킬 수 있는 기술이다.

Description

반도체소자의 저장전극 형성방법{Forming method for storge node of semiconductor device}

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 저장전극 간에 절연막 스페이서를 형성하여 저장전극의 표면에 준안정다결정실리콘층(meta stable polysilicon, 이하 MPS 라 함)을 형성한 후에도 저장전극간에 브리지가 발생하는 것을 방지하는 반도체소자의 저장전극 형성방법에 관한 것이다.

최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.

이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.

따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vaccum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께) 로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 증가시키는 등의 방법이 있다.

그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.

즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta₂O₅, TiO₂또는 SrTiO₃등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압 등과 같은 신뢰도 및 박막특성 등이 확실하게 확인하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.

더욱이, 캐패시터의 저장전극의 표면적을 증가시키기 위하여, 다결정실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(pin)구조로 형성하거나, 콘택의 상부에 실린더형의 저장전극을 형성하는 등의 방법을 사용하기도 한다.

그러나, 상기 캐패시터를 삼차원적 구조로 형성하는 경우는, 셀부의 단차가 다른 부분보다 높게 형성되어 후속공정을 어렵게 한다. 특히, 메탈 콘택 공정시 단차가 낮은 부분의 콘택 크기가 다르게 형성되거나, 콘택이 형성되지 않는 경우가 발생하는 단점이 있다.

이를 해결하기 위하여, 표면상부에 절연막을 두껍게 형성하고 화학기계연마(Chemical Mechanical Polishing, 이하 CMP 이라 함)방법으로 평탄화하였으나, 상기 CMP 는 이물질과 같은 결함이 발생되며 웨이퍼내에서 두께 구배가 발생되는 단점이 유발되었다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법에 대하여 설명한다.

먼저,반도체기판 상부에 모스 전계효과 트랜지스터 등 소정의 하부구조물을 형성하고, 상기 반도체기판 전체표면 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성한다.

다음, 상기 층간절연막 상부에 희생절연막을 형성한다.

그 다음, 상기 희생절연막 상부에 저장전극으로 예정되는 부분을 노출시키는 제1감광막 패턴울 형성하고, 상기 제1감광막 패턴을 식각마스크로 사용하여 상기 희생절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 콘택홀을 형성한다.

다음, 상기 제1감광막 패턴을 제거하고, 전체표면 상부에 저장전극용 도전층을 형성한다.

그 다음, 상기 저장전극용 도전층 상부에 제2감광막을 형성하되, 상기 저장전극 콘택홀이 완전히 매립되도록 형성한다.

그 후, 상기 제2감광막 및 저장전극용 도전층을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 셀과 셀간에 전기적으로 분리된 실린더형 저장전극을 형성한다. 이때, 상기 실린더형 저장전극의 내부에는 제2감광막이 매립되어 있다.

다음, 상기 실린더형 저장전극 내부에 매립되어 있는 제2감광막을 제거한다.

그 다음, 저장전극의 표면적을 증가시키기 위하여 상기 실린더형 저장전극의 내벽에만 MPS막을 형성하기 전에 상기 실린더형 저장전극 표면에 형성된 자연산화막을 제거하기 위하여 불산(HF)용액으로 세정공정을 실시한다. 이때, 상기 세정공정을 실시하면 상기 희생절연막이 식각되고, 이로 인하여 상기 실린더형 저장전극의 외벽이 노출된다.

그 후, 상기 실린더형 저장전극의 표면에 MPS막을 형성하여 실린더형 저장전극의 표면적을 증가시킨다.

상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자가 고집적화되어 감에 따라 저장전극의 표면적을 증가시키기 위하여 저장전극의 표면에 MPS막을 형성하는데, 상기 MPS막은 소자간에 브리지를 발생시킬 수 있고, 만약에 상기 MPS막을 형성하지 않는 경우에는 저장전극의 표면적을 증가시키기 위하여 저장전극을 높게 형성해야 하기 때문에 셀영역과 주변회로영역간에 단차를 증가시키는 등의 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 실린더형 저장전극간에 절연막 스페이서를 형성하여 저장전극의 표면에 MPS막이 인접하는 저장전극 표면의 MPS막과 브리지를 발생하는 것을 방지하여 소자의 전기적 특성을 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

도 1 내지 도 7 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.

〈 도면의 주요부분에 대한 부호의 설명 〉

11 : 반도체기판 13 : 층간절연막

15 : 저장전극 콘택플러그 17 : 제1식각방지막

19 : 제1희생절연막 21 : 콘택홀

23 : 제2식각방지막 25 : 제2희생절연막

27 : 저장전극용 도전층 29 : 제3희생절연막

31 : 준안정다결정실리콘층

이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,

소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,

전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 제1식각방지막 패턴과 제1희생절연막 패턴의 적층구조를 형성하는 공정과,

전체표면 상부에 제2식각방지막과 제2희생절연막을 형성하고, 전면식각하여 상기 적층구조의 측벽에 제2식각방지막 스페이서와 제2희생절연막 스페이서를 형성하되, 과도식각공정을 실시하여 상기 저장전극 콘택플러그를 돌출시키는 공정과,

전체표면 상부에 저장전극용 도전층을 형성하고, 상기 저장전극용 도전층 상부에 제3희생절연막을 형성하여 평탄화시키는 공정과,

상기 구조를 식각하여 상기 저장전극용 도전층의 상부를 분리시키는 공정과

상기 제3,제2희생절연막을 제거하여 저장전극 간에 스페이서형태의 제1희생절연막 패턴과 실린더형 저장전극을 형성하는 공정과,

상기 제2식각방지막과 제1희생절연막을 소정 두께 제거하는 공정과,

상기 노출된 실린더형 저장전극의 표면에 MPS막을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 1 내지 도 7 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.

먼저, 중심부에 주변회로부가 구비되고 양쪽 가장자리에 셀부가 구비된 반도체기판(11) 상부에 모스 전계효과 트랜지스터(도시안됨) 등 소정의 하부구조물을 형성하고, 상기 반도체기판(11) 전체표면 상부에 저장전극 콘택플러그(15)가 구비된 층간절연막(13)을 형성한다.

다음, 전체표면 상부에 제1식각방지막(17)을 형성한다. 상기 제1식각방지막(17)은 PE-질화막(plasma enhanced nitride), LP-질화막(low pressure nitride) 또는 실리콘을 다량포함하는 실리콘질화막(Si-rich SiON, SRON)을 사용하여 10 ∼ 1000Å 두께로형성한다. (도 1참조)

다음, 상기 제1식각방지막(17) 상부에 상기 제1식각방지막(17)과 식각선택비를 갖는 제1희생절연막(19)을 형성한다. 상기 제1희생절연막(19)은 LP-TEOS(low pressure tetra ethyl ortho silicate glass)산화막, PE-TEOS(plasma enhanced tetra ethyl ortho silicate glass)산화막, PSG(phospho silicate glass)막, USG(undoped silicate glass)막, BPSG(borophospho silicate glass)막, SOG(spin on glass)막, 중온산화막(middle temperature oxide) 또는 고온산화막(high temperature oxide) 등을 사용하여 형성한다.

다음, 저장전극으로 예정되는 부분을 노출시키는 저장전극 마스크를 식각마스크로 사용하여 상기 제1희생절연막(19)과 제1식각방지막(17)을 식각하여 상기 저장전극 콘택플러그(13)를 노출시키는 저장전극 콘택홀(21)을 형성한다. (도 2 참조)

그 다음, 전체표면 상부에 제2식각방지막(도시안됨)과 제2희생절연막(도시안됨)을 형성하고, 전면식각공정을 실시하여 상기 저장전극 콘택홀(21)의 측벽에 제2희생절연막 스페이서(25)와 제2식각방지막 스페이서(23)를 형성한다. 상기 전면식각공정은 100 ∼ 1000Å의 과도식각으로 상기 층간절연막(13)을 식각하여 상기 저장전극 콘택플러그(15)를 노출시킴으로써 후속공정에서 저장전극 패턴의 쓰러짐을 방지한다.

상기 제2식각방지막은 LP-TEOS산화막, PE-TEOS산화막, PSG막, USG막, BPSG막, SOG막, 중온산화막 또는 고온산화막 등을 사용하여 10 ∼ 200Å 두께로형성하고, 상기 제2희생절연막은 PE-질화막, LP-질화막 또는 SRON막을 사용하여 10 ∼ 1000Å 두께로 형성한다. (도 3 참조)

다음, 전체표면 상부에 저장전극용 도전층(27)을 형성하고, 상기 저장전극용 도전층(27) 상부에 제3희생절연막(29)을 형성하여 평탄화시킨다. 이때, 상기 제3희생절연막(29)은 감광막, LP-TEOS산화막, PE-TEOS산화막, PSG막, USG막, BPSG막, SOG막, 중온산화막 또는 고온산화막 등으로 형성한다. (도 4참조)

그 다음, 상기 구조를 CMP공정 또는 전면식각공정으로 식각하여 상기 저장전극용 도전층(27)을 셀과 셀간에 분리시켜 실린더형 저장전극을 형성한다. (도 5 참조)

다음, 상기 제2희생절연막 스페이서(25)와 제3희생절연막(29)을 인산용액을 이용한 습식식각방법으로 제거한다.

그 다음, 상기 제1희생절연막(19)과 제2식각방지막 스페이서(23)를 HF용액 또는 BOE(buffered oxide etchant)용액으로 100 ∼ 500Å 식각하여 상기 실린더형 저장전극 간에 스페이스를 증가시킨다.

한편, 상기 제2희생절연막 스페이서(25)의 폭이 좁은 경우 상기 제2희생절연막 스페이서(25)를 제거한 다음, 상기 제3희생절연막(29)과 제1희생절연막(19)을 동시에 제거한다. 이때, 상기 제3희생절연막(29)과 제1희생절연막(19)은 LP-TEOS산화막, PE-TEOS산화막, PSG막, USG막, BPSG막, SOG막, 중온산화막 또는 고온산화막 등의 동일한 물질을 사용하여 형성한다. (도 6 참조)

다음, 상기 공정으로 노출된 실린더형 저장전극의 표면에 MPS막(31)을 형성한다. (도 7 참조)

상기 공정으로 형성된 실린더형 저장전극의 단축(a)의 길이가 0.30㎛, 저장전극간 간격(b)의 길이가 0.01㎛인 경우에, 상기 제2식각방지막 스페이서(23)의 두께가 100Å, 제2희생절연막 스페이서(25)의 두께가 400Å, 저장전극용 도전층(27)의 두께가 500Å, MPS막(31)의 마이그레이션(migration)이 200Å/side이고, 상기 제1희생절연막(19)을 습식식각공정으로 300Å 제거한 경우, 저장전극 내부와 외부에 600Å의 스페이스를 확보할 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극 간에 절연막 스페이서를 형성한 다음, 저장전극의 표면에 MPS(meta stable polysilicon)막을 형성하여 소자간에 브리지가 발생하는 것을 방지하는 동시에 저장전극의 표면적을 증가시켜 반도체소자의 고집적화를 가능하게 하고, 별도의 평탄화공정없이 셀영역과 주변회로영역 간의 단차를 감소시키고 일정한 높이의 저장전극을 형성하여 토폴로지를 향상시킬 수 있는 이점이 있다.

Claims (12)

1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,

   전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 제1식각방지막 패턴과 제1희생절연막 패턴의 적층구조를 형성하는 공정과,

   전체표면 상부에 제2식각방지막과 제2희생절연막을 형성하고, 전면식각하여 상기 적층구조의 측벽에 제2식각방지막 스페이서와 제2희생절연막 스페이서를 형성하되, 과도식각공정을 실시하여 상기 저장전극 콘택플러그를 돌출시키는 공정과,

   전체표면 상부에 저장전극용 도전층을 형성하고, 상기 저장전극용 도전층 상부에 제3희생절연막을 형성하여 평탄화시키는 공정과,

   상기 구조를 식각하여 상기 저장전극용 도전층의 상부를 분리시키는 공정과

   상기 제3,제2희생절연막을 제거하여 저장전극 간에 스페이서형태의 제1희생절연막 패턴과 실린더형 저장전극을 형성하는 공정과,

   상기 제2식각방지막과 제1희생절연막을 소정 두께 제거하는 공정과,

   상기 노출된 실린더형 저장전극의 표면에 MPS막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 제1식각방지막은 PE-질화막, LP-질화막 또는 SRON막을 사용하여 10 ∼ 1000Å 두께로형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
3. 제 1 항에 있어서,

   상기 제1희생절연막은 LP-TEOS산화막, PE-TEOS산화막, PSG막, USG막, BPSG막, SOG막, 중온산화막 또는 고온산화막 등으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
4. 제 1 항에 있어서,

   상기 제2식각방지막은 LP-TEOS산화막, PE-TEOS산화막, PSG막, USG막, BPSG막, SOG막, 중온산화막 또는 고온산화막 등을 사용하여 10 ∼ 200Å 두께로형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
5. 제 1 항에 있어서,

   상기 제2희생절연막은 PE-질화막, LP-질화막 또는 SRON막을 사용하여 10 ∼ 1000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
6. 제 1 항에 있어서,

   상기 전면식각공정은 100 ∼ 1000Å의 과도식각을 하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
7. 제 1 항에 있어서,

   상기 제2희생절연막은 인산용액을 사용한 습식식각방법으로 제거하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
8. 제 1 항에 있어서,

   상기 제1희생절연막과 제2식각방지막은 HF 또는 BOE용액으로 100 ∼ 500Å 식각하여 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
9. 제 1 항에 있어서,

   상기 제3희생절연막은 감광막, LP-TEOS산화막, PE-TEOS산화막, PSG막, USG막, BPSG막, SOG막, 중온산화막 또는 고온산화막 등을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
10. 제 1 항에 있어서,

    상기 저장전극용 도전층은 CMP공정 또는 전면식각공정으로 제거하여 분리시키는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
11. 제 1 항에 있어서,

    상기 저장전극용 도전층을 셀과 셀간에 분리시킨 다음, 상기 제2희생절연막을 제거한 다음, 제1희생절연막과 제3희생절연막을 제거하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
12. 제 1 항 또는 제 11 항에 있어서,

    상기 제1희생절연막과 제3희생절연막은 동일한 물질로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.