KR20010005228A - 반도체소자의 저장전극 형성방법 - Google Patents

반도체소자의 저장전극 형성방법 Download PDF

Info

Publication number
KR20010005228A
KR20010005228A KR1019990026031A KR19990026031A KR20010005228A KR 20010005228 A KR20010005228 A KR 20010005228A KR 1019990026031 A KR1019990026031 A KR 1019990026031A KR 19990026031 A KR19990026031 A KR 19990026031A KR 20010005228 A KR20010005228 A KR 20010005228A
Authority
KR
South Korea
Prior art keywords
storage electrode
film
forming
layer
storage node
Prior art date
Application number
KR1019990026031A
Other languages
English (en)
Inventor
한창훈
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990026031A priority Critical patent/KR20010005228A/ko
Publication of KR20010005228A publication Critical patent/KR20010005228A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 저장전극으로 예정되는 부분을 노출시키는 희생절연막과 식각방지막 패턴을 형성한 다음, 상기 구조 상부에 저장전극용 도전층을 형성하고 감광막으로 평탄화시킨 후, 상기 식각방지막을 식각장벽으로 사용하여 상기 감광막과 저장전극용 도전층을 CMP(chemical mechanical polishing)공정으로 제거하여 실린더형 저장전극을 형성한 다음, 상기 실린더형 저장전극의 상부를 CF4로 스퍼터링(sputtering)하고 상기 감광막을 제거한 다음, 상기 실린더형 저장전극의 표면에 MPS(meta stable polysilicon)막을 형성함으로써 후속공정시 상기 MPS막이 떨어져나가 소자간에 브리지(bridge)를 발생시키는 것을 방지하는 동시에 저장전극의 표면적을 증가시켜 반도체소자의 고집적화를 가능하고, 셀영역과 주변회로영역 간의 단차를 감소시키고 일정한 높이의 저장전극을 형성하여 토폴로지(topology)를 향상시킬 수 있는 기술이다.

Description

반도체소자의 저장전극 형성방법{Forming method for storage node of semiconductor device}
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 저장전극의 표면적을 증가시키기 위하여 형성되는 준안정다결정실리콘층(meta stable polysilicon, 이하 MPS 라 함)이 입자가 떨어져 나가는 것을 방지하는 반도체소자의 저장전극 형성방법에 관한 것이다.
최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.
이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.
따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vaccum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께) 로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 증가시키는 등의 방법이 있다.
그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.
즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압 등과 같은 신뢰도 및 박막특성 등이 확실하게 확인하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.
더욱이, 캐패시터의 저장전극의 표면적을 증가시키기 위하여, 다결정실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(pin)구조로 형성하거나, 콘택의 상부에 실린더형의 저장전극을 형성하는 등의 방법을 사용하기도 한다.
그러나, 상기 캐패시터를 삼차원적 구조로 형성하는 경우는, 셀부의 단차가 다른 부분보다 높게 형성되어 후속공정을 어렵게 한다. 특히, 메탈 콘택 공정시 단차가 낮은 부분의 콘택 크기가 다르게 형성되거나, 콘택이 형성되지 않는 경우가 발생하는 단점이 있다.
이를 해결하기 위하여, 표면상부에 절연막을 두껍게 형성하고 화학기계연마(Chemical Mechanical Polishing, 이하 CMP 이라 함)방법으로 평탄화하였으나, 상기 CMP 는 이물질과 같은 결함이 발생되며 웨이퍼내에서 두께 구배가 발생되는 단점이 유발되었다.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법에 대하여 설명한다.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
먼저, 중심부에 주변회로부가 구비되고 양쪽 가장자리에 셀부가 구비된 반도체기판(11) 상부에 모스 전계효과 트랜지스터(도시안됨) 등 소정의 하부구조물을 형성하고, 상기 반도체기판(11) 전체표면 상부에 저장전극 콘택플러그(13)가 구비된 층간절연막(12)을 형성한다.
다음, 상기 층간절연막(12) 상부에 희생절연막(14)을 형성한다. (도 1a참조)
그 다음, 상기 희생절연막(14) 상부에 저장전극으로 예정되는 부분을 노출시키는 제1감광막 패턴(15)울 형성하고, 상기 제1감광막 패턴(15)을 식각마스크로 사용하여 상기 희생절연막(14)을 식각하여 상기 저장전극 콘택플러그(13)를 노출시키는 저장전극 콘택홀(16)을 형성한다. (도 1b참조)
다음, 상기 제1감광막 패턴(15)을 제거하고, 전체표면 상부에 저장전극용 도전층(17)을 형성한다. (도 1c참조)
그 다음, 상기 저장전극용 도전층(17) 상부에 제2감광막(18)을 형성하되, 상기 저장전극 콘택홀(16)이 완전히 매립되도록 형성한다. (도 1d참조)
그 후, 상기 제2감광막(18)및 저장전극용 도전층(17)을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 셀과 셀간에 전기적으로 분리된 실린더형 저장전극을 형성한다. 이때, 상기 실린더형 저장전극의 내부에는 제2감광막(18)이 매립되어 있다. (도 1e참조)
다음, 상기 실린더형 저장전극 내부에 매립되어 있는 제2감광막(18)을 제거한다.
그 다음, 저장전극의 표면적을 증가시키기 위하여 상기 실린더형 저장전극의 내벽에만 MPS막을 형성하기 전에 상기 실린더형 저장전극 표면에 형성된 자연산화막을 제거하기 위하여 불산(HF)용액으로 세정공정을 실시한다. 이때, 상기 세정공정을 실시하면 상기 희생절연막(14)이 식각되고, 이로 인하여 상기 실린더형 저장전극의 외벽이 노출된다.
그 후, 상기 실린더형 저장전극의 표면에 MPS막을 형성하여 실린더형 저장전극의 표면적을 증가시킨다. (도 1f참조)
상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자가 고집적화되어 감에 따라 저장전극의 표면적을 증가시키기 위하여 저장전극의 표면에 MPS막을 형성하는데, 상기 MPS막을 형성하기 전에 실시되는 세정공정시 희생절연막이 손실되어 실린더형 저장전극의 외벽이 노출되고 상기 실린더형 저장전극의 외벽 및 상부에 형성되는 MPS막이 후속공정에서 떨어져 나가 소자간에 브리지를 발생하는 등 소자의 전기적 특성을 악화시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극으로 예정되는 부분을 노출시키는 희생절연막 패턴 상부에 식각방지막 패턴을 형성하여 후속 세정공정시 상기 희생절연막 패턴이 손실되어 실린더형 저장전극의 표면에 형성된 MPS막이 떨어져나가 소자간에 브리지를 발생시키는 것을 방지하여 소자의 전기적 특성을 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f 는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
도 2a 내지 도 2f 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.
〈 도면의 주요부분에 대한 부호의 설명 〉
11, 21 : 반도체기판 12, 22 : 층간절연막
13, 23 : 저장전극 콘택플러그 14, 24 : 희생절연막
15, 26 : 제1감광막 패턴 16, 27 : 저장전극 콘택홀
17, 28 : 저장전극용 도전층 18, 29 : 제2감광막
19, 30 : MPS막 25 : 식각방지막
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,
전체표면 상부에 희생절연막과 식각방지막을 형성하는 공정과,
저장전극 마스크를 식각마스크로 상기 희생절연막과 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 콘택홀을 형성하는 공정과,
상기 구조 표면에 저장전극용 도전층을 형성한 다음, 감광막을 형성하여 평탄화시키는 공정과,
상기 감광막과 저장전극용 도전층은 상기 식각방지막을 식각장벽으로 사용한 CMP공정으로 식각하여 상기 저장전극용 도전층의 상부를 분리시켜 실린더형 저장전극을 형성하는 공정과,
상기 실린더형 저장전극 내부에 남겨진 감광막을 제거하고, 상기 실린더형 저장전극의 표면을 세정하는 공정과,
상기 실린더형 저장전극의 표면에 MPS막을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2f 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.
먼저, 중심부에 주변회로부가 구비되고 양쪽 가장자리에 셀부가 구비된 반도체기판(21) 상부에 모스 전계효과 트랜지스터(도시안됨) 등 소정의 하부구조물을 형성하고, 상기 반도체기판(21) 전체표면 상부에 저장전극 콘택플러그(23)가 구비된 층간절연막(22)을 형성한다.
다음, 전체표면 상부에 희생절연막(24)과, 상기 희생절연막(24)과 식각선택비 차이를 갖는 식각방지막(25)을 형성한다.
상기 희생절연막(24)은 산화막으로 형성하고, 상기 식각방지막(25)은 후속 세정공정시 사용되는 불산용액에 식각되지 않는 질화막을 사용하여 형성한다.
이때, 상기 식각방지막(25)은 후속 CMP공정에서도 식각장벽으로 작용하여 웨이퍼 내에서 CMP공정의 균일성을 향상시켜 준다.
또한, 상기 희생절연막(24)을 후속 세정공정에서 식각되지 않는 박막을 사용하여 식각방지막(25)을 형성하지 않을 수도 있다. (도 2a참조)
그 다음, 상기 식각방지막(25) 상부에 저장전극으로 예정되는 부분을 노출시키는 제1감광막 패턴(26)울 형성하고, 상기 제1감광막 패턴(26)을 식각마스크로 사용하여 상기 식각방지막(25)과 희생절연막(24)을 식각하여 상기 저장전극 콘택플러그(23)를 노출시키는 저장전극 콘택홀(27)을 형성한다. (도 2b참조)
다음, 상기 제1감광막 패턴(26)을 제거하고, 전체표면 상부에 저장전극용 도전층(28)을 형성한다. (도 2c참조)
그 다음, 상기 저장전극용 도전층(28) 상부에 제2감광막(29)을 형성하여 평탄화시킨다. (도 2d참조)
그 후, 상기 제2감광막(29)및 저장전극용 도전층(28)을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 셀과 셀간에 전기적으로 분리된 실린더형 저장전극을 형성한다. 이때, 상기 실린더형 저장전극의 내부에는 제2감광막(29)이 매립되어 있다.
그 다음, 상기 CMP공정으로 상기 식각방지막(25)에 노출된 실린더형 저장전극의 상부를 CF4로 스퍼터링한다.
상기 스퍼터링공정은 탄소(Carbon)이 존재하는 부분에서 MPS막이 성장되지 않는 것을 이용한 것으로 상기 실린더형 저장전극의 상부에 MPS막이 성장되는 것을 억제하기 위해 실시한다. (도 2e참조)
다음, 상기 실린더형 저장전극 내부에 매립되어 있는 제2감광막(29)을 제거한다.
그리고, 저장전극의 표면적을 증가시키기 위하여 상기 실린더형 저장전극의 표면에 MPS막을 형성하기 전에 상기 실린더형 저장전극 표면에 형성된 자연산화막을 제거한 세정공정을 실시한다. 상기 세정공정은 불산(HF)용액으로 세정공정을 실시하고, 상기 세정공정시 상기 식각방지막(25)에 의해 희생절연막(24)이 손실되지 않는다. (도 2f참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극으로 예정되는 부분을 노출시키는 희생절연막과 식각방지막 패턴을 형성한 다음, 상기 구조 상부에 저장전극용 도전층을 형성하고 감광막으로 평탄화시킨 후, 상기 식각방지막을 식각장벽으로 사용하여 상기 감광막과 저장전극용 도전층을 CMP공정으로 제거하여 실린더형 저장전극을 형성한 다음, 상기 실린더형 저장전극의 상부를 CF4로 스퍼터링하고 상기 감광막을 제거한 다음, 상기 실린더형 저장전극의 표면에 MPS막을 형성함으로써 후속공정시 상기 MPS막이 떨어져나가 소자간에 브리지를 발생시키는 것을 방지하는 동시에 저장전극의 표면적을 증가시켜 반도체소자의 고집적화를 가능하고, 셀영역과 주변회로영역 간의 단차를 감소시키고 일정한 높이의 저장전극을 형성하여 토폴로지를 향상시킬 수 있는 이점이 있다.

Claims (7)

  1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,
    전체표면 상부에 희생절연막과 식각방지막을 형성하는 공정과,
    저장전극 마스크를 식각마스크로 상기 희생절연막과 식각방지막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 저장전극 콘택홀을 형성하는 공정과,
    상기 구조 표면에 저장전극용 도전층을 형성한 다음, 감광막을 형성하여 평탄화시키는 공정과,
    상기 감광막과 저장전극용 도전층은 상기 식각방지막을 식각장벽으로 사용한 CMP공정으로 식각하여 상기 저장전극용 도전층의 상부를 분리시켜 실린더형 저장전극을 형성하는 공정과,
    상기 실린더형 저장전극 내부에 남겨진 감광막을 제거하고, 상기 실린더형 저장전극의 표면을 세정하는 공정과,
    상기 실린더형 저장전극의 표면에 MPS막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 희생절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  3. 제 1 항에 있어서,
    상기 희생절연막은 상기 세정공정에서 식각되지 않는 박막으로 형성하고, 상기 식각방지막의 형성을 생략하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  4. 제 1 항에 있어서,
    상기 식각방지막은 상기 희생절연막과 식각선택비 차이를 갖는 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  5. 제 1 항에 있어서,
    상기 식각방지막은 상기 세정공정에서 식각되지 않는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  6. 제 1 항에 있어서,
    상기 CMP공정으로 노출된 실린더형 저장전극의 상부를 표면처리하여 MPS막이 형성되지 않도록 하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  7. 제 1 항에 있어서,
    상기 CMP공정으로 노출된 실린더형 저장전극의 상부를 CF4로 스퍼터링하여 상기 실린더형 저장전극의 상부에 MPS막이 형성되지 않도록 하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
KR1019990026031A 1999-06-30 1999-06-30 반도체소자의 저장전극 형성방법 KR20010005228A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990026031A KR20010005228A (ko) 1999-06-30 1999-06-30 반도체소자의 저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026031A KR20010005228A (ko) 1999-06-30 1999-06-30 반도체소자의 저장전극 형성방법

Publications (1)

Publication Number Publication Date
KR20010005228A true KR20010005228A (ko) 2001-01-15

Family

ID=19598144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990026031A KR20010005228A (ko) 1999-06-30 1999-06-30 반도체소자의 저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR20010005228A (ko)

Similar Documents

Publication Publication Date Title
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
US6716756B2 (en) Method for forming capacitor of semiconductor device
KR100764336B1 (ko) 반도체소자의 저장전극 및 그 제조방법
KR20010005228A (ko) 반도체소자의 저장전극 형성방법
KR100341248B1 (ko) 반도체소자의 저장전극 형성방법
KR100305024B1 (ko) 반도체소자의 제조방법
KR100709448B1 (ko) 반도체소자의 저장전극 형성방법
KR100696774B1 (ko) 반도체소자의 캐패시터 형성방법
KR20010005308A (ko) 반도체소자의 저장전극 형성방법
KR20020002005A (ko) 반도체소자의 캐패시터 제조방법
KR100475273B1 (ko) 반도체소자의 저장전극 형성방법
KR20010059014A (ko) 반도체소자의 제조방법
KR100637688B1 (ko) 반도체소자의 캐패시터 형성방법
KR100609558B1 (ko) 반도체소자의 캐패시터 제조방법
KR20010005234A (ko) 반도체소자의 저장전극 형성방법
KR20010059979A (ko) 반도체소자의 저장전극 형성방법
KR100390846B1 (ko) 반도체 소자 제조방법
KR20030000569A (ko) 반도체소자의 저장전극 형성방법
KR20000042489A (ko) 반도체소자의 저장전극 형성방법
KR20010061021A (ko) 반도체소자의 저장전극 형성방법
KR20040002287A (ko) 반도체소자의 저장전극 형성방법
KR20010005304A (ko) 반도체소자의 저장전극 형성방법
KR20000027630A (ko) 반도체소자의 전하저장전극 형성방법
KR20030033696A (ko) 반도체소자의 캐패시터 형성방법
KR20010061098A (ko) 반도체소자의 저장전극 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid