KR20040002209A - 반도체소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 저장전극의 하층부와 상층부를 별도의 사진식각 공정을 실시하여 형성하되, 저장전극의 형태를 'ㅗ'자와 'ㅜ'자가 서로 반복하는 형태로 형성함으로써 캐패시턴스의 변화 없이 저장전극 간의 간격을 일정 거리 확보하여 저장전극의 표면에 반구형 실리콘을 형성한 후에도 저장전극 간에 브리지가 발생하는 것을 방지하여 소자의 동작 특성 및 수율을 향상시키고, 그에 따른 반도체소자의 고집적화를 향상시키는 기술이다.

Description

반도체소자의 저장전극 형성방법{Forming method for storage node of semiconductor device}

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 보다 상세하게 저장전극의 상층부 및 하층부를 별도의 사진식각공정에 의해 형성함으로써 저장전극 간의 공정 마진을 확보하여 저장전극 간에 브리지(bridge)가 유발되는 것을 방지하는 반도체소자의 저장전극 형성방법에 관한 것이다.

최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.

이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.

따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.

이하, 도시되어 있지는 않지만 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.

먼저, 반도체기판에 활성영역을 정의하는 소자분리절연막을 형성한다.

다음, 상기 반도체기판 상부에 게이트절연막을 형성하고, 게이트전극 및 소오스/드레인접합영역으로 이루어지는 트랜지스터와 랜딩 플러그 및 비트라인 등의 하부구조물을 형성한 후 전체표면 상부에 층간절연막을 형성한다.

그 다음, 상기 층간절연막 상부에 식각방지막 및 완충막을 형성한다. 이때, 상기 식각방지막은 질화막으로 형성되고, 상기 층간절연막 및 완충막은 산화막으로 형성된다.

다음, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 완충막, 식각방지막 및 층간절연막을 식각하여 저장전극 콘택홀을 형성한다.

그 다음, 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그를 형성한다.

다음, 전체표면 상부에 코아절연막을 형성한다. 이때, 상기 코아절연막은 PSG(phospho silicate glass) 또는 USG(undoped silicate glass) 등의 산화막으로 형성된 것이다.

그 다음, 상기 코아절연막 상부에 반사방지막을 형성한다. 이때, 상기 반사방지막은 산화질화막(SiON)으로 형성된 것이다.

다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 반사방지막 및 코아절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 트렌치를 형성한다. 상기 식각공정 시 상기 완충막 두께만큼 과도식각이 가능하다.

그 후, 전체표면 상부에 저장전극용 도전층을 소정 두께 형성한다. 이때, 상기 저장전극용 도전층은 다결정실리콘층으로 형성된 것이다.

다음, 전체표면 상부에 희생막을 형성한다. 이때, 상기 희생막은 감광막과 같이 유동성이 우수한 물질로 형성되며, 상기 트렌치가 완전히 매립되도록 형성한다.

그 다음, 상기 희생막, 저장전극용 도전층 및 반사방지막을 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 실린더형 저장전극을 형성한다. 이때, 상기 CMP공정은 상기 코아절연막이 노출될 때까지 실시하여 후속 공정에서 상기 코아절연막을 제거할 수 있도록 한다.

다음, 상기 저장전극 내에 잔류하는 희생막 및 코아절연막을 제거하여 상기 저장전극의 표면을 노출시킨다.

그 후, 상기 저장전극의 표면에 반구형 실리콘을 성장시켜 저장전극의 표면적을 증가시킨다.

그 다음, 전체표면 상부에 유전막 및 플레이트전극용 도전층을 형성하고, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 플레이트전극용 도전층 및 유전막을 식각하여 캐패시터를 완성한다.

상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자가 고집적화되어 감에 따라 소자 간의 간격이 좁아져 저장전극의 표면적을 증가시키기 위해 반구형 실리콘을 형성하는 경우 저장전극 간에 브리지(bridge)가 발생되어 듀얼 비트 페일(dual bit fail)의 발생으로 인해 소자의 동작 특성 및 수율을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극의 하층부와 상층부를 별도의 사진식각 공정을 실시하여 형성하되, 저장전극의 형태를 'ㅗ'자와 'ㅜ'자가 서로 반복하는 형태로 형성함으로써 캐패시턴스의 변화 없이 저장전극 간의 간격을 일정 거리 확보하여 저장전극의 표면에 반구형 실리콘을 형성한 후에도 저장전극 간에 브리지가 발생하는 것을 방지하여 소자의 동작 특성 및 수율을 향상시키고, 그에 따른 반도체소자의 고집적화를 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1e 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.

도 2 는 본 발명에 따른 반도체소자의 저장전극을 형성하기 위해 사용되는 저장전극 마스크를 사용한 사진공정을 도식화한 평면도.

< 도면의 주요부분에 대한 부호의 설명 >

11 : 반도체기판 13 : 층간절연막

15 : 식각방지막 17 : 완충막

19 : 저장전극 콘택 플러그 21 : 제1코아절연막

23 : 제1감광막패턴 25 : 제1희생막

27 : 제2코아절연막 29 : 제2감광막패턴

31 : 저장전극용 도전층 32 : 저장전극

33 : 반구형 실리콘

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저장전극 형성방법은,

소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,

전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 제1트렌치가 구비되는 제1코아절연막을 형성하되, 상기 제1트렌치는 직사각형으로 형성되며, 인접하는 제1트렌치와 서로 직교하는 형태로 형성하는 공정과,

상기 제1트렌치를 매립하는 제1희생막을 형성하는 공정과,

전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 제2트렌치가 구비되는 제2코아절연막을 형성하되, 상기 제2트렌치는 상기 제1트렌치와 직교하는 형태로 형성하는 공정과,

상기 제1희생막을 제거하고, 전체표면 상부에 저장전극용 도전층을 형성하는 공정과,

상기 저장전극용 도전층 상부에 제2희생막을 형성하는 공정과,

상기 제2희생막 및 저장전극용 도전층을 평탄화식각하여 저장전극을 형성하는 공정과,

상기 제2희생막, 제2코아절연막 및 제1코아절연막을 제거하는 공정과,

상기 저장전극의 표면에 반구형 실리콘을 형성하는 공정과,

상기 제1코아절연막은 USG막 또는 PSG막을 사용하여 7000 ∼ 9000Å 두께로 형성되는 것과,

상기 제2코아절연막은 USG막 또는 PSG막을 사용하여 3000 ∼ 5000Å 두께로 형성되는 것과,

상기 제2코아절연막은 상기 제1코아절연막보다 식각선택비가 큰 박막을 이용하여 3000 ∼ 5000Å 두께로 형성되는 것과,

상기 저장전극용 도전층은 언도프드 다결정실리콘층과 도프드 다결정실리콘층의 적층구조로 형성되는 것과,

상기 반구형 실리콘은 상기 저장전극의 안쪽보다 저장전극의 바깥쪽에서 더 작은 크기로 형성되는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.

도 1a 내지 도 1e 는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도이고, 도 2 는 본 발명에 따른 반도체소자의 저장전극을 형성하기 위해 사용되는 저장전극 마스크를 사용한 사진공정을 도식화한 평면도로서 서로 연관지어 설명한다.

먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리절연막(도시안됨)을 형성한다.

다음, 상기 반도체기판(11) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인접합영역(도시안됨)으로 이루어지는 트랜지스터와 랜딩 플러그(도시안됨) 및 비트라인(도시안됨) 등의 하부구조물을 형성한 후 전체표면 상부에 층간절연막(13)을 형성한다.

그 다음, 상기 층간절연막(13) 상부에 식각방지막(15) 및 완충막(17)을 형성한다. 이때, 상기 식각방지막(15)은 질화막으로 형성되고, 상기 층간절연막(13) 및 완충막(17)은 산화막으로 형성된다. 특히, 상기 완충막(17)은 고온산화막으로 형성된 것이다.

다음, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 완충막(17), 식각방지막(15) 및 층간절연막(13)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.

그 다음, 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그(19)를 형성한다.

다음, 전체표면 상부에 제1코아절연막(21)을 형성한다. 이때, 상기 제1코아절연막(21)은 PSG(phospho silicate glass) 또는 USG(undoped silicate glass) 등의 산화막을 사용하여 7000 ∼ 9000Å 두께로 형성한다.

그 다음, 상기 제1코아절연막(21) 상부에 제1감광막(도시안됨)을 도포한다.

그 후, 저장전극으로 예정되는 부분을 노출시키는 제1저장전극 마스크를 이용한 사진공정으로 상기 제1감광막을 노광 및 현상하여 제1감광막패턴(23)을 형성한다. 이때, 상기 제1감광막패턴(23)은 직사각형 형태로 형성되며, 인접하는 제1감광막패턴(23)의 장축 또는 장축에 대하여 직교하는 형태로 형성된다. (도 1a 및 도 2 참조)

다음, 상기 제1감광막패턴(23)을 식각마스크로 상기 제1코아절연막(21)을 식각하여 상기 저장전극 콘택플러그(19)를 노출시키는 제1트렌치(도시안됨)를 형성한다.

그 다음, 상기 제1감광막패턴(23)을 제거한다.

다음, 전체표면 상부에 제1희생막(25)을 형성한 후, 상기 제1희생막(25)을 CMP공정으로 평탄화식각하여 제1트렌치를 매립한다. 이때, 상기 제1희생막(25)은 감광막으로 형성된 것이다. (도 1b 참조)

그 다음, 전체표면 상부에 제2코아절연막(27)을 형성한다. 이때, 상기 제2코아절연막(27)은 상기 제1코아절연막(21)과 같은 종류의 산화막 또는 상기 제1코아절연막(21)보다 식각선택비가 큰 산화막을 사용하여 3000 ∼ 5000Å 두께로 형성한다.

여기서, 상기 제2코아절연막(27)은 감광막으로 형성된 희생막(25)이 손실되지 않도록 온도에서 형성한다.

다음, 상기 제2코아절연막(27) 상부에 제2감광막(도시안됨)을 도포한다.

그 다음, 저장전극으로 예정되는 부분을 노출시키는 제2저장전극 마스크를 이용한 사진공정으로 상기 제2감광막을 노광 및 현상하여 제2감광막패턴(29)을 형성한다. 이때, 상기 제2감광막패턴(29)은 직사각형 형태로 형성되며, 인접하는 제2감광막패턴(29)과는 장축 또는 단축에 대하여 직교하여 형성된다. (도 1c 참조)

여기서, 상기 제2감광막패턴(29)과 제1감광막패턴(23)을 서로 겹쳐놓았을 때 도 2에 도시된 바와 같이 서로 직교하여 형성되어 열십자형태로 형성되며, 인접하는 패턴과 상부측 및 하부측에서 서로 일정 거리를 유지하며 형성된다. (도 2 참조)

다음, 상기 제2감광막패턴(29)을 식각마스크로 상기 제2코아절연막(27)을 식각하여 제2트렌치(도시안됨)을 형성한다. 이때, 상부에서 보았을 때 상기 제2트렌치는 상기 제1트렌치와 직교하여 형성되며, 직사각형 두 개가 서로 교차하여 형성된 형태로 형성되고, 측면에서 보았을 때는 'ㅗ'자와 'ㅜ'자가 서로 반복되는 형태로 형성된다.

그 다음, 상기 제2감광막패턴(29)을 제거한다. 이때, 상기 제1트렌치에 매립되어 있는 제1희생막(25)이 동시에 제거된다.

다음, 전체표면 상부에 저장전극용 도전층(31)을 형성한다. 이때, 상기 저장전극용 도전층(31)은 언도프드 다결정실리콘층을 증착한 후 그 상부에 도프드 다결정실리콘층을 증착하여 형성된 것이다. (도 1d 참조)

그 다음, 전체표면 상부에 제2희생막(도시안됨)을 형성한다. 이때, 상기 제2희생막은 감광막으로 형성된 것이다.

다음, 상기 제2희생막 및 저장전극용 도전층(31)을 CMP공정으로 제거하여 상기 저장전극(32)을 형성한다. 이때, 상기 CMP공정은 상기 제2코아절연막(27)을 연마장벽으로 이용하여 상기 저장전극용 도전층(31)이 분리되도록 실시된다.

그 다음, 상기 저장전극(32)의 표면에 반구형 실리콘(33)을 형성하여 저장전극(32)의 표면적을 증가시킨다. 이때, 상기 반구형 실리콘(33)은 상기 저장전극(32)의 안쪽과 바깥쪽에서 그레인의 크기가 서로 다르도록 형성하되, 상기 저장전극(32) 안쪽의 반구형 실리콘(33) 크기가 더 크게 형성되도록 한다. (도 1e 참조)

그 후, 전체표면 상부에 유전막 및 플레이트전극용 도전층을 형성하고, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 플레이트전극용 도전층 및 유전막을 식각하여 캐패시터를 완성한다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극의 하층부와 상층부를 별도의 사진식각 공정을 실시하여 형성하되, 저장전극의 형태를 'ㅗ'자와 'ㅜ'자가 서로 반복하는 형태로 형성함으로써 캐패시턴스의 변화 없이 저장전극 간의 간격을 일정 거리 확보하여 저장전극의 표면에 반구형 실리콘을 형성한 후에도 저장전극 간에 브리지가 발생하는 것을 방지하여 소자의 동작 특성 및 수율을 향상시키고, 그에 따른 반도체소자의 고집적화를 향상시키는 이점이 있다.

Claims (6)

1. 소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,

   전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 제1트렌치가 구비되는 제1코아절연막을 형성하되, 상기 제1트렌치는 직사각형으로 형성되며, 인접하는 제1트렌치와 서로 직교하는 형태로 형성하는 공정과,

   상기 제1트렌치를 매립하는 제1희생막을 형성하는 공정과,

   전체표면 상부에 저장전극으로 예정되는 부분을 노출시키는 제2트렌치가 구비되는 제2코아절연막을 형성하되, 상기 제2트렌치는 상기 제1트렌치와 직교하는 형태로 형성하는 공정과,

   상기 제1희생막을 제거하고, 전체표면 상부에 저장전극용 도전층을 형성하는 공정과,

   상기 저장전극용 도전층 상부에 제2희생막을 형성하는 공정과,

   상기 제2희생막 및 저장전극용 도전층을 평탄화식각하여 저장전극을 형성하는 공정과,

   상기 제2희생막, 제2코아절연막 및 제1코아절연막을 제거하는 공정과,

   상기 저장전극의 표면에 반구형 실리콘을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 제1코아절연막은 USG막 또는 PSG막을 사용하여 7000 ∼ 9000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
3. 제 1 항에 있어서,

   상기 제2코아절연막은 USG막 또는 PSG막을 사용하여 3000 ∼ 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
4. 제 1 항에 있어서,

   상기 제2코아절연막은 상기 제1코아절연막보다 식각선택비가 큰 박막을 이용하여 3000 ∼ 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
5. 제 1 항에 있어서,

   상기 저장전극용 도전층은 언도프드 다결정실리콘층과 도프드 다결정실리콘층의 적층구조로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
6. 제 1 항에 있어서,

   상기 반구형 실리콘은 상기 저장전극의 안쪽보다 저장전극의 바깥쪽에서 더 작은 크기로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.