KR20040002247A - 반도체소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 저장전극의 상부를 넓게 형성하고, 저장전극 간을 서로 분리시킨 후 반구형 실리콘을 형성함으로써 저장전극이 쓰러지거나 반구형 실리콘이 떨어져나가 저장전극 간에 브리지가 발생되는 것을 방지하고, 상기 반구형 실리콘이 저장전극의 상부와 측면에 형성되기 때문에 저장전극의 표면적이 증가하여 캐패시턴스를 향상시키는 기술이다.

Description

반도체소자의 저장전극 형성방법{forming method for storage node of semiconductor device}

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 보다 상세하게 저장전극 간의 공정 마진 및 저장전극의 표면적을 증가시키는 반도체소자의 저장전극 형성방법에 관한 것이다.

최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.

이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.

따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vacuum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께)로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 등의 방법이 있다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극형성방법을 설명한다.

도 1a 내지 도 1f는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정단면도이다.

먼저, 반도체기판(11)에 활성영역을 정의하는 소자분리절연막(13)을 형성한다. (도 1a 참조)

다음, 상기 반도체기판(11) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인접합영역으로 이루어지는 트랜지스터를 형성한 후 전체표면 상부에 제1층간절연막(17)을 형성한다.

그 다음, 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 상기 제1층간절연막(17)을 식각하여 콘택홀(도시안됨)을 형성한 후 상기 콘택홀을 매립하는 랜딩플러그(15)를 형성한다.

다음, 전체표면 상부에 제2층간절연막(19)을 형성한다. (도 1b 참조)

그 다음, 비트라인 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(19)을 식각하여 비트라인 콘택홀(도시안됨)을 형성한다.

다음, 상기 비트라인 콘택홀을 통하여 상기 랜딩플러그(15)에 접속되는 비트라인(21)을 형성한다. 이때, 상기 비트라인(21)의 상부에는 마스크절연막패턴이 구비되고, 측벽에는 절연막 스페이서가 구비된다. (도 1c 참조)

그 다음, 전체표면 상부에 제3층간절연막(23)을 형성한다.

다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 제3층간절연막(23) 및 제2층간절연막(19)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.

그 다음, 전체표면 상부에 저장전극 콘택플러그용 도전층(도시안됨)을 증착한 후 평탄화식각공정으로 제거하여 상기 저장전극 콘택홀을 통하여 상기 랜딩플러그(15)에 접속되는 저장전극 콘택플러그(25)를 형성한다. (도 1d 참조)

다음, 전체표면 상부에 식각방지막(27) 및 코아절연막(29)을 형성한다. 이때, 상기 식각방지막(27)은 질화막으로 형성된 것이다.

그 다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막(29)과 식각방지막(27)을 식각하여 상기 저장전극 콘택플러그(25)를 노출시키는 트렌치(31)를 형성한다. (도 1e 참조)

다음, 전체표면 상부에 저장전극용 도전층(도시안됨)을 소정 두께 증착한다.

그 다음, 상기 저장전극용 도전층 표면에 반구형 실리콘(35)을 형성한다. 이는 저장전극의 표면적을 증가시키기 위하여 형성되는 것이다.

다음, 전체표면 상부에 감광막(도시안됨)을 도포한다.

그 다음, 상기 감광막을 전면 노광하여 소정 두께 제거한 다음, 전면식각공정을 실시하여 상기 감광막 및 저장전극용 도전을 제거하여 실린더형 저장전극(33)을 형성한다.

그 다음, 상기 감광막을 제거하여 상기 저장전극(33)을 노출시킨다. (도 1f 참조)

그 후, 상기 저장전극(33)의 표면적을 증가시키기 위하여 반구형 실리콘(도시안됨)을 증착하고, 전체표면 상부에 유전막(도시안됨) 및 플레이트전극용 도전층(도시안됨)을 형성한 다음, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 플레이트전극용 도전층 및 유전막을 식각하여 캐패시터를 완성한다.

상기와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 반도체소자의 고집적화에 의해 소자 간에 공정 마진이 감소함에 따라 저장전극의 표면적을 증가시키기 위하여 저장전극을 실린더형과 같은 3차원구조로 형성하고, 저장전극의 표면에 반구형 실리콘을 형성하였으나, 저장전극을 분리하기 위한 전면식각공정 시 상기 저장전극의 상부가 부러지거나 반구형 실리콘이 분리되어 도 2의 ⓧ부분처럼 저장전극 간에 브리지를 유발하여 소자의 신뢰성 및 수율을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극의 상부를 넓게 형성하고, 저장전극 간을 서로 분리시킨 후 저장전극의 상부 및 측면에 반구형 실리콘을 형성함으로써 저장전극 상부가 부러져 저장전극 간에 브리지를 유발시키는 것을 방지하고 캐패시턴스를 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1f는 종래기술에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.

도 2는 종래기술에 의해 형성된 반도체소자의 사진.

도 3a 내지 도 3g는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정 단면도.

< 도면의 주요부분에 대한 부호의 설명>

11, 41 : 반도체기판 13, 43 : 소자분리절연막

15, 45 : 랜딩플러그 17, 47 : 제1층간절연막

19, 49 : 제2층간절연막 21, 51 : 비트라인

23, 53 : 제3층간절연막 25, 56 : 저장전극 콘택플러그

27, 57 : 식각방지막 29, 59 : 코아절연막

31, 61 : 트렌치 33, 63 : 저장전극

35, 67 : 반구형 실리콘 55 : 저장전극 콘택플러그용 도전층

58 : 식각방지막패턴 65 : 감광막패턴

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 저장전극 형성방법은,

소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택홀이 구비되는 층간절연막을 형성하는 공정과,

상기 저장전극 콘택홀을 포함한 전체표면 상부에 도전층을 형성하는 공정과,

상기 도전층 상부에 식각방지막 및 코아절연막을 형성하는 공정과,

저장전극으로 예정되는 부분을 보호하는 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막, 식각방지막 및 도전층을 식각하여 저장전극 콘택플러그, 식각방지막패턴 및 코아절연막패턴의 적층구조를 형성하는 공정과,

상기 적층구조의 상부 및 측벽에 상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 공정과,

상기 저장전극의 표면에 반구형 실리콘이 형성되어 있는 것을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명한다.

도 3a 내지 도 3g는 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 공정단면도이다.

먼저, 반도체기판(41)에 활성영역을 정의하는 소자분리절연막(43)을 형성한다. (도 3a 참조)

다음, 상기 반도체기판(41) 상부에 게이트절연막(도시안됨)을 형성하고, 게이트전극(도시안됨) 및 소오스/드레인접합영역으로 이루어지는 트랜지스터를 형성한 후 전체표면 상부에 제1층간절연막(47)을 형성한다.

그 다음, 비트라인 콘택 및 저장전극 콘택으로 예정되는 부분을 노출시키는콘택마스크를 이용한 사진식각공정으로 콘택홀(도시안됨)을 형성한 후 상기 콘택홀을 매립하는 랜딩플러그(45)를 형성한다.

다음, 전체표면 상부에 제2층간절연막(49)을 형성한다. (도 3b 참조)

그 다음, 비트라인 콘택 마스크를 이용한 사진식각공정으로 상기 제2층간절연막(49)을 식각하여 비트라인 콘택홀(도시안됨)을 형성한다.

다음, 상기 비트라인 콘택홀을 통하여 상기 랜딩플러그(45)에 접속되는 비트라인(51)을 형성한다. 이때, 상기 비트라인(51)의 상부에는 마스크절연막패턴이 구비되고, 측벽에는 절연막 스페이서가 구비된다. (도 3c 참조)

그 다음, 전체표면 상부에 제3층간절연막(53)을 형성한다.

다음, 저장전극 콘택 마스크를 이용한 사진식각공정으로 상기 제3층간절연막(53) 및 제2층간절연막(49)을 식각하여 저장전극 콘택홀(도시안됨)을 형성한다.

그 다음, 전체표면 상부에 저장전극 콘택 플러그용 도전층(55)을 증착하되, 상기 저장전극 콘택홀이 완전히 매립되도록 형성한 후 그 상부에 소정 두께의 식각방지막(57)을 형성한다. 이때, 상기 저장전극 콘택 플러그용 도전층(55)은 다결정실리콘층으로 형성된 것이고, 상기 식각방지막(57)은 질화막으로 형성된 것이다. (도 3d 참조)

다음, 상기 식각방지막(57) 상부에 코아절연막(59)을 형성한다. 이때, 상기 코아절연막(59)은 상기 식각방지막(57)과 식각선택비 차이를 갖는 산화막 계열의 박막으로 형성된 것이다.

그 다음, 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막(59)과 식각방지막(57) 및 저장전극 콘택플러그용 도전층(55)을 식각하여 저장전극 콘택플러그(56)를 형성하는 동시에 상기 저장전극 콘택플러그(56) 상부에 식각방지막패턴(58)과 코아절연막(59)의 적층구조를 형성한다. 이때, 상기 저장전극 콘택플러그(56)의 상부의 측벽 일부가 노출된다. (도 3e 참조)

다음, 전체표면 상부에 저장전극용 도전층(도시안됨)을 소정 두께 증착한다. 이때, 상기 저장전극용 도전층은 상기 저장전극 콘택플러그(56)의 노출된 부분과 접속되도록 형성한다.

그 다음, 상기 저장전극용 도전층 상부에 저장전극으로 예정되는 부분을 보호하는 감광막패턴(65)을 형성한다. 이때, 상기 감광막패턴(65)은 상기 저장전극용 도전층의 돌출부에만 형성된다.

그 후, 상기 감광막패턴(65)을 식각마스크로 상기 저장전극용 도전층을 식각하여 상기 코아절연막(59), 식각방지막패턴(58) 및 노출된 저장전극 콘택플러그(56)의 측벽 및 코아절연막(59) 상부에 걸쳐 저장전극(63)을 형성한다. (도 3f 참조)

다음, 상기 감광막패턴(65)을 제거한다.

그 다음, 상기 저장전극(63)의 표면에 반구형 실리콘(67)을 형성한다. 이때, 상기 저장전극(63)의 상부가 넓게 형성되고, 저장전극(63)을 서로 분리시킨 후 반구형 실리콘(67)이 형성되므로 저장전극(63)이 부러지거나 반구형 실리콘(67)이 떨어져나가 브리지가 발생할 염려가 없다. (도 3g 참조)

그 후, 전체표면 상부에 유전막(도시안됨) 및 플레이트전극용 도전층(도시안됨)을 형성한 다음, 플레이트전극 마스크를 이용한 사진식각공정으로 상기 플레이트전극용 도전층 및 유전막을 식각하여 캐패시터를 완성한다.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 저장전극의 상부를 넓게 형성하고, 저장전극 간을 서로 분리시킨 후 반구형 실리콘을 형성함으로써 저장전극이 쓰러지거나 반구형 실리콘이 떨어져나가 저장전극 간에 브리지가 발생되는 것을 방지하고, 상기 반구형 실리콘이 저장전극의 상부와 측면에 형성되기 때문에 저장전극의 표면적이 증가하여 캐패시턴스를 향상시키는 이점이 있다.

Claims (2)

1. 소정의 하부구조물이 구비되는 반도체기판 상부에 저장전극 콘택홀이 구비되는 층간절연막을 형성하는 공정과,

   상기 저장전극 콘택홀을 포함한 전체표면 상부에 도전층을 형성하는 공정과,

   상기 도전층 상부에 식각방지막 및 코아절연막을 형성하는 공정과,

   저장전극으로 예정되는 부분을 보호하는 저장전극 마스크를 이용한 사진식각공정으로 상기 코아절연막, 식각방지막 및 도전층을 식각하여 저장전극 콘택플러그, 식각방지막패턴 및 코아절연막패턴의 적층구조를 형성하는 공정과,

   상기 적층구조의 상부 및 측벽에 상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 저장전극의 표면에 반구형 실리콘이 형성되어 있는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.