KR100247809B1 - 반도체소자의 제조 방법 - Google Patents

반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100247809B1
KR100247809B1 KR1019970071277A KR19970071277A KR100247809B1 KR 100247809 B1 KR100247809 B1 KR 100247809B1 KR 1019970071277 A KR1019970071277 A KR 1019970071277A KR 19970071277 A KR19970071277 A KR 19970071277A KR 100247809 B1 KR100247809 B1 KR 100247809B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
gate
layer
active region
Prior art date
Application number
KR1019970071277A
Other languages
English (en)
Other versions
KR19990051862A (ko
Inventor
최정동
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970071277A priority Critical patent/KR100247809B1/ko
Publication of KR19990051862A publication Critical patent/KR19990051862A/ko
Application granted granted Critical
Publication of KR100247809B1 publication Critical patent/KR100247809B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체소자의 제조 방법은 제 1 도전형의 반도체기판 상에 필드산화막을 형성하여 활성영역을 한정하는 공정과, 상기 활성영역 상에 게이트 산화막 및 캡절연막을 포함하는 게이트를 형성하고 상기 게이트에 측벽을 형성한 후 상기 반도체기판에 제 2 도전형의 불순물영역을 형성하는 공정과, 상기 반도체기판 상에 상기 게이트를 덮는 보호막을 형성하고 상기 보호막을 상기 필드산화막 상에 상기 활성영역과 소정 부분 중첩되게 패터닝하는 공정과, 상기 반도체기판 상에 상기 게이트를 덮도록 불순물이 도핑된 다결정실리콘을 증착하고 평탄화하는 공정과, 상기 다결정실리콘층 상에 상기 활성영역과 대응하는 부분에 하드마스크층을 형성하는 공정과, 상기 하드마스크층을 마스크로 사용하여 상기 다결정실리콘을 식각하여 플러그를 형성하고 상기 하드마스크층을 제거하는 공정을 구비한다. 따라서, 본 발명에 따른 반도체소자는 반도체기판의 필드영역 상에 약간의 마진을 갖도록하는 절연막을 형성하여 공정의 정렬 마진을 확보할 수 있고, 또한, 플러그의 식각시에 활성영역 하부 반도체기판의 식각을 방지할 수 있는 이점이 있다.

Description

반도체소자의 제조 방법
본 발명은 반도체소자의 제조 방법에 관한 것으로서, 특히, 플러그를 형성하기 위해 콘택을 형성할 때 필드영역과 활성영역의 마진을 확보할 수 있는 반도체소자의 제조 방법에 관한 것이다.
도 1는 종래 기술 및 본 발명의 실시예를 설명하기 위한 게이트 라인이 형성된 반도체소자의 평면도이다.
도 1에 나타낸 바와 같이 반도체기판 상에 통상적인 소자 격리(Isolation) 방법으로 필드산화막을 형성하여 활성영역(Active Region : AR)을 한정하고, 상기 필드산화막이 형성된 반도체기판 상에 열산화의 방법으로 게이트 산화막을 형성하고, 상기 게이트 산화막 상에 불순물이 도핑된 다결정실리콘을 화학기상증착(Chemical Voper Deposition : 이하, CVD라 칭함) 방법으로 증착하고, 패터닝하여 상기 활성영역(AR) 및 필드영역(Field Region : FR)을 가로지르는 게이트 라인(Gate Line : GL)을 형성한다.
상기 게이트 라인(GL)이 형성된 반도체소자에서, 활성영역(AR) 상의 게이트 라인(GI)을 가로지르도록 X-X' 방향으로 절단한 단면도와, 상기 게이트 라인(GI)이 형성되지 않은 활성영역(AR)과 필드영역(FR)을 가로지르는 Y-Y' 방향으로의 단면도를 이용하여 종래기술과 본 발명을 설명하고자 한다.
도 2a 내지 도 2e는 종래 기술에 따른 반도체소자의 제조 방법을 도시하는 X-X' 방향의 단면공정도이고, 도 3a 내지 도 3e는 종래 기술에 따른 반도체소자의 제조 방법을 도시하는 Y-Y' 방향의 단면공정도이다.
종래에는 도 2a 및 도 3a에 나타낸 바와 같이 반도체기판(21) 상에 STI(Shallow Trench Isolation : 이하, STI라 칭함) 방법 등과 같은 통상적인 소자 격리 방법으로 필드산화막(23)을 형성하여 활성영역을 한정한다. 그리고, 상기 반도체기판(21) 상에 열산화 방법으로 게이트산화막(24)을 형성하고, 상기 게이트산화막(24) 상에 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 불순물이 도핑된 다결정실리콘(Polysilicon)을 증착하여 제 1 다결정실리콘층을 형성하고, 상기 제 1 다결정실리콘층 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 캡절연막(26)을 형성한다. 그런 후에 포토리쏘그래피(Photolithograpy)의 방법으로 상기 캡절연막(26), 제 1 다결정실리콘층 및 게이트절연막(24)을 순차적으로 이방성식각하여 게이트(25)를 한정한다. 상기 게이트(25)가 형성된 반도체기판(21)에 상기 캡절연막(26)을 마스크로 사용하여 반도체기판(21)과 도전형이 다른 불순물을 저농도로 이온주입하여 저농도의 불순물영역(27)을 형성한다. 상기 게이트 라인(GL)은 X-X' 방향으로 절단한 단면도에서는 확인 가능하나, Y-Y' 방향으로의 단면도에서는 Y-Y' 와 평행한 방향으로 형성된 게이트 라인(GL)을 피해서 절단하였기 때문에 확인할 수 없게 된다.
다음에, 도 2b 및 도 3b와 같이 상기 캡절연막(26)를 덮도록 질화물을 증착한 후, 에치백(Etch back)하여 상기 게이트 및 캡절연막(25)(26)의 측면에 측벽(Side Wall : 28)을 형성한다. 그리고, 상기 캡절연막(26) 및 측벽(28)을 마스크로 사용하여 상기 반도체기판(21)과 다른 도전형의 불순물을 고농도로 이온주입하여 소오스/드레인으로 사용되는 불순물영역(29)을 형성한다. 상기 게이트(25) 사이에 상기 캡절연막(26)을 덮도록 불순물이 도핑된 다결정실리콘을 증착하여 제 2 다결정실리콘층(30)을 형성하고 상기 제 2 다결정실리콘층(30)을 에치백하여 상기 캡절연막(26)과 평탄화를 이루도록한다. 이때, 상기 제 2 다결정실리콘층(30)을 평탄화하는 방법으로는 상기 제 2 다결정실리콘층(30)을 건식식각 하거나 화학 기계적 연마(Chemical Mechanical Polishing : 이하, CMP라 칭함) 방법을 사용하여 상기 캡절연막(26)과 평탄하게 한다.
그리고, 도 2c 및 도 3c에 나타낸 바와 같이 상기 캡절연막(26)과 평탄화를 이루는 제 2 다결정실리콘층(30) 상에 HLD(High temperature Low pressure Dielectric : 이하, HLD라 칭함), 또는, 질화물질 등을 사용하여 절연막(31)을 형성하고, 상기 절연막(31) 상에 포토레지스트(Photoresist : 32)를 도포하고, 노광 및 현상하여 상기 X-X' 방향의 절연막(31)은 보호하고, 상기 Y-Y' 방향으로의 단면도에서는 상기 반도체기판(21)의 필드산화막(23)과 대응하는 부분의 절연막(31)은 노출시키는 패턴을 형성한다.
그런 후에, 도 2d 및 도 3d와 같이, 상기 포토레지스트(32) 패턴을 마스크로 사용하여 상기 누출된 부분의 절연막(31)을 패터닝하고, 상기 잔류하는 포토레지스트(32)를 제거한다. 따라서, X-X' 방향의 절연막(31)은 그대로 잔존하고, 상기 Y-Y' 방향의 절연막(31)은 상기 필드산화막(23)으로 한정된 활성영역(AR)과 대응하는 소정 부분에만 잔존하고 있다.
그 다음으로, 도 2e 및 도 3e에 나타낸 바와 같이, 상기 잔존하는 절연막(31)을 마스크로 사용하여 상기 제 2 다결정실리콘층(30)을 식각하고 상기 마스크로 사용된 절연막(31)을 식각하거나 CMP 방법으로 제거한다. 그러면, 상기 X-X' 방향의 단면도에서 잔류하는 제 2 다결정실리콘층(30) 및 상기 Y-Y' 방향의 단면도에서 잔류하는 제 2 다결정실리콘층(30)은 캐패시터(Capacitor)의 스토리지 전극(Storage node) 플러그 또는 비트 라인(Bit line)의 플러그 등으로 사용된다.
상술한 바와 같이 종래에는 게이트 라인을 형성하고, 상기 게이트 라인 사이에 불순물이 도핑된 다결정실리콘을 채워서 플러그를 형성하였다.
그러나, 상기에서 Y-Y' 방향의 단면도에서 볼 수 있듯이 상기 활성영역 상에만 플러그를 형성하기 위한 식각공정에서 활성영역의 반도체기판과 상기 플러그의 정렬마진이 0이 되기 때문에 실리콘 기판의 데미지가 발생하고 심할 경우에는 반도체기판이 과도 식각되는 문제가 있다.
따라서, 본 발명의 목적은 플러그를 형성시 정렬마진을 확보하고, 식각시에 반도체기판을 보호할 수 있는 반도체소자의 제조 방법을 제공 함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조 방법은 제 1 도전형의 반도체기판 상에 필드산화막을 형성하여 활성영역을 한정하는 공정과, 상기 활성영역 상에 게이트 산화막 및 캡절연막을 포함하는 게이트를 형성하고 상기 게이트에 측벽을 형성한 후 상기 반도체기판에 제 2 도전형의 불순물영역을 형성하는 공정과, 상기 반도체기판 상에 상기 게이트를 덮는 보호막을 형성하고 상기 보호막을 상기 필드산화막 상에 상기 활성영역과 소정 부분 중첩되게 패터닝하는 공정과, 상기 반도체기판 상에 상기 게이트를 덮도록 불순물이 도핑된 다결정실리콘을 증착하고 평탄화하는 공정과, 상기 다결정실리콘층 상에 상기 활성영역과 대응하는 부분에 하드마스크층을 형성하는 공정과, 상기 하드마스크층을 마스크로 사용하여 상기 다결정실리콘을 식각하여 플러그를 형성하고 상기 하드마스크층을 제거하는 공정을 구비한다.
도 1는 종래 기술 및 본 발명의 실시예를 설명하기 위한 게이트 라인이 형성된 반도체소자의 평면도.
도 2a 내지 도 2e는 종래 기술에 따른 반도체소자의 제조 방법을 도시하는 X-X' 방향의 단면공정도이고,
도 3a 내지 도 3e는 종래 기술에 따른 반도체소자의 제조 방법을 도시하는 Y-Y' 방향의 단면공정도.
도 4a 내지 도 4f는 본 발명의 실시 예에 따른 반도체소자의 제조 방법을 도시하는 X-X' 방향의 단면공정도이고,
도 5a 내지 도 5f는 본 발명의 실시 예에 따른 반도체소자의 제조 방법을 도시하는 Y-Y' 방향의 단면공정도.
도 6은 종래 기술 및 본 발명의 실시예를 통해 형성한 플러그를 도시하는 평면도.
〈도면의 주요 부분에 대한 부호의 간단한 설명〉
41 : 반도체기판 43 : 필드산화막
50 : 보호막 53 : 플러그
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 4a 내지 도 4f는 본 발명의 실시 예에 따른 반도체소자의 제조 방법을 도시하는 X-X' 방향의 단면공정도이고, 도 5a 내지 도 5e는 본 발명의 실시 예에 따른 반도체소자의 제조 방법을 도시하는 Y-Y' 방향의 단면공정도이다.
본 발명은 도 4a 및 도 5a에 나타낸 바와 같이 반도체기판(41) 상에 STI 방법 등과 같은 통상적인 소자 격리 방법으로 필드산화막(43)을 형성하여 활성영역을 한정한다. 그리고, 상기 반도체기판(41) 상에 열산화 방법으로 게이트산화막(44)을 형성하고, 상기 게이트산화막(44) 상에 CVD 방법으로 불순물이 도핑된 다결정실리콘을 증착하여 제 1 다결정실리콘층을 형성하고, 상기 제 1 다결정실리콘층 상에 산화실리콘 또는 질화실리콘을 CVD 방법으로 증착하여 캡절연막(46)을 형성한다. 그런 후에 포토리쏘그래피의 방법으로 상기 캡절연막(46), 제 1 다결정실리콘층 및 게이트절연막(44)을 순차적으로 이방성식각하여 게이트(45)를 한정한다. 상기 게이트(45)가 형성된 반도체기판(41)에 상기 캡절연막(46)을 마스크로 사용하여 반도체기판(41)과 도전형이 다른 불순물을 저농도로 이온주입하여 저농도의 불순물영역(47)을 형성한다. 상기 게이트 라인(GL)은 X-X' 방향으로 절단한 단면도에서는 확인 가능하나, Y-Y' 방향으로의 단면도에서는 Y-Y' 와 평행한 방향으로 형성된 게이트 라인(GL)을 피해서 절단하였기 때문에 확인할 수 없게 된다.
다음에, 도 2b 및 도 3b와 같이 상기 캡절연막(46)를 덮도록 질화물을 증착한 후, 에치백하여 상기 게이트 및 캡절연막(45)(46)의 측면에 측벽(48)을 형성한다. 그리고, 상기 캡절연막(46) 및 측벽(48)을 마스크로 사용하여 상기 반도체기판(41)과 다른 도전형의 불순물을 고농도로 이온주입하여 소오스/드레인으로 사용되는 불순물영역(49)을 형성한다. 그리고, 상기 반도체기판(41) 상에 상기 게이트(45)를 덮도록 HLD, 또는, 질화물질 등을 사용하여 보호막(50)을 형성하고, 상기 보호막(50) 상에 제 1 포토레지스트(51)를 도포하고, 노광 및 현상하여 상기 필드영역(FR) 상의 보호막(50)을 노출시키는 패턴을 형성한다. 즉, 상기 X-X' 방향으로 절단한 단면도 상의 보호막(50)을 노출시키고, 상기 Y-Y' 방향으로의 단면도에서 필드산화막(43)과 대응하는 부분에 보호막(50)의 소정부분을 노출시키는 패턴을 형성한다.
그런다음, 도 4c 및 도 5c에 나타낸 바와 같이 상기 제 1 포토레지스트(51) 패턴을 마스크로 사용하여 상기 노출된 보호막(50)을 식각한다. 그리고, 상기 게이트(45) 사이에 상기 캡절연막(46)을 덮도록 불순물이 도핑된 다결정실리콘을 증착하여 제 2 다결정실리콘층(53)을 형성하고 상기 제 2 다결정실리콘층(53)을 에치백하여 상기 캡절연막(46)과 평탄화를 이루도록한다. 이때, 상기 제 2 다결정실리콘층(53)을 평탄화하는 방법으로는 상기 제 2 다결정실리콘층(53)을 건식식각 하거나 CMP 방법을 사용하여 상기 캡절연막(46)과 평탄하게 한다.
그리고, 도 4d 및 도 5d에 나타낸 바와 같이 상기 캡절연막(46)과 평탄화를 이루는 제 2 다결정실리콘층(53) 상에 HLD, 또는, 질화물질 등을 사용하여 하드마스크층(54)을 형성하고, 상기 하드마스크층(54) 상에 제 2 포토레지스트(55)를 도포하고, 노광 및 현상하여 상기 X-X' 방향의 하드마스크층(54)은 보호하고, 상기 Y-Y' 방향으로의 단면도에서는 상기 반도체기판(41)의 필드산화막(43)과 대응하는 부분의 하드마스크층(54)은 노출시키는 패턴을 형성한다. 상기에서, 하드마스크층(54)은 상기 제 2 다결정실리콘층(53)과의 식각선택비를 고려하여 약 500Å 내외로 형성한다.
그런 후에, 도 4e 및 도 5e와 같이, 상기 제 2 포토레지스트(55) 패턴을 마스크로 사용하여 상기 누출된 부분의 하드마스크층(54)을 패터닝하고, 상기 잔류하는 제 2 포토레지스트(55)를 제거한다. 따라서, X-X' 방향의 하드마스크층(54)은 그대로 잔존하고, 상기 Y-Y' 방향의 하드마스크층(54)은 상기 필드산화막(43)으로 한정된 활성영역(AR)과 대응하는 소정 부분에만 잔존하고 있다.
그 다음으로, 도 4f 및 도 5f에 나타낸 바와 같이, 상기 잔존하는 하드마스크층(54)을 마스크로 사용하여 상기 제 2 다결정실리콘층(53)을 식각하고 상기 마스크로 사용된 하드마스크층(54)을 식각하거나 CMP 방법으로 제거한다. 그러면, 상기 X-X' 방향의 단면도에서 잔류하는 제 2 다결정실리콘층(53) 및 상기 Y-Y' 방향의 단면도에서 잔류하는 제 2 다결정실리콘층(53)은 캐패시터의 스토리지 전극 플러그 또는 비트 라인의 플러그 등으로 사용된다.
도 6은 종래 기술 및 본 발명의 실시예를 통해 형성한 플러그를 도시하는 평면도이다.
도 6에서 볼 수 있듯이 완성된 플러그는 게이트 라인 사에에 형성되어 이후에 메모리소자 및 비트 라인 등과 연결되도록 형성된다. 즉, 활성영역의 중앙에 자리하는 플러그는 이후에 메모리소자와 연결되는 플러그가 되고, 양 옆의 플러그는 이후에 비트 라인등과 연결된다. 그리고, 필드영역 상의 플러그는 비트 라인과 메모리의 3차원적인 연결을 위해 형성한다.
상술한 바와 같이 본 발명에서는 게이트 라인을 형성한 후, Y-Y' 방향의 단면도에서 필드영역 상에 활성영역 쪽으로 정렬 마진을 갖도록 보호막을 형성하고 불순물이 도핑된 다결정실리콘으로 플러그를 형성하였다.
따라서, 본 발명에 따른 반도체소자는 반도체기판의 필드영역 상에 약간의 마진을 갖도록하는 보호막을 형성하여 공정의 정렬 마진을 확보할 수 있고, 또한, 플러그의 식각시에 활성영역 하부 반도체기판의 식각을 방지할 수 있는 이점이 있다.

Claims (4)

  1. 제 1 도전형의 반도체기판 상에 필드산화막을 형성하여 활성영역을 한정하는 공정과,
    상기 활성영역 상에 게이트 산화막 및 캡절연막을 포함하는 게이트를 형성하고 상기 게이트에 측벽을 형성한 후 상기 반도체기판에 제 2 도전형의 불순물영역을 형성하는 공정과,
    상기 반도체기판 상에 상기 게이트를 덮는 보호막을 형성하고 상기 보호막을 상기 필드산화막 상에 상기 활성영역과 소정 부분 중첩되게 패터닝하는 공정과,
    상기 반도체기판 상에 상기 게이트를 덮도록 불순물이 도핑된 다결정실리콘을 증착하고 평탄화하는 공정과,
    상기 다결정실리콘층 상에 상기 활성영역과 대응하는 부분에 하드마스크층을 형성하는 공정과,
    상기 하드마스크층을 마스크로 사용하여 상기 다결정실리콘을 식각하여 플러그를 형성하고 상기 하드마스크층을 제거하는 공정을 구비하는 반도체소자의 제조 방법.
  2. 청구항 1에 있어서 상기 보호막으로는 질화막, 또는, 산화막을 사용하는 반도체소자의 제조 방법.
  3. 청구항 1에 있어서, 상기 하드마스크층으로는 질화막, 또는, 산화막을 사용하는 반도체소자의 제조 방법.
  4. 청구항 1에 있어서, 상기 하드마스크층은 상기 다결정실리콘층과의 식각선택비를 고려하여 500Å 내외로 형성하는 반도체소자의 제조 방법.
KR1019970071277A 1997-12-20 1997-12-20 반도체소자의 제조 방법 KR100247809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970071277A KR100247809B1 (ko) 1997-12-20 1997-12-20 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970071277A KR100247809B1 (ko) 1997-12-20 1997-12-20 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990051862A KR19990051862A (ko) 1999-07-05
KR100247809B1 true KR100247809B1 (ko) 2000-03-15

Family

ID=19527991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970071277A KR100247809B1 (ko) 1997-12-20 1997-12-20 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100247809B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535030B1 (ko) * 1999-12-24 2005-12-07 주식회사 하이닉스반도체 반도체소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100535030B1 (ko) * 1999-12-24 2005-12-07 주식회사 하이닉스반도체 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR19990051862A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US6476444B1 (en) Semiconductor device and method for fabricating the same
KR100450671B1 (ko) 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
US6010935A (en) Self aligned contacts
JP4903313B2 (ja) ダマシンゲート工程で自己整合コンタクトパッド形成方法
US6033962A (en) Method of fabricating sidewall spacers for a self-aligned contact hole
US6607955B2 (en) Method of forming self-aligned contacts in a semiconductor device
KR100278996B1 (ko) 반도체장치의 콘택 형성방법
US6808975B2 (en) Method for forming a self-aligned contact hole in a semiconductor device
KR19980020105A (ko) 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법
US6184071B1 (en) Semiconductor device and method for fabricating the same
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR100247809B1 (ko) 반도체소자의 제조 방법
US6927168B2 (en) Method for manufacturing semiconductor device
KR19990070614A (ko) 반도체장치의 비트라인 평탄화 방법
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR20000038241A (ko) 반도체장치의 콘택 형성방법
KR100376868B1 (ko) 반도체장치의 제조방법
KR100255005B1 (ko) 반도체소자의 제조 방법
KR20010053647A (ko) 반도체장치의 콘택 형성방법
KR20010018687A (ko) 반도체장치의 제조방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
KR100910221B1 (ko) 반도체 소자의 스토리지노드 콘택 형성 방법
KR100259589B1 (ko) 캐패시터 형성방법
KR100388222B1 (ko) 반도체장치의 제조방법
KR20020024840A (ko) 반도체장치의 콘택플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061122

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee