DE102004027074A1 - BGA (Ball Grid Array)-Gehäuse mit einer metallischen Kühlfolie - Google Patents

BGA (Ball Grid Array)-Gehäuse mit einer metallischen Kühlfolie Download PDF

Info

Publication number
DE102004027074A1
DE102004027074A1 DE102004027074A DE102004027074A DE102004027074A1 DE 102004027074 A1 DE102004027074 A1 DE 102004027074A1 DE 102004027074 A DE102004027074 A DE 102004027074A DE 102004027074 A DE102004027074 A DE 102004027074A DE 102004027074 A1 DE102004027074 A1 DE 102004027074A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
substrate
cooling foil
bga package
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004027074A
Other languages
English (en)
Other versions
DE102004027074B4 (de
Inventor
Georg Dipl.-Phys. Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004027074A priority Critical patent/DE102004027074B4/de
Priority to US11/143,123 priority patent/US7256493B2/en
Publication of DE102004027074A1 publication Critical patent/DE102004027074A1/de
Priority to US11/761,886 priority patent/US7414311B2/en
Application granted granted Critical
Publication of DE102004027074B4 publication Critical patent/DE102004027074B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die vorliegende Erfindung beschreibt ein BGA-Gehäuse, welches neben einem Substrat (1) mit aus einem Gehäuse heraus weisenden Lötkugelanschlüssen (3) und zumindest einem Halbleiterchip (4, 14) zur besseren Wärmeableitung aus dem Gehäuse eine metallische Kühlfolie (6) bzw. ein metallisches Kühlblech (19) aufweist.

Description

  • Die Erfindung betrifft ein BGA-Gehäuse mit einer metallischen Kühlfolie und insbesondere ein BGA-Gehäuse mit einer metallischen Kühlfolie, welches einen Flipchip enthält.
  • BGA-Gehäuse sind seit längerer Zeit bekannt und werden in der Halbleiterindustrie immer dann eingesetzt, wenn für ICs (Integrated Circuits) hohe Anschlussdichten auf kleinem Raum realisiert werden sollen.
  • Ein typisches BGA-Gehäuse weist auf der Oberseite ein Gehäuse aus einer Kunststoffpressmasse und auf der Unterseite einen Träger bzw. ein Substrat mit Lötkugelanschlüssen auf. Bei einem Plastik-BGR-Gehäuse (PBGA) besteht das Substrat aus einem Kunststoffmaterial, bei einem Keramik-BGA-Gehäuse (CBGA) weist das Substrat Keramik auf. Die Lötkugelanschlüsse sind je nach BGA-Typ vollflächig oder in mehreren Reihen angeordnet. Im Inneren weist das BGA-Gehäuse beispielsweise einen konventionell kontaktierten IC, einen Flipchip oder mehrere Halbleiterchips in Stapelbauweise oder nebeneinander auf.
  • Herkömmliche BGA-Gehäuse haben den Nachteil, dass die im Halbleiterchip während des Betriebs des Halbleiterbauteils entstehende Wärme nur schlecht abtransportiert werden kann. Zum Wärmeabtransport aus dem Halbleiterchip steht bei einem herkömmlichen BGA-Gehäuse nur ein Ableiten der Wärme in das Substrat mit den Lötkugelanschlüssen zur Verfügung, da die Kunststoffpressmasse, welche den Halbleiterchip und die Kontaktie rungen umgedrehte, typischerweise einen guten thermischen Isolator darstellt.
  • Um die Wärmeableitung zu verbessern, werden deshalb Substrate eingesetzt, deren Grundkörper neben dem Plastikmaterial thermisch leitende verstärkte Kupferschichten aufweist.
    •
  • Die Verwendung dieser schichtartig aufgebauten Substrate hat den Nachteil, dass – neben den hohen Kosten für ein derartiges Substrat – die Wärmeableitung aus dem Halbleiterchip durch die thermische Leitfähigkeit der Fügestelle zwischen dem Halbleiterchip und dem Substrat begrenzt wird. Bei BGA-Gehäusen, welche in ihrem Inneren einen Flipchip aufweisen, ist diese thermische Leitfähigkeit aufgrund der Dimensionierung der Flipchipkontakte problematisch
  • Aufgabe der vorliegenden Erfindung ist es daher, ein BGA-Gehäuse bereitzustellen, welches eine gute Wärmeableitung aus dem integrierten Halbleiterchip ermöglicht.
  • Diese Aufgabe wird gelöst durch den Gegenstand der unabhängigen Patentansprüche. Vorteilhafte Weiterbildungen der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen.
  • Ein BGA-Bauteil gemäß der vorliegenden Erfindung weist ein Substrat mit Lötkugelanschlüssen auf, auf welchem mindestens einen Halbleiterchip befestigt ist.
  • Der Halbleiterchip ist entweder auf konventionelle Weise, also mittels Drahtkontakten oder mittels Flipchip-Kontakten mit dem Substrat elektrisch leitend verbunden.
  • Ein BGA-Gehäuse gemäß der vorliegenden Erfindung weist ein Substrat auf, auf welchem auf einer Seite mindestens ein Halbleiterchip aufgebracht ist. Auf der anderen Seite des Substrats befinden sich aus dem Gehäuse herausragende Lötkugelanschlüsse. Das erfindungsgemäße BGA-Gehäuse enthält des weiteren eine metallische Kühlfolie, welche gemäß der vorliegenden Erfindung zumindest mit Teilbereichen der Oberfläche der auf dem Substrat aufgebrachten Halbleiterchips in direkter, thermisch leitender Verbindung steht. Die auf dem Substrat aufgebrachten Halbleiterchips sind außerdem von einer Kunststoffpressmasse umgeben, die so auf der Seite des Substrats aufgebracht wird, welche den oder die Halbleiterchips aufweist, dass zumindest Teilbereiche der Kühlfolie nicht von der Kunststoffpressmasse bedeckt sind und somit ein guter Wärmeabtransport aus dem erfindungsgemäßen BGA-Gehäuse über die freiliegende Kühlfolie ermöglicht wird.
  • Um eine möglichst gute thermische Leitfähigkeit zwischen dem in dem BGA-Gehäuse enthaltenen Halbleiterchip der Kühlfolie zu erzielen, wird die Kühlfolie vorzugsweise mittels einer thermisch leitenden Klebstoffsschicht auf der Halbleiterchip-Oberfläche befestigt. Andere Arten der Verbindung zwischen Halbleiterchip-Oberfläche und Kühlfolie sind ebenfalls möglich. So kann beispielsweise ein inniger Kontakt zwischen Kühlfolie und Halbleiterchip-Oberfläche durch einfaches Aufpressen der Kühlfolie erzeugt werden, falls die Halbleiterchip-Geometrie und die Oberfläche dies zulässt.
  • Um eine optimale Wärmeabfuhr aus dem BGA-Gehäuse zu ermöglichen, sollte das Material für die Kühlfolie entsprechend gewählt werden. Insbesondere sind zur Herstellung einer Kühlfo lie gemäß der vorliegenden Erfindung Aluminium, Kupfer, Silber und Legierungen dieser Metalle sowie andere möglichst weiche wärmeleitende Metalle bzw. Legierungen geeignet.
  • Um eine ausreichende Wärmeleitfähigkeit zu erreichen, sollte die erfindungsgemäße Kühlfolie eine Stärke bzw. Dicke von mindestens 40 Mikrometern aufweisen.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung weist die Kühlfolie eine Dicke von mindestens 0,1 Millimetern auf, so dass sie auch als "Kühlblech" bezeichnet werden kann. Die Verwendung eines Kühlbleches im Sinne der vorliegenden Erfindung hat den Vorteil, dass das Kühlblech neben dem Wärmeabtransport außerdem einen gewissen mechanischen Schutz für den unter dem Kühlblech liegenden Halbleiterchip bereitstellt, sodass auf eine Verkapselung des Halbleiterchips weitgehendst verzichtet werden kann.
  • In einer vorteilhaften Ausführungsform der vorliegenden Erfindung ist der Halbleiterchip in dem erfindungsgemäßen BGA-Gehäuse durch Flipchip-Kontaktierungen mit dem Substrat verbunden. Dies hat den Vorteil, dass die vom Substrat weg weisende und somit freie Seite des Halbleiterchips keinerlei aktive bzw. empfindliche Strukturen aufweist, sodass nach dem Aufbringen der erfindungsgemäßen Kühlfolie auf der freien Halbleiterchip-Seite insbesondere dann auf einen Schutz des Halbleiterchips vor mechanischen Beschädigungen durch eine zusätzliche Kunststoffpressmassen-Verkapselung verzichtet werden kann, wenn die Kühlfolie eine entsprechende Stärke aufweist.
  • Ein BGA-Gehäuse gemäß der vorliegenden Erfindung ist auch für die Montage von Halbleiterchips geeignet, welche durch Drahtkontaktierungen mit dem Substrat verbunden werden. In diesem Fall wird die Kunststoffpressmasse so ausgeformt, dass von der Kunststoffpressmasse auch die Drahtkontaktierungen sowie benachbarte Bereiche des Halbleiterchips eingeschlossen werden, um eine mechanischen Beschädigungen der sehr empfindlichen Drahtkontaktierungen zu vermeiden. Die erfindungsgemäße Kühlfolie steht bei dieser Ausführungsform nur mit den verbleibenden freien Bereich auf der Halbleiterchip-Oberfläche in direkter Verbindung.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung werden statt einem Halbleiterchip mindestens ein weiterer Halbleiterchip in dem BGA-Gehäuse angeordnet. Soll der kompakte Gehäuseformen erzielt werden, ist es von Vorteil, die Halbleiterchips in Stapelbauweise übereinander anzuordnen. Die Kühlfolie wird dann auf den obersten Halbleiterchip aufgebracht. Soll die Gehäuseform möglichst flach sein, können die Halbleiterchips auch nebeneinander angeordnet werden. Die Kühlfolie wird dann vorzugsweise so aufgebracht, dass sie mit allen Halbleiterchips in direkter Verbindung steht. Durch die Wahl einer Folie mit geeigneter Stärke ist es außerdem möglich, eventuelle Höhenunterschiede zwischen den verschiedenen Halbleiterchips durch mechanisches Verformen der Kühlfolie während der Montage, beispielsweise durch Verwendung eines elastisch verformbaren Anpressstempels, auszugleichen.
  • Zur Herstellung eines BGA-Gehäuses mit einer Kühlfolie gemäß der vorliegenden Erfindung wird wie folgt vorgegangen. In einem ersten Schritt wird der Halbleiterchip entweder in Flipchip-Technologie oder auf herkömmliche Weise mit dem Substrat verbunden. Wird der Halbleiterchip in Flipchip-Technologie auf das Substrat aufgebracht, so wird in einem nächsten Schritt die Kunststoffpressmasse vorzugsweise so auf das Substrat aufgebracht, dass die vom Substrat weg weisende Seite des Halbleiterchips frei von der Pressmasse bleibt. Falls der Halbleiterchip über Drahtkontaktierungen mit dem Substrat verbunden ist, werden auch die Drahtkontaktierungen von der Kunststoffpressmasse eingeschlossen. Anschließend wird die Kühlfolie aufgebracht. Dies kann direkt oder unter Verwendung von Klebstoffen geschehen. Wird eine dünne Kühlfolie verwendet, ist es von Vorteil, diese durch Verwendung eines elastisch verformbaren Press- oder Rollenwerkzeuges aufzubringen, da auf diese Weise ein hoher Durchsatz erzielt werden kann und aufgrund der Verformbarkeit des Werkzeuges eine genaue Ausrichtung desselben unnötig ist. Statt der Kühlfolie kann gemäß der vorliegenden Erfindung auch ein Kühlblech verwendet werden. Je nach Gehäusegeometrie kann es dabei von Vorteil sein, ein bereits gebogenes Kühlblech zu verwenden, welches beispielsweise unter Verwendung eines thermisch leitenden Klebstoffs des mit dem Gehäuse verbunden wird. Sowohl Kühlfolie als auch Kühlblech können so ausgestaltet werden, dass entweder die gesamte, von dem Substrat weg weisende Seite des Halbleiterchips oder nur Teilbereiche davon mit der Kühlfolie bzw. mit dem Kühlblech in direktem Kontakt stehen. Des weiteren ist es möglich, dass die Kühlfolie oder das Kühlblech auch zumindest Teilbereiche des Substrates bedeckt. Die Ausformungen von Kühlfolie oder Kühlblech und Kunststoffpressmasse können dabei so aufeinander abgestimmt werden, dass eine optimale Wärmeableitung aus dem BGA-Gehäuse bei optimalem mechanischem Schutz des Halbleiterchips erreicht werden kann.
  • Ein Halbleiterbauteil mit einem BGA-Gehäuse gemäß der vorliegenden Erfindung findet insbesondere in elektronischen Schaltungen Anwendung, bei welchen während des Betriebs erhöhte Temperaturen im BGR-Gehäuse zu erwarten sind.
  • Das erfindungsgemäße BGA-Gehäuse wird im folgenden anhand verschiedener Ausführungsbeispiele entsprechend der Zeichnung beschrieben.
  • 1 zeigt den schematischen Aufbau eines BGA-Gehäuses mit einem Flipchip gemäß der vorliegenden Erfindung,
  • 2 zeigt den schematischen Aufbau eines BGA-Gehäuses mit einem konventionell kontaktierten Halbleiterchip gemäß der vorliegenden Erfindung,
  • 3 zeigt den schematischen Aufbau eines BGA-Gehäuses mit zwei Halbleiterchips in Stapelbauweise,
  • 4 zeigt eine dritte Ausführungsform gemäß der vorliegenden Erfindung und
  • 5 zeigt den schematischen Aufbau einer Kühlfolie gemäß der vorliegenden Erfindung.
  • 1 zeigt den schematischen Aufbau eines BGA-Gehäuses mit einem Flipchip gemäß der vorliegenden Erfindung. Ein Substrat 1 weist an einer Unterseite 2 Lötkugelanschlüsse 3 auf. Auf der anderen Seite ist auf dem Substrat 1 ein Halbleiterchip 4 aufgebracht. In der in 1 dargestellten Ausführungsform ist der Halbleiterchip 4 in Flipchip-Technologie mit dem Sub strat 1 verbunden. Dargestellt sind Flipchip-Kontaktierungen 8 und Füllmaterial bzw. Underfill 9. Eine Kühlfolie 6 ist in der dargestellten Ausführungsform so mit dem BGA-Bauteil verbunden, dass sowohl die von dem Substrat 1 weg weisende Seite des Halbleiterchips 4 als auch Teilbereiche auf dem Substrat 1 vollständig mit der Kühlfolie 6 bedeckt sind. Die Kühlfolie 6 weist in der hier dargestellten Ausführungsform außerdem Öffnungen 18 auf, die gleichmäßig auf der gesamten Kühlfolie 6 verteilt sind, um das Auftreten des Popkorn-Effekts zu verhindern. Das in 1 gezeigte Ausführungsbeispiel weist keine Umhüllung mit einer Pressmasse auf. Zur Herstellung der Strahlungscharakteristik eines schwarzen Körpers kann die freiliegende Kühlfolie 6 geschwärzt werden, was insbesondere bei der Verwendung von Silber oder Silberlegierungen durch eine Oberflächensulfidbildung erfolgen kann.
  • 2 zeigt den schematischen Aufbau eines BGA-Gehäuses mit einem konventionell kontaktierten Halbleiterchip gemäß der vorliegenden Erfindung. Auf einem Substrat 1, welches wiederum Lötkugelanschlüsse 3 auf seiner Rückseite 2 aufweist, ist gemäß 2 ein Halbleiterchip 4 auf herkömmliche Weise aufgebracht und kontaktiert. Über eine Kontaktierungsschicht 10 ist der Halbleiterchip 4 auf dem Substrat 1 aufgebracht. Zur elektrischen Kontaktierungen sind Drahtkontaktierungen 11 vom Halbleiterchip 4 zu entsprechenden Anschlussflächen 12 auf dem Substrat 1 geführt. In der in 2 gezeigten Ausführungsform bedeckt die Pressmasse 7 neben großen Bereichen des Substrats 1 auch die Drahtkontaktierungen 11 sowie in der Nähe der Drahtkontaktierungen 11 angeordnete Bereiche auf der Oberseite 13 des Halbleiterchips 4. Die Pressmasse 7 und der freiliegende Bereich der Seite 13 des Halbleiterchips 4 sind von einer Kühlfolie 6 bedeckt, die in der in 2 gezeigten Ausführungsform keine Öffnungen aufweist.
  • 3 zeigt den schematischen Aufbau eines BGA-Gehäuses mit zwei Halbleiterchips in Stapelbauweise. Auf einem Substrat 1 ist ein erster Halbleiterchip 4 auf herkömmliche Weise befestigt und kontaktiert. Auf dem ersten Halbleiterchip 4 ist ein zweiter Halbleiterchip 14 mittels Flipchip-Technologie aufgebracht. Die Pressmasse 7 umgibt sowohl den ersten Halbleiterchip 4 mit seinen Drahtkontaktierungen 11 als auch den zweiten Halbleiterchip 14, wobei jedoch die Oberseite des Halbleiterchips 14 freigelassen wird. Auf die freigelassene Oberseite des Halbleiterchips 14 und auf die Oberseite der Pressmasse 7 ist in der in 3 gezeigten Ausführungsform eine Kühlfolie 6 aufgebracht, welche Öffnungen 18 aufweist.
  • 4 zeigt eine dritte Ausführungsform gemäß der vorliegenden Erfindung. Auf dem Substrat 1 ist ein Halbleiterchip 4 in Flipchip-Technologie aufgebracht und kontaktiert. Wie in 3 weist das BGA-Gehäuse aus 5 ebenfalls ein Kühlblech 19 auf, welches aber im Gegensatz zu der in 4 gezeigten Ausführungsform rahmenartig um den Halbleiterchip 4 auf dem Substrat 1 angeordnet ist. Die Pressmasse 7 führt in der hier dargestellten Ausführungsform den Raum zwischen Halbleiterchip 4 und dem Kühlblech 19 und bedeckt den Halbleiterchip 4 vollständig.
  • Sowohl die Kühlfolie 6 als auch das Kühlblech 19 aus dem in den 1 bis 4 dargestellten Ausführungsformen dienen der verbesserten Wärmeableitung aus dem darunter liegenden Halbleiterchip 4 bzw. 14 wie in den 1 bis 3 dargestellt, dient die Kühlfolie 6 bzw. ein Kühlblech außerdem dem mechani schen Schutz der nicht von der Pressmasse 7 bedeckten Seite des Halbleiterchips 4 bzw. 14.
  • 5 zeigt den schematischen Aufbau einer Kühlfolie gemäß der vorliegenden Erfindung, wie in 1 und 3 dargestellt. Die Kühlfolie 6 weist in regelmäßigen Abständen angeordnete Öffnungen 18 auf, die einen Zugriff auf dem darunter liegenden Halbleiterchip 4 bzw. 14 über entsprechend angeordnete Kontakt Anschlussflächen (nicht dargestellt) ermöglichen. Die Anordnung der Öffnungen 18 kann die Nähe des sein, was den Vorteil hat, dass dieselbe Kühlfolie für verschiedene Halbleiterchips verwendet werden kann oder die Anordnung der Öffnungen 18 wird genau auf den darunter liegenden Halbleiterchip abgestimmt.
  • Zur Herstellung eines BGA-Halbleiterbauteils gemäß der vorliegenden Erfindung entsprechend den in den 1 und 2 dargestellten Ausführungsformen wird wie folgt vorgegangen. Auf ein Substrat 1 wird entweder in Flipchip-Technologie oder auf konventionelle Weise ein Halbleiterchip 4 aufgebracht und kontaktiert. Anschließend kann dieser mit einer Pressmasse 7 umgeben werden, was aus der 2 zu sehen ist. Die Drahtkontaktierungen 11 werden ebenfalls in die Pressmasse 7 zusammen mit benachbarten Bereichen auf der Oberseite 13 des Halbleiterchips 4 eingebettet. Danach wird auf der nicht von der Pressmasse bedeckte Bereich des Halbleiterchips 4 und auf zumindest Teilbereichen der Pressmasse 7 und auf zumindest Teilbereichen des Substrats 1 eine Kühlfolie 6, beispielsweise unter Verwendung eines thermisch leitfähigen Klebstoffes, aufgebracht.
  • Zur Herstellung eines BGA-Halbleiterbauteils gemäß der in 3 gezeigten Ausführungsform werden zuerst die beiden Halbleiterchips 4 und 14 in Stapelbauweise auf dem Substrat 1 angeordnet, anschließend in die Pressmasse 7 eingebettet. Danach wird, wie oben beschrieben, die Kühlfolie 6 aufgebracht.
  • Zur Herstellung eines BGA-Halbleiterbauteils gemäß der in 4 gezeigten Ausführungsform wird nach dem Aufbringen und Kontaktieren des Halbleiterchips 4 ein rahmenartig ausgebildetes Kühlblech 19 auf dem Substrat 1 aufgebracht. Anschließend wird der zwischen dem Kühlblech 19 und dem Halbleiterchip 4 verbleibende Zwischenraum mit einer Thermoleitpaste 20 umgeben, um den Halbleiterchip 4 thermisch optimal an das Kühlblech 19 zu koppeln.
    •
    • 1
    Substrat
    2
    Unterseite
    3
    Lötkugelanschluss
    4
    Halbleiterchip
    5
    Rückseite
    6
    Kühlfolie
    7
    Pressmasse
    8
    Flipchip-Kontaktierung
    9
    Füllmaterial
    10
    Kontaktierungsschicht
    11
    Drahtkontaktierungen
    12
    Anschlussfläche
    13
    Oberseite
    14
    zweiter Halbleiterchip
    15
    Substrat mit Kupferschichten
    16
    horizontal verlaufende Kupferschicht
    17
    vertikal verlaufende Kupferschicht
    18
    Öffnungen
    19
    Kühlblech
    20
    Thermoleitpaste

Claims (15)

  1. BGA-Gehäuse, welches die folgenden Merkmale aufweist: – ein Substrat (1) mit aus einem Gehäuse heraus weisenden Lötkugelanschlüssen (3); – zumindest ein Halbleiterchip (4), welcher auf dem Substrat (1) aufgebracht und mit diesem elektrisch leitend verbunden ist und – eine metallische Kühlfolie (6, 19), welche auf der Seite des Halbleiterchips (4) aufgebracht ist, die vom Substrat (1) weg weist und welche zumindest Teilbereiche des Halbleiterchips (4) bedeckt, wobei die Kühlfolie (6) und mit diesen Teilbereichen des Halbleiters (4) in thermisch leitendem Kontakt steht.
  2. BGA-Gehäuse nach Anspruch 1, wobei die metallische Kühlfolie (6, 19), welche auf der Seite des Halbleiterchips (4) aufgebracht ist, die vom Substrat (1) weg weist zusätzlich zumindest Teilbereiche einer Pressmasse (7) bedeckt und die Kühlfolie (6) und mit den Teilbereichen des Halbleiterchips (4) und der Pressmasse (7) in thermisch leitendem Kontakt steht.
  3. BGA-Gehäuse nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kühlfolie (6) Öffnungen (18) aufweist.
  4. BGA-Gehäuse nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Kühlfolie (6) mit dem Substrat (1) in direktem Kontakt steht.
  5. BGA-Gehäuse nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Kühlfolie (6) mit dem Substrat (1) in direktem Kontakt steht.
  6. BGR-Gehäuse nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kühlfolie (6) Aluminium, Kupfer, Silber oder weiche Legierungen aufweist.
  7. BGA-Gehäuse nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Kühlfolie (6) eine Stärke von mindestens 40 μm aufweist.
  8. BGA-Gehäuse nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Halbleiterchip (4) durch Flipchip-Kontaktierungen (8) mit dem Substrat (1) verbunden ist.
  9. BGA-Gehäuse nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Halbleiterchip (4) durch Drahtkontaktierungen (11) mit dem Substrat (1) verbunden ist.
  10. BGA-Gehäuse nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass ein zweiter Halbleiterchip (14) in Stapelbauweise auf dem Halbleiterchip (4) angeordnet ist.
  11. BGA-Gehäuse nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass ein zweiter Halbleiterchip (14) neben dem Halbleiterchip (4) auf dem Substrat (1) angeordnet ist.
  12. Halbleiterbauteil mit einem BGA-Gehäuse nach einem der Ansprüche 1 bis 11.
  13. Elektronische Schaltung mit einem Halbleiterbauteil nach Anspruch 12.
  14. Verfahren zur Herstellung eines BGA-Bauteils mit einer Kühlfolie (6), welches die folgenden Schritte aufweist: – Befestigen eines Halbleiterchips (4) auf einem Substrat (1, 15); – Kontaktieren des Halbleiterchips (4) mit dem Substrat (1, 15) und – Aufbringen einer Kühlfolie (6), wobei die Kühlfolie zumindest Teilbereiche des Halbleiterchips (4) und/oder Teilbereiche des Substrats (1, 15) bedeckt.
  15. Verfahren zur Herstellung eines BGA-Bauteils mit einer Kühlfolie (6) nach Anspruch 14, wobei vor dem Aufbringen der Kühlfolie (6) zumindest Teilbereiche des Halbleiterchips (4) und/oder zumindest Teilbereiche des Substrats (1) mit einer Pressmasse (7) bedeckt werden.
DE102004027074A 2004-06-02 2004-06-02 Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie Expired - Fee Related DE102004027074B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004027074A DE102004027074B4 (de) 2004-06-02 2004-06-02 Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie
US11/143,123 US7256493B2 (en) 2004-06-02 2005-06-02 Ball grid array housing having a cooling foil
US11/761,886 US7414311B2 (en) 2004-06-02 2007-06-12 Ball grid array housing having a cooling foil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004027074A DE102004027074B4 (de) 2004-06-02 2004-06-02 Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie

Publications (2)

Publication Number Publication Date
DE102004027074A1 true DE102004027074A1 (de) 2005-12-29
DE102004027074B4 DE102004027074B4 (de) 2009-06-04

Family

ID=35446780

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004027074A Expired - Fee Related DE102004027074B4 (de) 2004-06-02 2004-06-02 Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie

Country Status (2)

Country Link
US (2) US7256493B2 (de)
DE (1) DE102004027074B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004027074B4 (de) * 2004-06-02 2009-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie
JP5112101B2 (ja) * 2007-02-15 2013-01-09 株式会社東芝 半導体パッケージ
US7787250B2 (en) * 2007-12-28 2010-08-31 Universal Scientific Industrial (Shanghai) Co., Ltd. Metallic cover of miniaturization module
US9070662B2 (en) * 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
KR20120000282A (ko) * 2010-06-25 2012-01-02 삼성전자주식회사 히트 스프레더 및 그를 포함하는 반도체 패키지
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US9171804B2 (en) * 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736785A (en) * 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
US5969426A (en) * 1994-12-14 1999-10-19 Mitsubishi Denki Kabushiki Kaisha Substrateless resin encapsulated semiconductor device
US6411507B1 (en) * 1998-02-13 2002-06-25 Micron Technology, Inc. Removing heat from integrated circuit devices mounted on a support structure
DE10129388A1 (de) * 2001-06-20 2003-01-09 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6627997B1 (en) * 1999-03-26 2003-09-30 Hitachi, Ltd. Semiconductor module and method of mounting

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654116A (en) * 1993-09-30 1997-08-05 Nippondenso Co., Ltd. Hologram
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6117797A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6825550B2 (en) * 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
KR20010044277A (ko) * 2001-01-31 2001-06-05 김영선 방열지붕이 몰딩된 플라스틱 패캐지(피피엠시)
US6554042B2 (en) * 2001-08-03 2003-04-29 Kenneth G. Carlson Table foiler
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
DE102004027074B4 (de) * 2004-06-02 2009-06-04 Infineon Technologies Ag Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969426A (en) * 1994-12-14 1999-10-19 Mitsubishi Denki Kabushiki Kaisha Substrateless resin encapsulated semiconductor device
US5736785A (en) * 1996-12-20 1998-04-07 Industrial Technology Research Institute Semiconductor package for improving the capability of spreading heat
US6411507B1 (en) * 1998-02-13 2002-06-25 Micron Technology, Inc. Removing heat from integrated circuit devices mounted on a support structure
US6627997B1 (en) * 1999-03-26 2003-09-30 Hitachi, Ltd. Semiconductor module and method of mounting
DE10129388A1 (de) * 2001-06-20 2003-01-09 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON COMPONENTS AND PACKAGING TECHNOLOGIES, Vol. 23, Nr. 3, Sept. 2000, S. 481-489 *

Also Published As

Publication number Publication date
US7414311B2 (en) 2008-08-19
US20050269690A1 (en) 2005-12-08
US20070228565A1 (en) 2007-10-04
US7256493B2 (en) 2007-08-14
DE102004027074B4 (de) 2009-06-04

Similar Documents

Publication Publication Date Title
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE69935628T2 (de) Hybridmodul
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102007002707A1 (de) System-in Package-Modul
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE19500422A1 (de) Halbleiterbaustein mit hoher thermischer Emission
DE19940633A1 (de) IC-Gehäuse
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE112017000977B4 (de) Halbleitermodul und verfahren zum herstellen desselben
DE102006001767A1 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE4424549C2 (de) Verfahren zum Gehäusen eines Leistungshalbleiterbauelements und durch dieses Verfahren hergestelltes Gehäuse
DE112006001036T5 (de) Elektronisches Bauelement und elektronische Anordnung
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE10031951A1 (de) Mehrchip-Halbleitermodul und Herstellungsverfahren dafür
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102004027074B4 (de) Verfahren zur Herstellung eines BGA (Ball Grid Array)-Bauteils mit einer dünnen metallischen Kühlfolie
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee