JP2011151321A - 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 - Google Patents
半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2011151321A JP2011151321A JP2010013407A JP2010013407A JP2011151321A JP 2011151321 A JP2011151321 A JP 2011151321A JP 2010013407 A JP2010013407 A JP 2010013407A JP 2010013407 A JP2010013407 A JP 2010013407A JP 2011151321 A JP2011151321 A JP 2011151321A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- mounting member
- wiring conductor
- element mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Abstract
【解決手段】半導体素子載置部材20と配線導体30との組合体15は、コアレス型半導体素子パッケージ10を構成するものである。組合体15は、半導体素子11を載置する載置面21を有する半導体素子載置部材20と、半導体素子載置部材20の周囲に設けられ、半導体素子11に接続される接続面31を有する配線導体30とを備えている。半導体素子載置部材20の載置面21および配線導体30の接続面31に、封止樹脂部13との密着性を高めるための突起22を面上方に向かって突出するよう設けている。
【選択図】図1
Description
以下、本発明の第1の実施の形態について、図1乃至図10を参照して説明する。図1乃至図10は、本発明の第1の実施の形態を示す図である。
次に、本発明の第2の実施の形態について図11を参照して説明する。図11は、本発明の第2の実施の形態を示す図であり、第1の実施の形態の図1に対応する図である。図11に示す第2の実施の形態は、半導体素子載置部材20および配線導体30から側方に向けて突出する側方突起部29、39が設けられている点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図11において、図1乃至図10に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、本発明の第3の実施の形態について図12および図13を参照して説明する。図12および図13は、本発明の第3の実施の形態を示す図である。図12は、第1の実施の形態の図1に対応する図である。図13は、半導体素子載置部材20(配線導体30)の平面図である。図12および図13に示す第3の実施の形態は、突起23が半導体素子載置部材20の載置面21および配線導体30の接続面31の外周全体にわたって形成されている点が異なるものであり、他の構成は上述した第1の実施の形態および第2の実施の形態と略同一である。図12および図13において、図1乃至図11に示す第1の実施の形態および第2の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
11 半導体素子
12 ボンディングワイヤ
13 封止樹脂部
15 組合体
20 半導体素子載置部材
21 載置面
22、23 突起
29 側方突起部
30、30A 配線導体
31 接続面
40 基板
50 半導体素子載置基板
Claims (17)
- 半導体素子と封止樹脂部とを含むコアレス型半導体素子パッケージを構成するための、半導体素子載置部材と配線導体との組合体において、
半導体素子を載置する載置面を有する半導体素子載置部材と、
半導体素子載置部材の周囲に設けられ、半導体素子に接続される接続面を有する配線導体とを備え、
半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう設けたことを特徴とする半導体素子載置部材と配線導体との組合体。 - 半導体素子載置部材および配線導体は、めっきにより形成されていることを特徴とする請求項1記載の半導体素子載置部材と配線導体との組合体。
- 突起は、半導体素子載置部材および配線導体のうち少なくとも一方と一体となってめっきにより形成されていることを特徴とする請求項2記載の半導体素子載置部材と配線導体との組合体。
- 突起はドーム形状を有し、突起の直径は10μm〜100μmであり、突起の高さは5μm〜25μmであることを特徴とする請求項1乃至3のいずれか一項記載の半導体素子載置部材と配線導体との組合体。
- 半導体素子載置部材および配線導体の少なくとも一方は、その側面から突出する側方突起部を有することを特徴とする請求項1乃至4のいずれか一項記載の半導体素子載置部材と配線導体との組合体。
- 突起は、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面の外周全体にわたって形成されていることを特徴とする請求項1乃至3のいずれか一項記載の半導体素子載置部材と配線導体との組合体。
- 請求項1乃至6のいずれか一項記載の半導体素子載置部材と配線導体との組合体と、
半導体素子載置部材と配線導体との組合体を支持する基板とを備えたことを特徴とする半導体素子載置基板。 - コアレス型半導体素子パッケージにおいて、
半導体素子を載置する載置面を有する半導体素子載置部材と、
半導体素子載置部材の載置面上に載置された半導体素子と、
半導体素子載置部材の周囲に設けられ、半導体素子に接続される接続面を有する配線導体と、
配線導体の接続面と半導体素子とを電気的に接続する導電部と、
半導体素子載置部材、半導体素子、配線導体、および導電部を封止する封止樹脂部とを備え、
半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう設けたことを特徴とする半導体素子パッケージ。 - 半導体素子載置部材および配線導体は、めっきにより形成されていることを特徴とする請求項8記載の半導体素子パッケージ。
- 突起は、半導体素子載置部材および配線導体のうち少なくとも一方と一体となってめっきにより形成されていることを特徴とする請求項8または9記載の半導体素子パッケージ。
- 突起はドーム形状を有し、突起の直径は10μm〜100μmであり、突起の高さは5μm〜25μmであることを特徴とする請求項8乃至10のいずれか一項記載の半導体素子パッケージ。
- 半導体素子載置部材および配線導体の少なくとも一方は、その側面から突出する側方突起部を有することを特徴とする請求項8乃至11のいずれか一項記載の半導体素子パッケージ。
- 突起は、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面の外周全体にわたって形成されていることを特徴とする請求項8乃至10のいずれか一項記載の半導体素子パッケージ。
- コアレス型半導体素子パッケージを製造するために用いられる半導体素子載置基板の製造方法において、
支持部材として機能する基板を準備する工程と、
基板の表面に、所望パターンを有するレジストを設ける工程と、
基板の表面側にめっきを施し、半導体素子を載置するための載置面を有する半導体素子載置部材と、半導体素子載置部材の周囲に設けられ、半導体素子に接続される接続面を有する配線導体とを形成する工程と、
基板の表面側のレジストを剥離する工程とを備え、
半導体素子載置部材および配線導体をめっきにより形成する工程において、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう形成することを特徴とする半導体素子載置基板の製造方法。 - 半導体素子載置部材および配線導体をめっきにより形成する工程の後、基板の裏面側からエッチングを施すことにより、基板を所定の外形形状にするとともに、基板に搬送用穴を形成する工程が設けられていることを特徴とする請求項14記載の半導体素子載置基板の製造方法。
- コアレス型半導体素子パッケージの製造方法において、
支持部材として機能する基板を準備する工程と、
基板の表面に、所望パターンを有するレジストを設ける工程と、
基板の表面側にめっきを施し、半導体素子を載置するための載置面を有する半導体素子載置部材と、半導体素子載置部材周囲に設けられ、半導体素子に接続される接続面を有する配線導体とを形成する工程と、
基板の表面側のレジストを剥離する工程と、
半導体素子載置部材上に半導体素子を搭載する工程と、
半導体素子と配線導体とを導電部により接続する工程と、
基板上の半導体素子載置部材、配線導体、半導体素子、および導電部を封止樹脂により樹脂封止して封止樹脂部を形成する工程と、
支持部材として機能する基板を封止樹脂部から除去する工程とを備え、
半導体素子載置部材および配線導体をめっきにより形成する工程において、半導体素子載置部材の載置面および配線導体の接続面のうち少なくとも一方の面に、封止樹脂部との密着性を高めるための突起を面上方に向かって突出するよう形成することを特徴とする半導体素子パッケージの製造方法。 - 半導体素子載置部材および配線導体をめっきにより形成する工程の後、基板の裏面側からエッチングを施すことにより、基板を所定の外形形状にするとともに、基板に搬送用穴を形成する工程が設けられていることを特徴とする請求項16記載の半導体素子パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013407A JP5565668B2 (ja) | 2010-01-25 | 2010-01-25 | 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010013407A JP5565668B2 (ja) | 2010-01-25 | 2010-01-25 | 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011151321A true JP2011151321A (ja) | 2011-08-04 |
JP5565668B2 JP5565668B2 (ja) | 2014-08-06 |
Family
ID=44538019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010013407A Expired - Fee Related JP5565668B2 (ja) | 2010-01-25 | 2010-01-25 | 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565668B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020107865A (ja) * | 2018-12-28 | 2020-07-09 | 日亜化学工業株式会社 | 発光装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613496A (ja) * | 1992-06-24 | 1994-01-21 | Fuji Film Micro Device Kk | 樹脂封止半導体装置およびそのためのリード |
JP2001144241A (ja) * | 1999-11-18 | 2001-05-25 | Mitsui High Tec Inc | 樹脂封止型半導体装置 |
JP2002289739A (ja) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
JP2006186232A (ja) * | 2004-12-28 | 2006-07-13 | Nec Corp | パッケージ、マイクロ波集積回路及びその製造方法 |
JP2009141274A (ja) * | 2007-12-10 | 2009-06-25 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
-
2010
- 2010-01-25 JP JP2010013407A patent/JP5565668B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0613496A (ja) * | 1992-06-24 | 1994-01-21 | Fuji Film Micro Device Kk | 樹脂封止半導体装置およびそのためのリード |
JP2001144241A (ja) * | 1999-11-18 | 2001-05-25 | Mitsui High Tec Inc | 樹脂封止型半導体装置 |
JP2002289739A (ja) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
JP2006186232A (ja) * | 2004-12-28 | 2006-07-13 | Nec Corp | パッケージ、マイクロ波集積回路及びその製造方法 |
JP2009141274A (ja) * | 2007-12-10 | 2009-06-25 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020107865A (ja) * | 2018-12-28 | 2020-07-09 | 日亜化学工業株式会社 | 発光装置 |
JP7284373B2 (ja) | 2018-12-28 | 2023-05-31 | 日亜化学工業株式会社 | 発光装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5565668B2 (ja) | 2014-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5573176B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5710128B2 (ja) | 樹脂付リードフレームの製造方法 | |
JP5922326B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5582382B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2010538490A (ja) | 発光デバイスパッケージ及びその製造方法 | |
JP5375630B2 (ja) | 樹脂付リードフレームおよびその製造方法、ならびにled素子パッケージおよびその製造方法 | |
JP2011096970A (ja) | Led素子載置部材、led素子載置基板およびその製造方法、ならびにled素子パッケージおよびその製造方法 | |
JP5812845B2 (ja) | 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法 | |
JP5871174B2 (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP5758459B2 (ja) | 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法 | |
JP2011228687A (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP6103410B2 (ja) | 光半導体装置用リードフレーム、樹脂付き光半導体装置用リードフレーム、および光半導体装置 | |
JP2015144302A (ja) | 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法 | |
JP2011066144A (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP2014207481A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2016058447A (ja) | Ledパッケージおよびその製造方法、ならびにled素子搭載基板およびその製造方法 | |
JP5515587B2 (ja) | Led素子載置部材およびその製造方法、ならびにled素子パッケージおよびその製造方法 | |
JP5565668B2 (ja) | 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 | |
JP2017076806A (ja) | 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法 | |
JP6026397B2 (ja) | 樹脂付リードフレームの製造方法 | |
JP2016026398A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2015201608A (ja) | 樹脂付リードフレームおよびその製造方法、ならびにledパッケージおよびその製造方法 | |
JP5939474B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5908874B2 (ja) | 樹脂付リードフレーム、リードフレーム、半導体装置および樹脂付リードフレームの製造方法 | |
JP6183726B2 (ja) | Led素子載置部材、led素子載置基板およびその製造方法、ならびにled素子パッケージおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
LAPS | Cancellation because of no payment of annual fees |