CN110943008A - 半导体制造装置、顶推夹具及半导体器件的制造方法 - Google Patents

半导体制造装置、顶推夹具及半导体器件的制造方法 Download PDF

Info

Publication number
CN110943008A
CN110943008A CN201910893004.XA CN201910893004A CN110943008A CN 110943008 A CN110943008 A CN 110943008A CN 201910893004 A CN201910893004 A CN 201910893004A CN 110943008 A CN110943008 A CN 110943008A
Authority
CN
China
Prior art keywords
block
pushing
bare chip
blocks
coil spring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910893004.XA
Other languages
English (en)
Other versions
CN110943008B (zh
Inventor
名久井勇辉
佐佐匠
齐藤明
冈本直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fasford Technology Co Ltd
Original Assignee
Fasford Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasford Technology Co Ltd filed Critical Fasford Technology Co Ltd
Publication of CN110943008A publication Critical patent/CN110943008A/zh
Application granted granted Critical
Publication of CN110943008B publication Critical patent/CN110943008B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种能够以简单的结构构成顶推夹具的半导体制造装置。半导体制造装置具备从切割带的下方顶推裸芯片的顶推单元。所述顶推单元具备：上下运动的块部，其具有位于中央的主块和位于所述主块的外侧的环状的多个块；底部基体，其基于顶推轴的上下运动，而使所述块部上下运动；以及将所述底部基体的上下运动转换为所述多个块的最外侧的块的上下运动的机构。通过将所述顶推轴向上方推起，而将所述底部基体、所述主块及所述多个块推起，通过将所述顶推轴进一步推起，将所述底部基体推起，且通过所述机构下拉所述最外侧的块。

Description

半导体制造装置、顶推夹具及半导体器件的制造方法
技术领域
本公开涉及半导体制造装置，例如能够应用于具有顶推单元的半导体制造装置。
背景技术
在将被称作裸芯片的半导体芯片搭载于例如布线基板、引线架等(以下统称为基板)的表面的芯片贴装机中，反复进行如下动作(作业)：使用筒夹等的吸附嘴将裸芯片搬运到基板上，并施加按压力，并且通过加热接合材料来进行贴装。
在芯片贴装机等半导体制造装置的芯片贴装工序中，有将从半导体晶片(以下称作晶片)分离出的裸芯片剥离的剥离工序。在剥离工序中，从切割带背面利用顶推销或块顶推裸芯片，从保持于裸芯片供给部的切割带逐一剥离裸芯片，并使用筒夹等的吸附嘴搬运到基板上。
作为从切割带拾取裸芯片的方法，例如提出如下方法：使圆板状的弹射帽的吸附面吸附切割片，在使筒夹吸附着半导体裸芯片的状态下使筒夹及周边、中间、中央的各顶推块上升至比弹射帽的表面高的规定的高度后，将筒夹的高度设为原本的高度，按周围的顶推块、中间的顶推块的顺序使顶推块下降到与弹射帽的表面相比靠下的位置，从半导体裸芯片剥离切割片(专利文献1的背景技术)。
现有技术文献
专利文献
专利文献1：日本特开2015－179813号公报
发明内容
本公开的技术问题在于，提供一种能够以简单的结构来执行背景技术中描述的拾取方法的顶推夹具的半导体制造装置。
其它技术问题和新的特征将从本说明书的描述和附图变得清楚。
如果简单地说明本公开的其中代表性的内容，则如下。
即，半导体制造装置具备：晶片保持台，其保持具有裸芯片的切割带；以及顶推单元，其从所述切割带的下方顶推所述裸芯片。所述顶推单元具备：筒状的圆顶；上下运动的块部，其具有位于中央的柱状的主块和位于所述主块的外侧的环状的多个块；底部基体，其基于顶推轴的上下运动而使所述块部上下运动；将所述底部基体的上下运动转换为所述多个块的最外侧的块的上下运动的机构。通过将所述顶推轴向上方推起，而将所述底部基体、中央块及所述多个块推起，通过将所述顶推轴进一步推起，将所述底部基体推起，且通过所述机构下拉所述最外侧的块。
发明效果
根据所述半导体制造装置，顶推夹具的结构变得简单。
附图说明
图1是表示实施方式的芯片贴装机的概略的俯视图。
图2是说明在图1中从箭头A方向观察时拾取头及贴装头的动作的图。
图3是表示图1的裸芯片供给部的外观立体图的图。
图4是表示图1的裸芯片供给部的主要部分的概略剖视图。
图5是说明图4的顶推夹具的俯视图。
图6是图5的顶推夹具A－A剖视图。
图7是说明图6的顶推夹具的动作的图。
图8是说明图6的顶推夹具的动作的图。
图9是说明图6的顶推夹具的动作的图。
图10是说明使用了图1的芯片贴装机的半导体器件的制造方法的流程图。
图11是说明第一变形例的顶推夹具的剖视图。
图12是说明第二变形例的顶推夹具的剖视图。
附图标记说明如下：
1：裸芯片供给部
11：晶片
13：顶推单元
101：顶推夹具
102：块
102a：块
102b：块
102c：块
103a：块基体
103b：块基体
103c：块基体
107：中央块
107a：第一块
107b：第二块
107c：第三块
16：切割带
2：拾取部
21：拾取头
3：中间载台部
31：中间载台
4：贴装部
41：贴装头
8：控制部
10：芯片贴装机
D：裸芯片
S：基板
具体实施方式
以下，使用附图对实施方式进行说明。但是，在以下的说明中，有时对同一构成要素标注同一附图标记并省略重复的说明。此外，为了更清楚地说明附图，与实际的方式相比，有时对各部分的宽度、厚度、形状等进行示意性示出，但只不过是一例，并不限定本发明的解释。
图1是表示实施方式的芯片贴装机的概略的俯视图。图2是说明在图1中从箭头A方向观察时拾取头及贴装头的动作的图。
芯片贴装机10大体具有供给部1、拾取部2、中间载台部3、贴装部4、搬运部5、基板供给部6、基板搬出部7、监视并控制各部分的动作的控制部8，供给部1供给向印刷有一个或多个最终成为一个封装的产品区域(下称封装区域P)的基板S安装的裸芯片D。Y轴方向为芯片贴装机10的前后方向，X轴方向为左右方向。裸芯片供给部1配置于芯片贴装机10的近前侧，贴装部4配置于较远侧。
首先，裸芯片供给部1供给向基板S的封装区域P安装的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、和将裸芯片D从晶片11顶推的以虚线表示的顶推单元13。裸芯片供给部1通过未图示的驱动机构而沿着XY方向移动，使待拾取的裸芯片D移动到顶推单元13的位置。
拾取部2具有拾取裸芯片D的拾取头21、使拾取头21沿Y方向移动的拾取头的Y驱动部23、使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有将被顶推的裸芯片D吸附保持于前端的筒夹22(也参照图2)，从裸芯片供给部1拾取裸芯片D并将其载置于中间载台31上。拾取头21具有使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有暂时载置裸芯片D的中间载台31、用于识别中间载台31上的裸芯片D的载台识别摄像头32。
贴装部4从中间载台31拾取裸芯片D并将其贴装于搬运来的基板S的封装区域P上，或者以层叠到已贴装于基板S的封装区域P之上的裸芯片之上的形式进行贴装。贴装部4具有与拾取头21同样地具备将裸芯片D吸附保持于前端的筒夹42(也参照图2)的贴装头41、使贴装头41沿Y方向移动的Y驱动部43、对基板S的封装区域P的位置识别标记(未图示)进行拍摄来识别贴装位置的基板识别摄像头44。
通过这样的结构，贴装头41基于载台识别摄像头32的拍摄数据来修正拾取位置、姿势，从中间载台31拾取裸芯片D，并基于基板识别摄像头44的拍摄数据将裸芯片D贴装于基板S。
搬运部5具有抓起并搬运基板S的基板搬运爪51、和供基板S移动的搬运通道52。基板S通过利用沿着搬运通道52设置的未图示的滚珠丝杠来驱动设于搬运通道52的基板搬运爪51的未图示螺母而进行移动。
通过这样的结构，基板S从基板供给部6沿着搬运通道52移动至贴装位置，在贴装之后移动至基板搬出部7，向基板搬出部7交付基板S。
控制部8具备存储有监视并控制芯片贴装机10的各部分的动作的程序(软件)的存储器、和执行存储于存储器中的程序的中央处理装置(CPU)。
接着，利用图3及图4对裸芯片供给部1的结构进行说明。图3是表示裸芯片供给部的外观立体图的图。图4是表示裸芯片供给部的主要部分的概略剖视图。
裸芯片供给部1具有在水平方向(XY方向)上移动的晶片保持台12、和在上下方向上移动的顶推单元13。晶片保持台12具有保持晶片环14的扩展环15、将保持于晶片环14且粘接有多个裸芯片D的切割带16在水平方向上定位的支承环17。顶推单元13配置于支承环17的内侧。
裸芯片供给部1在进行裸芯片D的顶推时，使保持着晶片环14的扩展环15下降。其结果为，保持于晶片环14的切割带16被拉伸，裸芯片D的间隔扩大，通过顶推单元13从裸芯片D下方顶推裸芯片D，提高裸芯片D的拾取性。此外，将裸芯片粘接于基板上的粘接剂从液态成为膜状，将被称为裸芯片粘片膜(DAF)18的膜状的粘接材料贴附在晶片11和切割带16之间。在具有裸芯片粘片膜18的晶片11中，切割是对晶片11和裸芯片粘片膜18进行的。因此，在剥离工序中，将晶片11和裸芯片粘片膜18从切割带16剥离。此外，之后，无视裸芯片粘片膜18的存在地说明剥离工序。
接着，使用图5及图6说明顶推夹具的结构。图5是图4的顶推夹具的俯视图。图6是图5的顶推夹具的A－A剖视图。
顶推单元13大致具有顶推夹具101和未图示的驱动机构，如图5所示，顶推夹具101具有主块102、块102a～102c、驱动主块102及块102a～102c的驱动部、保持它们的圆柱状的圆顶104、盖在圆顶104上的圆顶板104a。
圆顶板104a具有能够使主块102及块102a～102c上下运动的开口，在其周边部设有多个吸引口(未图示)及多个槽(未图示)。吸引口及槽各自的内部在使顶推夹具101上升而使其上表面与切割带16的背面接触时，通过未图示的吸引机构减压，从而切割带16的背面紧贴于圆顶板104a的上表面。
在顶推夹具101的中心部装入有四个向上方顶推切割带16的块102、102a～102c。四个块102、102a～102c在最外侧的环状的块102a的内侧配置有环状的块102b，再在其内侧配置有环状的块102c，进而在其内侧配置有柱状的主块102。
在圆顶板104a的周边部和外侧的块102a之间以及四个块102、102a～102c之间设置有间隙G。这些间隙G的内部由未图示的吸引机构减压，当切割带16的背面接触到顶推夹具101的上表面时，切割带16被向下方吸引，紧贴于块102、102a～102c的上表面。
与四个块102、102a～102c的下表面相接地分别设置有主块基体105、圆环等环状的块基体103a～103c，在主块基体105的下方设有底部基体106。主块基体105具有将圆顶104的中央部沿垂直方向延伸的圆柱等柱状的主轴部105a、在主轴部105a的下端沿水平方向延伸的圆盘状的基体部105b、从基体部105b的上端向上方延伸的一对圆柱状的副轴部105c、105d。在一对副轴部105c、105d各自的上部设有一对小齿轮105e、105f，在主轴部105a的侧面设有突起105g、105h、105i。
底部基体106具有沿水平方向延伸的圆盘状的底部106a、从底部106a的上端向上方延伸的一对柱状驱动部106b、106c。驱动部106b、106c具有与小齿轮105e、105f的齿啮合的槽。
主块102及块102a～102c分别螺合于主块的103及块的103a～103c的上端，圆顶板104a螺合于圆顶104的上端。由此，主块102、块102a～102c及圆顶板104a可根据品种进行更换。即使在根据裸芯片的品种而使裸芯片的平面形状的大小不同的情况下，也无需根据品种分别准备顶推夹具101。在不根据品种进行更换的情况下，主块102、块102a～102c及圆顶板104a分别与主块基体105、块基体103a～103c及圆顶104一体地形成。
主块基体105、块基体103a～103c以与通过未图示的电动机及凸轮等构成的驱动机构而上下运动的顶推轴110联动地上下运动的方式与以下驱动部的零件连结：
(a)介于块基体103a和块基体103b之间的第五压缩螺旋弹簧108e；
(b)介于块基体103b和块基体103c之间存在的第四压缩螺旋弹簧108d；
(c)介于块基体103a和主块基体105之间的第三压缩螺旋弹簧108c；
(d)介于设于圆顶104的内壁的突起104b和主块基体105之间的第二压缩螺旋弹簧108b；
(e)介于底部基体106和主块基部105之间且弹簧常数比第二压缩螺旋弹簧108d大的第一压缩螺旋弹簧108a；
(f)介于块基体103a和底部基体106之间的小齿轮105e、105f；
(g)与顶推轴抵接的底部基体106。
此外，设于主块基体105的突起105g～105i是使块102a～102c的上表面不高出块102的上表面的挡块，且也是块102b、102c的上表面不会过度下降的挡块。由此，在初始状态下，四个块102、102a～102c各自的上表面的高度彼此相等。
块102a的俯视时的形状为与成为剥离的对象的裸芯片D相同的长方形，其大小比裸芯片D的尺寸稍小。如果块102a的尺寸过小于裸芯片D的尺寸，则即使用块102a～102d顶推切割带16的背面，裸芯片D的外周部也难以从切割带16剥离。这是因为裸芯片D为90μm以下等比切割带16的厚度薄，裸芯片D的刚性极低，成为弯曲的状态，裸芯片D可能会破裂。另一方面，在块102a的尺寸与裸芯片D的尺寸相同或在其以上的情况下，与成为剥离的对象的裸芯片D相邻的其它裸芯片D可能也被同时带起。因此，在本实施方式中，从裸芯片D的外周部到块102a的外周部的优选距离例如为0.5mm～0.75mm。
在配置于块102a的内侧的俯视时，框状的块102b的尺寸比块102a的尺寸小1mm～3mm左右。另外，配置于块102b的内侧的块102c的尺寸比块102b还要小1mm～3mm左右。另外，配置于块102c的内侧的块102d的尺寸比块102c还要小1mm～3mm左右。此外，主块102的宽度大于块102a～102c中任一个的宽度(外侧的边和内侧的边之间的长度)。在本实施方式中，考虑到加工的容易度等，将块102、102a～102c的形状设为长方形，但不限于此，例如也可以设为椭圆形。
上述四个块102、102a～102c各自的上表面的高度在初始状态(块102、102a～102c的非动作时)彼此相等，另外，顶推夹具101的上表面周边部(圆顶板104a)的高度稍低。
接着，对使用具备上述那样的块102、102a～102c的顶推夹具101从切割带16剥离裸芯片D的方法进行说明。图7是说明图6的顶推夹具的动作的图，图7的(A)是表示初始状态的剖视图，图7的(B)是表示所有的块被顶推的状态的剖视图。图8是说明图6的顶推夹具的动作的图，图8的(A)是表示最外侧的块被下拉的状态的剖视图，图8的(B)是表示从外侧数第二个块被下拉的状态的剖视图。图9是说明图6的顶推夹具的动作的图，是表示从外侧数第三个块被下拉的状态的剖视图。
首先，将紫外线向定位于图3及图4所示的晶片保持台12上的切割带16照射。由此，涂布于切割带16的粘接剂固化而其粘接性降低，因此，切割带16和裸芯片粘片膜18的界面容易剥离。
接着，通过使晶片保持台12的扩展环15下降，向下方按压粘接于切割带16的周边部的晶片环14。这样，切割带16受到从其中心部朝向周边部的强的张力，在水平方向上不松弛地拉伸。
接着，如图4所示，以顶推夹具101的中心部(块102、102a～102c)位于成为剥离的对象的一个裸芯片D(位于该图中央部的裸芯片D)的正下方的方式使晶片保持台12移动，同时，使筒夹22移动到该裸芯片D的上方。在支承于拾取头21的筒夹22的底面设有内部被减压的吸附口(未图示)，能够仅选择性地吸附、保持成为剥离的对象的一个裸芯片D。
在此，将主块102和主块基体105a一并称为中央块107，将块102a和块基体103a一并称为第一块107a，将块102b和块基体103b一并称为第二块107b，将块102c和块基体103c一并称为第三块107c。
接着，如图7的(A)所示，将中央块107、第一块107a、第二块107b及第三块107c的上表面设为相同高度，并设为稍低于圆顶板104a的上表面的状态(初始状态)，使顶推夹具101上升，使其上表面与切割带16的背面接触，并且将上述的圆顶板104a的吸引口、槽及间隙G的内部减压。由此，成为剥离的对象的裸芯片D的下方的切割带16与块102、102a～102c的上表面紧贴。另外，与该裸芯片D相邻的其它裸芯片D的下方的切割带16与圆顶板104a紧贴。另一方面，通过在顶推夹具101的上升几乎同时使筒夹22下降，使其底面与成为剥离的对象的裸芯片D的上表面接触，由此在吸附裸芯片D的同时向下方轻轻地按压。
接着，如图7的(B)所示，将四个中央块107、第一块107a、第二块107b及第三块107c同时向上方顶推，在切割带16的背面施加负荷，将裸芯片D与切割带16一同推起。
将四个中央块107、第一块107a、第二块107b及第三块107c同时向上方顶推时，通过将图7的(B)所示的顶推轴110向上推起，来推起与顶推轴110连结的底部基体106。由此，中央块107被介于底部基体106和中央块107之间的第一压缩螺旋弹簧108a的弹力推起。另外，与此并行地，第一块107a被介于中央块107和第一块107a之间的第三压缩螺旋弹簧108c的弹力推起。另外，与此并行地，第二块107b被介于第一块107a和第二块107b之间的第四压缩螺旋弹簧108d的弹力推起。另外，与此并行地，第三块107c被介于第二块107b和第三块107c之间的第五压缩螺旋弹簧108e的弹力推起。由此，四个中央块107、第一块107a、第二块107b及第三块107c被同时推起。而且，中央块107的一部分与设于圆顶104的内壁的突起104c接触，从而中央块107、第一块107a、第二块107b及第三块107c的上升停止。
优选中央块107、第一块107a、第二块107b及第三块107c的顶推量根据裸芯片D的尺寸而增减。即，在裸芯片D的尺寸大的情况下，与裸芯片粘片膜18的接触面积大，因此，粘接力也大，因此，需要增加顶推量。另一方面，在裸芯片D的尺寸小的情况下，与裸芯片粘片膜18的接触面积小，因此，粘接力也小，因此，即使减小顶推量也容易剥离。此外，涂布于切割带16上的感压粘接剂根据制造厂或品种不同、其粘接力存在差异，因此，即使在裸芯片D的尺寸相同的情况下，也需要根据感压粘接剂的粘接力来改变中央块107、第一块107a、第二块107b及第三块107c的顶推量。
接着，如图8的(A)所示，当将配置于最外侧的第一块107a向下方下拉时，开始裸芯片粘片膜18和切割带16的剥离。此时，通过将与成为剥离的对象的裸芯片D相邻的其它裸芯片D的下方的切割带16向下方吸引，使其与圆顶板104a紧贴，能够防止其它裸芯片D的剥离。
为了将第一块107a向下方下拉，通过进一步推起图8的(A)所示的顶推轴110，与顶推轴110连结的底部基体106被推起。此时，中央块107与突起104c抵接，因此，中央块107未被推起，通过底部基体106的驱动部106b使小齿轮105e顺时针旋转，通过驱动部106c使小齿轮105f逆时针旋转。第一块107a具有与小齿轮105e、105f的齿轮啮合的槽，通过小齿轮105e、105f的旋转而被下拉。此时，第一块107a的上表面高于圆顶板104a的上表面。
在将第一块107a向下方下拉时，为了促进裸芯片D的剥离，而将中央块107、第一块107a、第二块107b及第三块107c的间隙G的内部减压，从而将裸芯片D的下方的切割带16向下方吸引。另外，将圆顶板104a的槽的内部减压，使与圆顶板104a相接的切割带16与圆顶板104a的上表面紧贴。
接着，如图8的(B)所示，当将从最外侧数第二排列的第二块107b向下方下拉时，裸芯片粘片膜18和切割带16的剥离向裸芯片D的中心方向前进。
为了将第二块107b向下方下拉，通过进一步推起图8的(B)所示的顶推轴110，与顶推轴110连结的底部基体106被推起。此时，通过底部基体106的驱动部106b使小齿轮105e顺时针旋转，通过驱动部106c使小齿轮105f逆时针旋转。第一块107a通过小齿轮105e、105f的旋转而进一步被下拉。由此，间隙109b消失，第一块107a与第二块107b抵接，第二块107b被下拉。第一块107a相对于第二块107b下降与间隙109b对应的量。此时，第一块107a的上表面的位置低于圆顶板104a的上表面，而第二块107b的上表面的位置高于圆顶板104a的上表面。
接着，如图9所示，当将从最外侧数第三排列的第三块107c向下方下拉时，裸芯片粘片膜18和切割带16的剥离进一步向裸芯片D的中心方向前进。
为了将第三块107c向下方下拉，通过进一步推起图9所示的顶推轴110，与顶推轴110连结的底部基体106被推起。此时，通过底部基体106的驱动部106b使小齿轮105e顺时针旋转，通过驱动部106c使小齿轮105f逆时针旋转。第一块107a通过小齿轮105e、105f的旋转而进一步被下拉，并且第二块107b被进一步下拉。由此，间隙109c小时，第二块107b与第三块107c抵接，第三块107c被下拉。第二块107b相对于第三块107c下降与间隙109c对应的量。
接着，在第三压缩螺旋弹簧108c收缩结束的时间点，停止第一块107a、第二块107b及第三块107c的下降。此时，第一块107a、第二块107b及第三块107c的上表面的位置低于圆顶板104a的上表面。
然后，通过将中央块107向下方下拉，并且将筒夹22向上方推起，裸芯片粘片膜18完全从切割带16剥离。
此外，中央块107的上表面需要将面积减小至在将中央块107向下方下拉时可通过筒夹22的吸引力使裸芯片粘片膜18从切割带16剥离的程度。如果中央块107的上表面的面积大，则裸芯片粘片膜18和切割带16的接触面积也会变大，两者的粘接力也会变大，因此，在筒夹22吸引裸芯片D的吸引力的作用下，裸芯片粘片膜不能从切割带16剥离。另一方面，在减小了中央块107的上表面的面积的情况下，由于向裸芯片D的窄区域(中央部分)集中施加强的负荷，所以在极端的情况下裸芯片D可能破裂。
当裸芯片变薄时，与裸芯片胶带的粘接力相比，裸芯片的刚性变得极低。因此，例如，为了拾取20μm以下的薄裸芯片，需要减轻施加于裸芯片的应力(低应力化)。在由多个块构成顶推块、且将多个块的全部块顶推后再将各块依次下拉的方式中，在过渡至外周块的下拉时的裸芯片弯曲应力依赖于切割带产生粘接力的面积、即基于块宽度的外伸量(OH)的大小。外侧的块宽度窄，通过增加块数，裸芯片保持部分的块面积逐渐减少，能够将裸芯片从切割带剥离。由此，能减轻对裸芯片的应力。
另外，如果在筒夹22向下方按压裸芯片D的状态下将中央块107向下方下拉，则因为筒夹22向下方移动，所以裸芯片D有可能碰到中央块107而破裂。因此，在将中央块107向下方下拉时，最好在其之前将筒夹22推起或以至少筒夹22不向下方移动的方式进行固定。
为了将中央块107向下方下拉，通过下拉图9所示的顶推轴110，底部基体106因第一压缩螺旋弹簧108a的弹力而下降。此时，由于第一压缩螺旋弹簧108a的弹力比第二压缩螺旋弹簧108b的弹力强，所以中央块107的位置被维持。
此时，通过底部基体106的驱动部106c使小齿轮105e逆时针旋转，通过驱动部106d使小齿轮105f顺时针旋转。第一块107a通过小齿轮105e、105f的旋转及第三压缩螺旋弹簧108c的弹力而被推起。
当通过第一压缩螺旋弹簧108a进行的底部基体106的下降停止时，中央块107通过第二压缩螺旋弹簧108b的弹力而下降。与此并行地，第二块107b通过第四压缩螺旋弹簧108d的弹力而被推起。另外，第三块107c通过第五压缩螺旋弹簧108e的弹力而被推起。
然后，中央块107、第一块107a、第二块107b及第三块107c返回到初始状态的位置。
接着，使用图10说明使用了实施方式的芯片贴装机的半导体器件的制造方法。图10是表示使用了图1的芯片贴装机的半导体器件的制造方法的流程图。
步骤S11：将保持着贴附有从晶片11分割出的裸芯片D的切割带16的晶片环14保存于晶片盒(未图示)，并搬入芯片贴装机10。控制部8从填充有晶片环14的晶片盒向裸芯片供给部1供给晶片环14。另外，准备基板S，并将其搬入芯片贴装机10。控制部8利用基板供给部6将基板S安装于基板搬运爪51。
步骤S12：控制部8如上述剥离裸芯片D，从晶体11拾取剥离的裸芯片D。这样，与裸芯片粘片膜18一起从切割带16剥离的裸芯片D被吸附、保持于筒夹22并被搬运到下一工序(步骤S13)。然后，当将裸芯片D搬运到下一工序的筒夹22返回到裸芯片供给部1时，按照上述的步骤，下一裸芯片D从切割带16被剥离，之后按照同样的顺序从切割带16逐一剥离裸芯片D。
步骤S13：控制部8将拾取的裸芯片搭载于基板S上或层叠于已贴装的裸芯片之上。控制部8将从晶片11拾取的裸芯片D载置于中间载台31上，利用贴装头41从中间载台31再次拾取裸芯片D，并将其贴装于搬运来的基板S上。
步骤S14：控制部8通过基板搬出部7从基板搬送爪51取出贴装了裸芯片D的基板S。从芯片贴装机10搬出基板S。
如上所述，裸芯片D经由裸芯片粘片膜18安装于基板S上，从裸芯片器被搬出。然后，在引线接合工序中经由Au线与基板S的电极电连接。接着，将安装有裸芯片D的基板S搬入裸芯片，在安装于基板S上的裸芯片D之上经由裸芯片粘片膜18层叠第二裸芯片D，从芯片贴装机搬出后，在引线接合工序中经由Au线与基板S的电极电连接。第二裸芯片D在通过上述方法从切割带16剥离后，搬运到焊球工序并层叠于裸芯片D上。在上述工序重复了规定次数之后，将基板S搬运到裸芯片工序，用注塑树脂(未图示)封装多个裸芯片D和Au线，从而完成层叠封装。
如上所述，在装配在基板上三维地安装多个裸芯片的层叠封装时，为了防止封装厚度的增加，需要将裸芯片的厚度减薄到20μm以下。另一方面，因为切割带的厚度是100μm左右，所以切割带的厚度是裸芯片厚度的4～5倍。
当想要将这种薄的裸芯片从切割带剥离时，追随切割带的变形的裸芯片的变形变得更显著，但在本实施方式的切割带中，能够降低从切割带中拾取切割带时的裸芯片的损伤。
<变形例>
以下，对实施方式的代表性的变形例示出若干个例子。在以下的变形例的说明中，对于具有与上述实施方式中说明的相同的结构及功能的部分，可以使用与上述实施方式相同的附图标记。而且，对于上述部分的说明，在技术上不矛盾的范围内，可以适当地引用上述实施方式中的说明。另外，在上述实施方式的一部分及多个变形例的全部或一部分变形例在技术上不矛盾的范围内可以适当地复合运用。
(第一变形例)
在实施方式中，使用了小齿轮105e、105f的旋转将最外周的块基体103a向下拉，但也可以使用杆状或棒状的杠杆。
图11是第一变形例的顶推夹具的剖视图。在第一变形例的顶推夹具101A的主块基体105的一对副轴部105c、105d各自的上部设有杠杆105j、105k。通过进一步推起顶推轴110，与顶推轴110连结的底部基体106被推起。此时，由于主块基体105与突起104c抵接，所以主块基体105未被推起，而底部基体106的驱动部106b、106c被推起，与之连接的杠杆105j、105k的一侧被推起，因此，经由与副轴部105c、105d连接的杠杆105j、105k的支点，将与连接于另一端的最外周的块基体103a连接的驱动部下拉。以下，与实施方式同样，其它块也动作。
(第二变形例)
在实施方式中，使用小齿轮105e、105f的旋转将最外周的块基体103a向下方下拉，但也可以使用滚珠丝杠和螺母组。
图12是第二变形例的顶推夹具的剖视图。在底部基体106的底部106a的下方设置螺母106d，在驱动部106b、106c的上方设置螺母106e。顶推轴110由滚珠丝杠形成。为了将最外周的块基体103a向下方下拉，也可以伴随着上升使与前端的螺母106d连接的底部基体106的驱动部106b、106c旋转，通过使设于底部基体106的驱动部106b、106c的螺母106e旋转而下拉设于与最外周的块基体103a连接的驱动部的螺丝部103aa。以下，与实施方式同样，其它块也动作。
以上，基于实施方式及变形例具体说明了由本发明的发明人提出的发明，但本发明不限于上述实施方式及变形例，也可以进行各种变更。
例如，在实施方式中，说明了顶推块部由主块、第一～第三块这四个块构成的例子，但并不限定于此，只要是多个块即可。例如，在两个块的情况下由主块和第一块构成，在三个块的情况下由主块、第一块以及第二块构成，在五个以上的块的情况下在第三块和主块之间追加块来构成。
另外，在实施方式中，使用小齿轮105e、105f的旋转将最外周的块基体103a向下方下拉，但也可以通过与底部基体106的驱动部106b连接的液压缸等将上升变为下降的动力，使与最外周的块基体103a连接的驱动部下降。
另外，在实施例中，说明了使用裸芯片粘片膜的例子，但也可以在基板上设置涂布粘接剂的预成形部而不使用裸芯片粘片膜。
另外，在实施例中，对从裸芯片供给部用拾取头拾取裸芯片并将其载置于中间载台上，并用贴装头将载置于中间载台上的芯片贴装于基板上的芯片贴装机进行了说明，但不限于此，可适用于从裸芯片供给部拾取裸芯片的半导体制造装置。
例如，还能够适用于不具有中间载台和拾取头而是通过贴装头将裸芯片供给部的芯片贴装于基板上的芯片贴装机。
另外，能够适用于不具有中间载台而是从裸芯片供给部拾取裸芯片并将裸芯片拾取头向上方旋转，将裸芯片交接给贴装头并用贴装头贴装于基板上的倒装芯片贴装机。
另外，能够适用于不具有中间载台和贴装头而是将通过拾取头从裸芯片供给部拾取的裸芯片载置于托盘等的芯片分选机。

Claims (23)

1.一种半导体制造装置，其特征在于，具备：
晶片保持台，其保持具有裸芯片的切割带；以及
顶推单元，其从所述切割带的下方顶推所述裸芯片，
所述顶推单元具备：
筒状的圆顶；
上下运动的块部，其具有位于中央的柱状的中央块和位于所述中央块的外侧的环状的多个块；
底部基体，其基于顶推轴的上下运动而使所述块部上下运动；以及
将所述底部基体的上下运动转换为所述多个块的最外侧的块的上下运动的机构，
通过将所述顶推轴向上方推起，而将所述底部基体、所述中央块及所述多个块推起，
通过将所述顶推轴进一步推起，将所述底部基体推起，且通过所述机构下拉所述最外侧的块。
2.根据权利要求1所述的半导体制造装置，其特征在于，
所述机构是齿轮。
3.根据权利要求1所述的半导体制造装置，其特征在于，
所述机构是棒状的杠杆。
4.根据权利要求1所述的半导体制造装置，其特征在于，
所述多个块中各外侧的块具有抵接于内侧的块之上的部分，所述多个块通过各外侧的块被下拉而被下拉。
5.根据权利要求4所述的半导体制造装置，其特征在于，
所述机构被安装于所述中央块，且配置于所述底部基体与所述最外侧的块之间。
6.根据权利要求1所述的半导体制造装置，其特征在于，
所述圆顶在其内壁具有第一突起，
所述顶推单元还具备：
第一压缩螺旋弹簧，其介于所述底部基体与所述中央块之间；
第二压缩螺旋弹簧，其介于所述中央块与所述第一突起之间；
第三压缩螺旋弹簧，其介于所述中央块与所述最外侧的块之间；以及
第四压缩螺旋弹簧，其介于所述最外侧的块与位于所述最外侧的块旁边的所述内侧的块之间。
7.根据权利要求1所述的半导体制造装置，其特征在于，
所述圆顶在其内壁具有第二突起，
通过所述中央块与所述第二突起抵接，使所述中央块及多个块的上升停止。
8.根据权利要求1～3中任一项所述的半导体制造装置，其特征在于，
所述裸芯片在其和所述切割带之间还具备裸芯片粘片膜。
9.根据权利要求1～3中任一项所述的半导体制造装置，其特征在于，
还具备安装有吸附所述裸芯片的筒夹的拾取头。
10.根据权利要求9所述的半导体制造装置，其特征在于，还具备：
中间载台，其载置通过所述拾取头拾取的裸芯片；以及
贴装头，其将载置于所述中间载台上的芯片贴装于基板或已贴装的裸芯片之上。
11.根据权利要求1～3中任一项所述的半导体制造装置，其特征在于，
还具备安装有吸附所述裸芯片的贴装头。
12.一种顶推夹具，其为从切割带的下方顶推裸芯片的顶推单元所使用的夹具，所述顶推夹具的特征在于，具备：
圆管状的圆顶，其内壁具有第一突起；
圆顶板，其设于所述圆顶的上表面且具有开口；
块部，其具有第一块和位于所述第一块的内侧的中央块，在所述开口内上下运动；
底部基体，其基于所述顶推轴的上下运动而使所述块部上下运动；
第一压缩螺旋弹簧，其介于所述底部与所述中央块之间；
第二压缩螺旋弹簧，其介于所述中央块与所述第一突起之间；
第三压缩螺旋弹簧，其介于所述中央块与所述第一块之间；以及
将所述底部基体的向上方的移动转换为所述第一块的向下方的移动的机构，
通过将所述顶推轴向上方顶推，将所述底部基体推起，通过所述第一压缩螺旋弹簧的弹力推起所述中央块，并且通过所述第三压缩螺旋弹簧的弹力推起所述第一块，
通过进一步推起所述顶推轴，将所述底部基体推起，所述机构将所述第一块下拉。
13.根据权利要求12所述的顶推夹具，其特征在于，
所述机构是齿轮。
14.根据权利要求12所述的顶推夹具，其特征在于，
所述顶推夹具是棒状的杠杆。
15.根据权利要求12～14中任一项所述的顶推夹具，其特征在于，
所述块部在所述第一块和所述中央块之间还具备第二块，
所述顶推夹具还具备介于所述第一块和所述第二块之间的第四压缩螺旋弹簧，
通过推起所述第一块，利用所述第四压缩螺旋弹簧的弹力推起所述第二块，
通过下拉所述第一块，使所述第一块与所述第二块抵接，所述第二块被下拉。
16.根据权利要求15所述的顶推夹具，其特征在于，
所述块部在所述第二块和所述中央块之间还具备第三块，
所述顶推夹具还具备介于所述第二块和所述第三块之间的第五压缩螺旋弹簧，
通过推起所述第二块，利用所述第五压缩螺旋弹簧的弹力推起所述第三块，
通过下拉所述第二块，使所述第二块与所述第三块抵接，所述第三块被下拉。
17.根据权利要求12～14中任一项所述的顶推夹具，其特征在于，
所述圆管状的圆顶在其内壁具有第二突起，
通过所述中央块与所述第二突起抵接，使所述中央块及所述第一块的上升停止。
18.根据权利要求17所述的顶推夹具，其特征在于，
所述机构被安装于所述中央块，且配置于所述底部基体与所述第一块之间。
19.根据权利要求16所述的顶推夹具，其特征在于，
所述中央块具有与所述切割带抵接的主块部和与所述主块部连结且与所述第一压缩螺旋弹簧抵接的主基块部，
所述第一块具有与所述切割带抵接的第一块部和与所述第一块连结且与所述第三压缩螺旋弹簧抵接的第一基块部，
所述第二块具有与所述切割带抵接的第二块部和与所述第二块连结且与所述第四压缩螺旋弹簧抵接的第二基块部，
所述第三块具有与所述切割带抵接的第三块部和与所述第三块部连结且与所述第五压缩螺旋弹簧抵接的第三基块。
20.根据权利要求19所述的顶推夹具，其特征在于，
所述圆顶板被螺合于所述圆顶，所述主块部被螺合于所述主基块部，所述第一块部被螺合于所述第一基块部，所述第二块部被螺合于所述第二基块部，所述第三块部被螺合于所述第三基块部，
所述圆顶板、所述第一块部、所述第二块部及所述第三块部能够根据裸芯片品种而更换。
21.一种半导体器件的制造方法，其特征在于，具有：
(a)准备权利要求1～7中任一项所述的半导体制造装置的工序；
(b)准备保持具有裸芯片的切割带的晶片环的工序；
(c)准备基板的工序；以及
(d)利用所述顶推单元将所述裸芯片顶推并用筒夹拾取所述裸芯片的工序，
所述(d)工序具有：
(d1)将所述中央块和所述多个块向所述切割带顶推的工序；以及
(d2)按从所述多个块的最外侧的块向最内侧的块的顺序进行下拉的工序。
22.根据权利要求21所述的半导体器件的制造方法，其特征在于，还具备：
(e)将所述芯片贴装于基板或已贴装的裸芯片之上的工序。
23.根据权利要求21所述的半导体器件的制造方法，其特征在于，
所述(d)工序还具有将所述拾取的裸芯片载置于中间载台的工序，
所述(e)工序还具有从所述中间载台拾取所述裸芯片的工序。
CN201910893004.XA 2018-09-21 2019-09-20 半导体制造装置、顶推夹具及半导体器件的制造方法 Active CN110943008B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018176902A JP7217605B2 (ja) 2018-09-21 2018-09-21 半導体製造装置、突上げ治具および半導体装置の製造方法
JP2018-176902 2018-09-21

Publications (2)

Publication Number Publication Date
CN110943008A true CN110943008A (zh) 2020-03-31
CN110943008B CN110943008B (zh) 2023-07-11

Family

ID=69901823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910893004.XA Active CN110943008B (zh) 2018-09-21 2019-09-20 半导体制造装置、顶推夹具及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP7217605B2 (zh)
KR (1) KR102296641B1 (zh)
CN (1) CN110943008B (zh)
TW (1) TWI733164B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102617784B1 (ko) * 2020-07-09 2023-12-26 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 본딩 장치
JP2022071993A (ja) * 2020-10-29 2022-05-17 アスリートＦａ株式会社 電子部品接合装置
JP7144097B1 (ja) 2021-11-19 2022-09-29 日本ファインテック株式会社 チップ剥離装置及びテーピングマシン

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005030A (ja) * 2004-06-16 2006-01-05 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法および装置
JP2009004403A (ja) * 2007-06-19 2009-01-08 Renesas Technology Corp 半導体集積回路装置の製造方法
CN102290373A (zh) * 2010-06-17 2011-12-21 株式会社日立高新技术仪器 芯片焊接器、拾取方法以及拾取装置
JP2013171996A (ja) * 2012-02-21 2013-09-02 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
US20140027049A1 (en) * 2012-07-25 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Chip ejector and chip removal method using the same
CN105140156A (zh) * 2015-08-26 2015-12-09 华中科技大学 一种面向柔性芯片的多顶针剥离装置及剥离方法
CN107492510A (zh) * 2016-06-13 2017-12-19 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
JP2018182278A (ja) * 2017-04-07 2018-11-15 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置及び実装装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616748B2 (ja) * 2005-10-11 2011-01-19 株式会社新川 ダイピックアップ装置
JP2007115934A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 電子部品突き上げ装置及び電子部品の供給方法
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
KR20090085262A (ko) * 2008-02-04 2009-08-07 에스티에스반도체통신 주식회사 역피라미드 방식의 반도체 칩 접착 장비 및 그 작동방법
JP4816654B2 (ja) * 2008-02-06 2011-11-16 パナソニック株式会社 チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP5284144B2 (ja) * 2009-03-11 2013-09-11 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置及びピックアップ方法
CH706280B1 (de) * 2012-03-30 2016-03-15 Esec Ag Verfahren zum Ablösen eines Halbleiterchips von einer Folie.
JP5717910B1 (ja) 2014-02-26 2015-05-13 株式会社新川 半導体ダイのピックアップ装置及びピックアップ方法
SG10201403372SA (en) * 2014-06-18 2016-01-28 Mfg Integration Technology Ltd System and method for peeling a semiconductor chip from a tape using a multistage ejector
JP6643197B2 (ja) * 2016-07-13 2020-02-12 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6637397B2 (ja) * 2016-09-12 2020-01-29 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6621771B2 (ja) * 2017-01-25 2019-12-18 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6685245B2 (ja) * 2017-02-08 2020-04-22 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005030A (ja) * 2004-06-16 2006-01-05 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法および装置
JP2009004403A (ja) * 2007-06-19 2009-01-08 Renesas Technology Corp 半導体集積回路装置の製造方法
CN102290373A (zh) * 2010-06-17 2011-12-21 株式会社日立高新技术仪器 芯片焊接器、拾取方法以及拾取装置
JP2013171996A (ja) * 2012-02-21 2013-09-02 Shibaura Mechatronics Corp 半導体チップのピックアップ装置及びピックアップ方法
US20140027049A1 (en) * 2012-07-25 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Chip ejector and chip removal method using the same
CN105140156A (zh) * 2015-08-26 2015-12-09 华中科技大学 一种面向柔性芯片的多顶针剥离装置及剥离方法
CN107492510A (zh) * 2016-06-13 2017-12-19 捷进科技有限公司 半导体制造装置及半导体器件的制造方法
JP2018182278A (ja) * 2017-04-07 2018-11-15 芝浦メカトロニクス株式会社 半導体チップのピックアップ装置及び実装装置

Also Published As

Publication number Publication date
TW202025334A (zh) 2020-07-01
KR20200034600A (ko) 2020-03-31
JP2020047871A (ja) 2020-03-26
JP7217605B2 (ja) 2023-02-03
CN110943008B (zh) 2023-07-11
KR102296641B1 (ko) 2021-09-02
TWI733164B (zh) 2021-07-11

Similar Documents

Publication Publication Date Title
CN107818941B (zh) 半导体制造装置及半导体器件的制造方法
US5687901A (en) Process and apparatus for forming ball bumps
CN107622955B (zh) 半导体制造装置及半导体器件的制造方法
CN110943008A (zh) 半导体制造装置、顶推夹具及半导体器件的制造方法
CN108400096B (zh) 半导体制造装置及半导体器件的制造方法
CN108346585B (zh) 半导体制造装置及半导体器件的制造方法
CN109524313B (zh) 半导体制造装置、半导体器件的制造方法及筒夹
KR102490394B1 (ko) 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치
JP2019047089A (ja) 半導体製造装置および半導体装置の製造方法
JP2015076410A (ja) ボンディング方法及びダイボンダ
JP2008103390A (ja) 半導体装置の製造方法
KR102708943B1 (ko) 본딩 장치
CN114792647A (zh) 芯片贴装装置以及半导体器件的制造方法
CN111640702B (zh) 半导体制造装置及半导体器件的制造方法
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
KR100740594B1 (ko) 범프 형성 장치
CN112530834B (zh) 芯片贴装装置、剥离单元、筒夹及半导体器件的制造方法
JPH07153766A (ja) ボール状バンプの接合方法及び接合装置
CN111739818B (zh) 半导体制造装置以及半导体器件的制造方法
JP2003142507A (ja) 半導体装置の製造装置及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant