KR20020057350A - 듀얼 다이 패키지 - Google Patents
듀얼 다이 패키지 Download PDFInfo
- Publication number
- KR20020057350A KR20020057350A KR1020010000341A KR20010000341A KR20020057350A KR 20020057350 A KR20020057350 A KR 20020057350A KR 1020010000341 A KR1020010000341 A KR 1020010000341A KR 20010000341 A KR20010000341 A KR 20010000341A KR 20020057350 A KR20020057350 A KR 20020057350A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- package
- semiconductor
- tie bar
- semiconductor chips
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
본 발명은 두 개의 반도체 칩이 리드프레임에 실장되어 하나의 단위 패키지로 구성되는 듀얼 다이 패키지(DDP; Dual Die Package)에 관한 것으로서, 복수의 전극패드가 형성된 활성면이 서로 반대 방향을 향하도록 하여 부착된 제 1 반도체 칩과 제 2 반도체 칩과, 제 1 반도체 칩과 소정 거리로 이격되어 형성된 리드와 제 1 반도체 칩의 활성면에 부착되어 있는 제 1 타이바를 포함하는 제 1 리드프레임과, 제 2 반도체 칩의 활성면에 부착되어 있는 제 2 타이바를 포함하는 제 2 리드프레임과, 제 1 반도체 칩과 제 2 반도체 칩의 전극패드들과 그에 대응되는 리드를 와이어 본딩시키는 도전성 금속선, 및 제 1 반도체 칩, 제 2 반도체 칩, 도전성 금속선 및 그 접합 부분을 봉지시키는 패키지 몸체를 갖는 것을 특징으로 한다. 이에 따르면, 다이패드가 없고 와이어 본딩이 타이바 측방에서 이루어져 와이어 루프의 높이가 패키지 두께에 영향을 미치지 못하므로 패키지 두께를 감소시킬 수 있어서 패키지 소형화 및 박형화에 기여할 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 두 개의 반도체 칩이 리드프레임에 실장되어 하나의 단위 패키지로 구성되는 듀얼 다이 패키지(DDP; Dual Die Package)에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이에 주로 적용되는 기술중의 하나가 복수의 반도체 칩을 리드프레임에 탑재하여 하나의 패키지로 구성하는 멀티 칩 패키징(multi chip packaging) 기술이다.
멀티 칩 패키징 기술은 특히 소형화와 경량화가 요구되는 휴대용 전화기 등에서 실장면적의 축소와 경량화를 위해 많이 적용되고 있다. 예를 들어, 메모리 기능을 수행하는 플래시 메모리(flash memory) 소자와 에스램(SRAM; Synchronous RAM) 소자를 하나의 TSOP(Thin Small Outline Package)로 구성하면 각각의 반도체 소자를 내재하는 단위 반도체 칩 패키지 두 개를 이용하는 것보다 크기나 무게 및 실장면적에서 소형화와 경량화에 유리하다.
일반적으로 두 개의 반도체 소자를 하나의 패키지 내에 구성하는 방법에는 두 개의 반도체 소자를 적층시키는 방법과 병렬로 배열시키는 방법이 있다. 전자의 경우 반도체 소자를 적층시키는 구조이므로 공정이 복잡하고 한정된 두께에서 안정된 공정을 확보하기 어려운 단점이 있고, 후자의 경우 평면상에 두 개의 반도체 칩을 배열시키는 구조이므로 크기 감소에 의한 소형화의 장점을 얻기가 어렵다. 보통 소형화와 경량화가 필요한 패키지에 적용되는 형태로서 반도체 소자를 적층시키는형태가 많이 사용된다. 이와 같은 적층 형태의 멀티 칩 패키지 중에서 두 개의 반도체 칩을 갖는 형태의 멀티 칩 패키지를 듀얼 다이 패키지라 하며 이의 예를 소개하면 다음과 같다.
도 1은 일반적인 듀얼 다이 패키지를 나타낸 단면도이다.
도 1을 참조하면, 듀얼 다이 패키지(110)는 제 1 반도체 칩(111)과 제 2 반도체 칩(113)이 다이패드(121)의 상면과 하면에 각각 부착되어 있고, 제 1 반도체 칩(111)의 전극패드(112)와 제 2 반도체 칩(113)의 전극패드(114)가 다이패드(121)와 소정의 간격으로 이격되어 있는 리드(123)의 내측 말단 부분의 상면과 하면에 도전성 금속선(127,128)으로 와이어 본딩(wire bonding)되어 전기적인 연결을 이루고 있으며, 외부환경으로부터의 보호를 위하여 에폭시 성형 수지(EMC, Epoxy Molding Compound)와 같은 플라스틱 봉지재로 패키지 몸체(131)가 형성되어 있는 구조이다. 여기서, 제 1 반도체 칩(111)과 제 2 반도체 칩(113)은 모두 전극패드(112,114)가 형성되어 있지 않은 밑면이 다이패드(121)의 상면과 하면에 부착되며, 이때 부착에 이용되는 접착제(125,126)로는 비전도성의 에폭시계 접착제나 폴리이미드 재질의 접착 테이프 등이 이용되고 있다.
이와 같은 구조의 듀얼 다이 패키지는 다이패드와 리드를 갖는 일반적인 리드프레임의 다이패드 상면과 하면에 각각 제 1 반도체 칩과 제 2 반도체 칩을 실장시킨 구조이다. 1장의 리드프레임만으로 제작이 가능하다는 이점이 있다. 그러나, 반도체 칩을 실장할 때 은 에폭시(Ag epoxy)의 두께 관리가 어려우며 반도체 칩들의 사이에 다이패드가 존재하고, 와이어 루프 높이(wire loop height)가 각각의 반도체 칩의 상부에 확보되어야 하기 때문에 두께 감소에 제약이 따른다.
본 발명의 목적은 패키지 두께를 감소시켜 패키지 소형화 및 박형화에 기여할 수 있는 듀얼 다이 패키지를 제공하는 데 있다.
도 1은 종래 기술에 따른 듀얼 다이 패키지를 나타낸 단면도,
도 2는 본 발명에 따른 듀얼 다이 패키지를 나타낸 단면도,
도 3은 본 발명에 따른 듀얼 다이 패키지에 적용되는 제 1리드프레임을 나타낸 평면도,
도 4는 본 발명에 따른 듀얼 다이 패키지에 적용되는 제 2리드프레임을 나타낸 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 듀얼 다이 패키지(Dual Die Package)
11,13; 반도체 칩12,14; 본딩패드
20; 제 1 리드프레임21; 리드
23,33; 제 1 타이바24,34; 제 2 타이바
30; 제 2 리드프레임41,43; 접착 테이프
45; 접착제51,53; 도전성 금속선
60; 패키지 몸체
이와 같은 목적을 달성하기 위한 본 발명에 따른 듀얼 다이 패키지는, 복수의 전극패드가 형성된 활성면이 서로 반대 방향을 향하도록 하여 부착된 제 1 반도체 칩과 제 2 반도체 칩과, 제 1 반도체 칩과 소정 거리로 이격되어 형성된 리드와 제 1 반도체 칩의 활성면에 부착되어 있는 제 1 타이바를 포함하는 제 1 리드프레임과, 제 2 반도체 칩의 활성면에 부착되어 있는 제 2 타이바를 포함하는 제 2 리드프레임과, 제 1 반도체 칩과 제 2 반도체 칩의 전극패드들과 그에 대응되는 리드를 와이어 본딩시키는 도전성 금속선, 및 제 1 반도체 칩, 제 2 반도체 칩, 도전성 금속선 및 그 접합 부분을 봉지시키는 패키지 몸체를 갖는 것을 특징으로 한다. 바람직하게는 제 1 타이바는 업-셋(up-set)되어 있고, 상기 제 2 타이바는 다운-셋(down-set)되어 있도록 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 듀얼 다이 패키지를 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 듀얼 다이 패키지를 나타낸 단면도이고, 도 3은 본 발명에 따른 듀얼 다이 패키지에 적용되는 제 1 리드프레임을 나타낸 평면도이며, 도 4는 본 발명에 따른 듀얼 다이 패키지에 적용되는 제 2 리드프레임을 나타낸 평면도이다.
도 2내지 도 4를 참조하면, 본 발명에 따른 듀얼 다이 패키지(10)는 복수의 전극패드(12,14)가 활성면의 가장자리에 형성된 제 1 반도체 칩(11)과 제 2 반도체 칩(13)을 포함하는 구조로서, 제 1 타이바(23,25)와 리드(21)가 형성된 제 1 리드프레임(20)과 제 2 타이바(33,35)가 형성된 제 2 리드프레임(30)을 반도체 칩들(11,13)의 실장에 이용하고 있다.
제 1 리드프레임(20)은 제 1 반도체 칩(11)이 부착되는 제 1 타이바(23,25)들과 제 1 반도체 칩(11)으로부터 소정 거리만큼 이격되어 있는 리드(21)들을 포함한다. 제 1 타이바(23,25)들은 상방향으로 절곡된 형태, 즉 업-셋(up-set)되어 있다. 제 2 리드프레임(30)은 전기적인 연결을 위한 리드들이 없이 제 2 타이바(33,35)들만을 가지고 있으며, 하방향으로 절곡된 형태, 즉 다운-셋(down-set)되어 있다. 각각의 제 1 타이바(23,25)들과 제 2 타이바(33,35)들은 말단 부가 반도체 칩들(11,13)을 안정적으로 지지할 수 있도록 폭과 길이가 확장되어 있다.
제 1 타이바(23,25)가 제 1 반도체 칩(11)의 활성면에 부착되어 있고, 제 2 타이바(33,35)가 제 2 반도체 칩(13)의 활성면에 부착되어 제 1 반도체 칩(11)과 제 2 반도체 칩(13)이 지지된다. 제 1 반도체 칩(11)과 제 2 반도체 칩(13)은 활성면의 반대 면이 서로 부착되어 있다. 반도체 칩들(11,13)과 타이바들(23,25,33,35)의 부착은 접착 테이프(41)에 의해 이루어지고, 반도체 칩들(11,13)간의 부착은 은-에폭시와 같은 접착제(45)에 의해 이루어진다.
제 1 반도체 칩(11)의 전극패드(12)는 그에 대응되는 제 1 리드프레임(20)의리드(21)에 도전성 금속선(51)으로 와이어 본딩되어 전기적인 연결을 이루고 있으며, 제 2 반도체 칩(13)의 전극패드(14) 역시 그에 대응되는 제 1 리드프레임(20)의 리드(21)에 도전성 금속선(53)으로 와이어 본딩되어 있다. 여기서, 전극패드들(12,14)은 제 1 타이바(23,25)나 제 2 타이바(33,35)의 아래쪽에 위치하고 있기 때문에 와이어 본딩시 도전성 금속선의 와이어 루프 높이(wire loop height)가 패키지 두께에 영향을 미치지 못한다.
한편, 반도체 칩들(11,13)과 리드(21)와 도전성 금속선(51,53) 및 그 접합 부위는 에폭시 성형 수지와 같은 플라스틱 봉지재로 형성되는 패키지 몸체에 의해 외부환경으로부터 물리적 또는 화학적으로 보호된다.
이와 같은 듀얼 다이 패키지는 반도체 칩들 사이에 다이패드가 없고, 와이어 루프 높이를 감소시킬 수 있기 때문에 패키지 두께 감소에 유리하다. 또한, 반도체 칩들의 부착에 이용되는 은 에폭시와 같은 접착제의 층이 하나로서 종래에 비해 두께 관리가 용이하다.
본 발명에 따른 듀얼 다이 패키지는, 제 1 리드프레임과 제 2 리드프레임에 각각 제 1 반도체 칩과 제 2 반도체 칩을 실장한 후, 은 에폭시와 같은 접착제로 반도체 칩들을 부착시키고 와이어 본딩을 진행한 후 수지 성형과 리드 성형 공정을 거쳐 쉽게 제조될 수 있다.
이상과 같은 본 발명에 의한 듀얼 다이 패키지에 따르면, 다이패드가 없고 와이어 본딩이 타이바 측방에서 이루어져 와이어 루프의 높이가 패키지 두께에 영향을 미치지 못하므로 패키지 두께를 감소시킬 수 있다. 따라서, 패키지 소형화 및 박형화에 기여할 수 있는 이점(利點)이 있다.
Claims (2)
- 복수의 전극패드가 형성된 활성면이 서로 반대 방향을 향하도록 하여 부착된 제 1 반도체 칩과 제 2 반도체 칩과, 상기 제 1 반도체 칩의 활성면에 부착되어 있는 제 1 타이바와 상기 반도체 칩과 소정 거리로 이격되어 형성된 리드를 포함하는 제 1 리드프레임과, 상기 제 2 반도체 칩의 활성면에 부착되어 있는 제 2 타이바를 포함하는 제 2 리드프레임과, 상기 제 1 반도체 칩과 상기 제 2 반도체 칩의 전극패드들과 그에 대응되는 리드를 와이어 본딩시키는 도전성 금속선, 및 상기 제 1 반도체 칩과 제 2 반도체 칩과 도전성 금속선 및 그 접합 부분을 봉지시키는 패키지 몸체를 갖는 것을 특징으로 하는 듀얼 다이 패키지.
- 제 1항에 있어서, 상기 제 1 타이바는 업-셋(up-set)되어 있고, 상기 제 2 타이바는 다운-셋(down-set)되어 있는 것을 특징으로 하는 듀얼 다이 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010000341A KR20020057350A (ko) | 2001-01-04 | 2001-01-04 | 듀얼 다이 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010000341A KR20020057350A (ko) | 2001-01-04 | 2001-01-04 | 듀얼 다이 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020057350A true KR20020057350A (ko) | 2002-07-11 |
Family
ID=27690718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010000341A KR20020057350A (ko) | 2001-01-04 | 2001-01-04 | 듀얼 다이 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020057350A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734425B1 (ko) * | 2001-03-05 | 2007-07-03 | 삼성전자주식회사 | 변형 방지용 리드 프레임을 갖는 이중 칩 패키지 |
-
2001
- 2001-01-04 KR KR1020010000341A patent/KR20020057350A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100734425B1 (ko) * | 2001-03-05 | 2007-07-03 | 삼성전자주식회사 | 변형 방지용 리드 프레임을 갖는 이중 칩 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277438B1 (ko) | 멀티칩패키지 | |
| US6864566B2 (en) | Duel die package | |
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| US7719094B2 (en) | Semiconductor package and manufacturing method thereof | |
| US8097496B2 (en) | Method of forming quad flat package | |
| US7834469B2 (en) | Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame | |
| KR100391094B1 (ko) | 듀얼 다이 패키지와 그 제조 방법 | |
| US8912664B1 (en) | Leadless multi-chip module structure | |
| KR100364978B1 (ko) | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 | |
| KR20010061886A (ko) | 적층 칩 패키지 | |
| US8362601B2 (en) | Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof | |
| KR20020057350A (ko) | 듀얼 다이 패키지 | |
| KR20000040586A (ko) | 회로배선이 형성된 기판을 갖는 멀티 칩 패키지 | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| KR20050000972A (ko) | 칩 스택 패키지 | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| KR20000040218A (ko) | 멀티 칩 패키지 | |
| KR100967668B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR19990086280A (ko) | 반도체 패키지 | |
| KR20000034120A (ko) | Loc형 멀티 칩 패키지와 그 제조 방법 | |
| KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| KR200295664Y1 (ko) | 적층형반도체패키지 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| KR20020005935A (ko) | 멀티 칩 패키지와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |